JPH03189836A - Portable information device - Google Patents
Portable information deviceInfo
- Publication number
- JPH03189836A JPH03189836A JP1331810A JP33181089A JPH03189836A JP H03189836 A JPH03189836 A JP H03189836A JP 1331810 A JP1331810 A JP 1331810A JP 33181089 A JP33181089 A JP 33181089A JP H03189836 A JPH03189836 A JP H03189836A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- program
- rom
- data
- portable information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、携帯情報器に関するものである。[Detailed description of the invention] [Industrial application field] The present invention relates to a portable information device.
本発明は、携帯情報器でのプログラムをバッテリバック
アンプされたRAM上に格納し、実際の使用時にはその
RAMの書き込み信号を強制的に禁止して、あたかもR
OMに書き込まれたプログラムと同等に使用し、これに
より、プログラムの修正、変更が容易にできるばかりで
なく、暴走などによってもその内容を消失することなく
使用でき、る様にするものである。The present invention stores a program in a portable information device on a battery-backed RAM, and forcibly inhibits the write signal of the RAM during actual use, making it appear as if it were an R.
The program is used in the same way as a program written in the OM, so that it is not only easy to modify and change the program, but also allows the program to be used without losing its contents even if the program goes out of control.
従来の携帯情報器の回路ブロック図を第7図に示した。 A circuit block diagram of a conventional portable information device is shown in FIG.
cpui、ro制御回B2.ROM1゜RAM4により
構成される。ここでは説明を簡単にするためCPUとし
て一般的なZ80 (ザイログ社の登録間&M)を想定
している。8ピツ)CPUに限らず、4ビツト、16ビ
ツトCPtJでも良いが、信号名称等がCPUにより変
わるため、以下Z80の信号名称を使用し説明する。cpui, ro control circuit B2. It is composed of ROM1 and RAM4. Here, to simplify the explanation, we assume that the CPU is a general Z80 (registered by Zilog &M). The signal name is not limited to the 8-bit CPU, but may be 4-bit or 16-bit CPtJ, but since the signal name etc. changes depending on the CPU, the signal name of Z80 will be used in the following explanation.
第7図ではROM7の中にプログラム、データが書き込
んであり、CPUはそのプログラムに従って動作する。In FIG. 7, programs and data are written in the ROM 7, and the CPU operates according to the programs.
ROM7の中のプログラムは携帯情報器が必要なプログ
ラムが全て書き込んであることもあるし、また基本的な
部分が書き込んであり、残りのプログラム、データは■
0制扉口路2を介して外部装置20からRAM4にダウ
ンロードされることもある。必要に応じてRAM4は副
電池によりバックアンプされる。The programs in ROM 7 may include all the programs necessary for the portable information device, or the basic parts may be written, and the remaining programs and data may be written in ■
It may also be downloaded from the external device 20 to the RAM 4 via the 0 system doorway 2. RAM4 is back-amplified by an auxiliary battery as necessary.
ROM7としては、−船釣な機器ではEPROM(消去
可能なFROM>が使用されるが、携帯情報器では、コ
スト、外径寸法、実装方法の点からMROM (マスク
ROM)、0ne−T imeFROM (消去ができ
ないFROM)が使用されることが多い。As the ROM7, EPROM (erasable FROM) is used in boat fishing equipment, but in portable information devices, MROM (mask ROM), 0ne-TimeFROM ( FROM, which cannot be erased, is often used.
第8図は、第7図で示した制御回路5の一般的な回路図
である。CPUIの信号のうちMPEO信号とアドレス
によりROM7とRAM4のCE(チップセレクト)信
号を作っている。ROM7は0OOOH〜7FFFH,
RAM4は800H〜FFFFHのアドレスで選択され
る。FIG. 8 is a general circuit diagram of the control circuit 5 shown in FIG. CE (chip select) signals for ROM7 and RAM4 are generated from the MPEO signal and address among the CPUI signals. ROM7 is 0OOOH~7FFFH,
RAM4 is selected at addresses 800H to FFFFH.
従来の技術について次の様な問題がある。 The conventional technology has the following problems.
ROMに全てのプログラム、データが書き込みがなされ
ている時には、どんな場合でもリセットをかけた直後は
正常に動作するという非常に大きな利点があるものの、
内容の修正、変更が難しい。When all programs and data have been written to the ROM, there is a very big advantage that it will operate normally immediately after a reset in any case.
It is difficult to modify or change the content.
ROMとしてMROMが使用されている場合は、もう−
度MROMを作り直さなければならず、そのために、マ
スク化と、1〜3ケ月の開発期間が必要になる。またO
ne−TimeFROMが使用されている時は、プログ
ラムの変更は製造前なら柔軟に対応できるが、−度製造
したものについては、One−TimeFROMを交換
しなくてはならない、携帯情報器では、一般に外径の制
約より、素子類が表面実装方法にて直接基板に半田付け
されている。そのためROM交換の場合、分解−ROM
取外し−ROMの取付は一組立一検査と一連の手順をふ
まなければならず、期間、工賃がかかる上に、基板のパ
ターンはがれ等、品質の点で好ましいものではない、ま
た、取り外したMROM、One−TimeFROMは
再生できないので交換する度に部材コストが余計にかか
るなどの問題がある。If MROM is used as ROM, then -
The MROM must be remade every time, which requires masking and a development period of 1 to 3 months. Also O
When a ne-TimeFROM is used, program changes can be made flexibly before manufacturing, but once manufactured, the One-TimeFROM must be replaced. Due to diameter constraints, the elements are soldered directly to the board using a surface mount method. Therefore, in the case of ROM replacement, disassembly - ROM
Removal - ROM installation requires a series of procedures including one assembly and one inspection, which requires time and labor, and is not desirable in terms of quality, such as peeling of the pattern on the board. Since One-Time FROM cannot be regenerated, there are problems such as extra costs for parts each time it is replaced.
ROMの一部に基本的なプログラムを入れておき、RA
Mに残りのプログラム等をダウンロードする方法ではR
AM上のプログラムを自由に書き換えることができる利
点がある。RAMにはユーザプログラム、アプリケーシ
ョンプログラムなどと呼ばれるユーザの仕様に適したプ
ログラムが書き込まれることが多い、しかしながら、R
A M、にプログラムがあるため、プログラムのバグ、
故障、外来雑音等による暴走、または誤操作など使用上
の不注意により書き換えられることがあり、その度に再
度プログラムをダウンロードしなくてはならない、ダウ
ンロードに必要な手段が手近にない場合は使えなくなっ
てしまう。A basic program is stored in a part of the ROM, and the RA
In the method of downloading the remaining programs etc. to M, R
There is an advantage that the program on AM can be freely rewritten. Programs suitable for the user's specifications, called user programs, application programs, etc., are often written in RAM. However, R
Since there is a program in A M, there is a bug in the program,
The program may be rewritten due to malfunction, runaway due to external noise, etc., or carelessness in use such as incorrect operation, and each time the program is rewritten, the program must be downloaded again. If the necessary means for downloading is not available, the program may become unusable. Put it away.
設計時に、プログラムのうちのどの部分までをROMに
入れるか検討するが、基本的な入出力制御部分と、ユー
ザプログラム、アプリケーションプログラムに共通なル
ーチンを入れることが多い。At the time of design, consideration is given to which part of the program should be included in the ROM, and in many cases the basic input/output control part and routines common to the user program and application program are included.
しかし、この場合では、そのROM部の修正、変更が必
要な事態が生じたときにやはりROMの交換が必要とな
る。However, in this case, when a situation arises that requires modification or change of the ROM section, the ROM still needs to be replaced.
本発明はROMを交換する必要がなく簡単にプログラム
を変更でき、かつ暴走などによってもプログラムが破壊
されない携帯情報器を提供することを目的としている。SUMMARY OF THE INVENTION An object of the present invention is to provide a portable information device in which the program can be easily changed without the need to replace the ROM, and the program is not destroyed even by runaway.
そのために、バッファラフ。For that, Buffaluff.
されたRAMを実装し、そのRAMの書き込み信号はC
PUでは制御できず、外部回路あるいは外部からの操作
により許可できるようにしておく。The RAM write signal is C
It cannot be controlled by the PU and can be permitted by an external circuit or an external operation.
RAMにプログラム等を書き込む場合、スイッチ、外部
回路により書き込み信号が入る状態にしておき、外部よ
り直接アドレスデータバスを制御するか、hollJf
1回路を介してRAMにデータを書き込み、その後、書
き込み信号を禁止することによりROMと同等に使用す
ることができる。When writing a program, etc. to RAM, a write signal is input by a switch or an external circuit, and the address data bus is controlled directly from the outside, or the hollJf
By writing data into the RAM through one circuit and then disabling the write signal, it can be used in the same way as a ROM.
次に本発明の実施例を示す。 Next, examples of the present invention will be shown.
第1図は本発明の携帯情報器の一実施例を示すブロック
構成図である6本実施例は、プログラム等を内蔵するR
OMの代わりにRAM3を設けである。RAM3.4は
副電池9により常にバソテリバノクアノプされている。FIG. 1 is a block diagram showing an embodiment of the portable information device of the present invention.6 This embodiment is a R
RAM3 is provided instead of OM. The RAM 3.4 is always connected to the sub-battery 9.
ここでは必ずしもRAM4はバンクアンプする必要はな
い。CPUIのBUSRO(バスリクエスト)信号はプ
ルアンプされており、またRAM3のWR(ライト−書
き込み)信号はバックアップされた電位VBATに抵抗
でプルアップされており、書き込み禁止状態となってい
る。Here, RAM4 does not necessarily need to be a bank amplifier. The BUSRO (bus request) signal of the CPU is pull-amplified, and the WR (write-write) signal of the RAM 3 is pulled up to the backed-up potential VBAT by a resistor, so that writing is prohibited.
第2図は第1図に示す制御回路5Bの一部を示す回路図
であり、RAM3.4のCEとRD(リード−読み込み
信号)、WRの部分を抜き出している。ここで、主電池
8の電圧が低下にくると、cputの動作を停止すると
ともにRAM3.4のアクセスを禁止し、バックアップ
モードに入る。FIG. 2 is a circuit diagram showing a part of the control circuit 5B shown in FIG. 1, in which the CE, RD (read-read signal), and WR portions of the RAM 3.4 are extracted. Here, when the voltage of the main battery 8 drops, the operation of the CPU is stopped, access to the RAM 3.4 is prohibited, and the backup mode is entered.
この状態は主電池8が交換された後のリセット、N1v
l+(ノンマスカブルインクラブド)、INT(インク
ラブド−割込)などが人力されるまで継続される。This state is a reset after the main battery 8 is replaced, N1v
This continues until l+ (non-maskable included interrupt), INT (included interrupt), etc. are manually input.
第3図はRAM3の書き込み時の書き込み装置10との
接続を示す図である。この場合、書き込みは製造工程内
で行われることを想定している。まず、CPUIのBU
SROを6L″にすることにより書き込み装置10が携
帯情報器2oのアドレスバスA、データバスD及び制t
ill線の一部を占存する。FIG. 3 is a diagram showing the connection with the writing device 10 when writing to the RAM 3. In this case, it is assumed that writing is performed during the manufacturing process. First, CPU BU
By setting SRO to 6L'', the writing device 10 can access the address bus A, data bus D, and control bus of the portable information device 2o.
Occupies part of the ill line.
次にアドレスバスA、データバスDに書き込み装置10
より信号を加え、MREO,RAM317)WRをLに
落とすことにより、RAM3にデータを書き込むことが
できる。もし書き込んだデータのベリファイチエツクが
必要ならば、MREORDを“L′にすることによりR
AM3のデータを読み出すこともできる。RAM3の書
き込みは、製造工程の終わりに近い方で行うことができ
る。例えば、携帯情報器の一部のケースをつける直前に
治具をセットした状態で行う。Next, the writing device 10 is connected to address bus A and data bus D.
Data can be written to RAM 3 by adding more signals and dropping MREO, RAM 317) WR to L. If it is necessary to verify the written data, set MREORD to “L”.
AM3 data can also be read. Writing to RAM3 can be done near the end of the manufacturing process. For example, this is done with a jig set just before attaching a case to a part of a portable information device.
第4図、第5図は本発明に用いられる四き込み装置の一
実施例を示す回路図及びメモリマツプである。ここでは
RAM3が256kbit(32にハイド)としている
、マスクROM13には、RAM3に書き込まれるべき
データがある。CPU11が8000HからFFFFH
までのアドレスについてマスクROM13から読み出し
、同し番地に書き込むことにより、RAM3にマスクR
OM13と同じデータを書き込みことができる。ただし
、RAM3のメモリマツプは、Sき込み装置10では8
000 HからFFFFHまでとなっているが、携帯情
報器の方では0OOOHから7FFFHまでとなってい
る。FIGS. 4 and 5 are a circuit diagram and a memory map showing an embodiment of the loading device used in the present invention. Here, the RAM 3 is 256 kbits (32 kbits high), and the mask ROM 13 has data to be written to the RAM 3. CPU11 from 8000H to FFFFH
By reading the addresses up to and including the mask R from the mask ROM 13 and writing them to the same addresses, the mask R is stored in the RAM 3.
The same data as OM13 can be written. However, the memory map of RAM3 is 8 in the S writing device 10.
The range is from 000H to FFFFH, but for portable information devices it is from 0OOOH to 7FFFH.
第6図は、本発明の携帯情報器の他の実施例を示すブロ
ック構成図である0本実施例は製品として組立てた後に
プログラムをロードする方式に対応することである。R
AM3がバソテリバフクアノブされており、WR倍信号
通常スイッチ21が切れているため、非アクティブ(“
H”)となっていて書き込みができない状態となってい
る。ROM7には、IO$制御回路20基本動作を行う
プログラムが入れである。CPUIは、10制御回路2
を介して外部機器22と通信をすることができる。FIG. 6 is a block diagram showing another embodiment of the portable information device of the present invention. This embodiment corresponds to a method in which a program is loaded after assembly as a product. R
AM3 is disabled and the WR double signal normal switch 21 is turned off, so it is inactive (“
H") and cannot be written. The ROM 7 contains a program that performs the basic operations of the IO$ control circuit 20. The CPU 10 control circuit 2
It is possible to communicate with the external device 22 via.
ここで、スイッチ21は、外部からON10 F Fす
ることができるスイッチとなっており、−船釣なメカS
Wでも良いが、リードswを使用することもできる。ス
イッチ21をONしておいてがら外部a器22によりプ
ログラム等をRAM3にダウンロードし、その後スイッ
チ21をOFFすることによりWR倍信号禁止する。ダ
ウンロードはRAM4にも勿論行うことができる。Here, the switch 21 is a switch that can be turned ON10 F F from the outside, and is a mechanical S for boat fishing.
W may be used, but lead SW may also be used. While the switch 21 is kept on, programs and the like are downloaded to the RAM 3 by the external device 22, and then the WR multiplication signal is prohibited by turning off the switch 21. Of course, downloading can also be performed to RAM4.
以上説明したように、ROMを使用する場合と異なりプ
ログラム・データの修正、変更が自由にできる。また万
一のプログラムのバグ修正も簡単に対応できる。また、
ユーザ仕様によるROMの仕様違いなども製造上区別す
る必要がなく、作り溜めができる利点がある。さらに、
使用者にとっては、誤操作などによってもプログラムが
書き換えられることがないので再ダウンロードなど必要
がなくなる。この様にRAMをROMとして使用すると
利点が多い。As explained above, unlike when using a ROM, programs and data can be modified and changed freely. It also makes it easy to fix bugs in the program. Also,
There is no need to distinguish differences in ROM specifications due to user specifications during manufacturing, and there is an advantage that they can be stocked. moreover,
For the user, there is no need to re-download the program because the program will not be rewritten even if there is an erroneous operation. There are many advantages to using RAM as ROM in this way.
第1図は本発明の携帯情報器の一実施例を示すプロ、り
構成図、第2図は第1図に示す制御回路5Bの一部を示
す回路図、第3図はRAM3の書き込み時の書き込み装
置との接続を示す図、第4図、第5図は本発明に用いら
れる書き込み装置の一実施例を示す回路図及びメモリマ
ツプ、第6図は本発明の携帯情報器の他の実施例を示す
ブロック構成図、第7図は従来の携帯情報器の回路ブロ
ック図、第8図は従来の制御回路5Bの詳細回路図であ
る。
22・
・外部機器
以上FIG. 1 is a block diagram showing an embodiment of the portable information device of the present invention, FIG. 2 is a circuit diagram showing a part of the control circuit 5B shown in FIG. 1, and FIG. 4 and 5 are circuit diagrams and memory maps showing one embodiment of the writing device used in the present invention, and FIG. 6 is a diagram showing another embodiment of the portable information device of the present invention. FIG. 7 is a block diagram showing an example of a conventional portable information device, and FIG. 8 is a detailed circuit diagram of a conventional control circuit 5B. 22. ・External equipment or more
Claims (1)
Uと、前記CPUの書き込み制御信号出力端子と切り離
され、かつ書き込み禁止電位に保持された書き込み制御
信号入力端子を有し、かつ、前記副電源によりバッテリ
バックアップされているRAMとを具備し、 動作中は、前記CPUによる前記RAMへのデータ書き
込みを禁止するとともに、 前記RAMのデータは、外部より前記書き込み制御信号
入力端子を書き込み許可電位に維持し、外部装置より前
記RAMにデータをロードして、データの更新・修正を
することを特徴とする携帯情報器。[Claims] In a portable information device equipped with a main power source and a sub power source, a CP
and a RAM which has a write control signal input terminal separated from the write control signal output terminal of the CPU and held at a write inhibit potential, and which is backed up by a battery by the sub power supply, and operates. During the process, the CPU is prohibited from writing data to the RAM, and the data in the RAM is stored by externally maintaining the write control signal input terminal at a write permission potential and loading data into the RAM from an external device. , a portable information device characterized by updating and correcting data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1331810A JPH03189836A (en) | 1989-12-20 | 1989-12-20 | Portable information device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1331810A JPH03189836A (en) | 1989-12-20 | 1989-12-20 | Portable information device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03189836A true JPH03189836A (en) | 1991-08-19 |
Family
ID=18247901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1331810A Pending JPH03189836A (en) | 1989-12-20 | 1989-12-20 | Portable information device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03189836A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7577880B2 (en) | 1996-09-18 | 2009-08-18 | Pegre Semiconductors Llc | Multilevel semiconductor memory, write/read method thereto/therefrom and storage medium storing write/read program |
-
1989
- 1989-12-20 JP JP1331810A patent/JPH03189836A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7577880B2 (en) | 1996-09-18 | 2009-08-18 | Pegre Semiconductors Llc | Multilevel semiconductor memory, write/read method thereto/therefrom and storage medium storing write/read program |
| US7805660B2 (en) | 1996-09-18 | 2010-09-28 | Katsuki Hazama | Multilevel semiconductor memory, write/read method thereto/therefrom and storage medium storing write/read program |
| US8707130B2 (en) | 1996-09-18 | 2014-04-22 | Intellectual Ventures I Llc | Multilevel semiconductor memory, write/read method thereto/therefrom and storage medium storing write/read program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6308265B1 (en) | Protection of boot block code while allowing write accesses to the boot block | |
| KR100444537B1 (en) | Data processor | |
| US6615404B1 (en) | Method and apparatus for downloading software into an embedded-system | |
| JPH08202626A (en) | Memory controller | |
| KR100280637B1 (en) | Computer system capable of data update of fixed flash ROM and its control method | |
| US6009540A (en) | Logic module for implementing system changes on PC architecture computers | |
| RU2248627C2 (en) | Method and device for changing content of memory devices of control blocks | |
| JPH03141447A (en) | Method and apparatus for updating farm ware residing in electrically reloadable programmable read-only memory | |
| JPS63133238A (en) | Digital data processing system | |
| US7493484B2 (en) | Method and apparatus for executing the boot code of embedded systems | |
| JP3376306B2 (en) | Data processing apparatus and data processing method | |
| JPH03189836A (en) | Portable information device | |
| US20070277028A1 (en) | Method and system for recovery from reprogramming failures in nonvolatile memory | |
| JPH0333926A (en) | Microcomputer | |
| JP3046328B2 (en) | Pachinko game machine controller | |
| JPH04276838A (en) | Cpu with built-in memory | |
| JPH04243427A (en) | Information processing system | |
| JPH06139064A (en) | Electronic device bug countermeasure device | |
| JPS62251833A (en) | computer system | |
| JPS5816349A (en) | Memory extension substituting system | |
| JP2001195260A (en) | Boot program rewriting system | |
| JPS6137661B2 (en) | ||
| JPH0559533U (en) | ROM switching device for IPL of information processing device | |
| JPH03220651A (en) | Writing system for non-volatile memory | |
| JPS62187942A (en) | Debugging control processing system |