JPH03190239A - はんだバンプの製造方法 - Google Patents
はんだバンプの製造方法Info
- Publication number
- JPH03190239A JPH03190239A JP1330408A JP33040889A JPH03190239A JP H03190239 A JPH03190239 A JP H03190239A JP 1330408 A JP1330408 A JP 1330408A JP 33040889 A JP33040889 A JP 33040889A JP H03190239 A JPH03190239 A JP H03190239A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- substrate
- pad
- metal mask
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要］
はんだバンプの製造方法に関し、
真空蒸着法によりはんだバンプを形成することを目的と
し、 半導体基板上に形成してある半導体素子のパッド形成位
置を除き、該基板上にはんだと反応しない保護膜を形成
した後、前記パッドよりも大きな多数個のマスク穴を備
えたマスクを位置合わせしてはんだ蒸着を行い、前記基
板上にパッドを中心としてはんだ蒸着膜を形成した後、
基板加熱を行い、該はんだ蒸着膜を溶融させて半球状と
することを特徴としてはんだバンプの形成方法を構成す
る。
し、 半導体基板上に形成してある半導体素子のパッド形成位
置を除き、該基板上にはんだと反応しない保護膜を形成
した後、前記パッドよりも大きな多数個のマスク穴を備
えたマスクを位置合わせしてはんだ蒸着を行い、前記基
板上にパッドを中心としてはんだ蒸着膜を形成した後、
基板加熱を行い、該はんだ蒸着膜を溶融させて半球状と
することを特徴としてはんだバンプの形成方法を構成す
る。
本発明ははんだバンプの製造方法に関する。
大量の情報を高速に処理する必要から、情報処理装置は
大容量化が進められており、この装置の主体を占める半
導体装置は小型大容量化が行われてＬＳＩやＶＬＳＩな
どの集積回路が実用化されている。
大容量化が進められており、この装置の主体を占める半
導体装置は小型大容量化が行われてＬＳＩやＶＬＳＩな
どの集積回路が実用化されている。
こ＼で、従来の集積回路は数閣角からなる半導体チップ
（以下略してチップ）の上にトランジスタを主体とする
単位素子がマトリックス状に形成れているもので、チッ
プの周辺に設けであるパッドに回路接続されており、チ
ップをセラミック多層回路基板などに装着した後、回路
基板上にパターン形成してあるパッドとワイヤボンディ
ングするなどの方法で回路接続が行われていた。
（以下略してチップ）の上にトランジスタを主体とする
単位素子がマトリックス状に形成れているもので、チッ
プの周辺に設けであるパッドに回路接続されており、チ
ップをセラミック多層回路基板などに装着した後、回路
基板上にパターン形成してあるパッドとワイヤボンディ
ングするなどの方法で回路接続が行われていた。
然し、ＬＳＩのような大容量素子については、か＼る方
法は困難であり、これに代わってチップ面上にはんだバ
ンプをマトリックス状に配列したフリップチップ構造を
とり、これを多層セラミック回路基板の最上層に設けで
ある導体線路の多数のパッドに位置合わせして直接に溶
着するフリップチップ方法が採られるに到っている。
法は困難であり、これに代わってチップ面上にはんだバ
ンプをマトリックス状に配列したフリップチップ構造を
とり、これを多層セラミック回路基板の最上層に設けで
ある導体線路の多数のパッドに位置合わせして直接に溶
着するフリップチップ方法が採られるに到っている。
ＬＳＩやＶＬＳＩが形成されているチップの大きさは殆
どのものが１０ｍｍ角以下であり、この上に多数のはん
だバンプがマトリックス状に形成されているが、この大
きさは直径２００ μｍ、高さ１００μｍ程度と極めて
小さい。
どのものが１０ｍｍ角以下であり、この上に多数のはん
だバンプがマトリックス状に形成されているが、この大
きさは直径２００ μｍ、高さ１００μｍ程度と極めて
小さい。
か−るはんだバンプの形成法としては、真空蒸着法、は
んだボール法、メツキ法などがあるが、何れも実際的で
はない。
んだボール法、メツキ法などがあるが、何れも実際的で
はない。
すなわち、真空蒸着法については、数μｍの位置精度で
１００μｍ程度の厚さまでマスク蒸着を行うことは多大
の時間を要し、実用的ではない。
１００μｍ程度の厚さまでマスク蒸着を行うことは多大
の時間を要し、実用的ではない。
また、はんだボール法については、多数のはんだボール
をパッド位置に精度よく位置合わせし、溶着することは
多大の工数を要し、経済的ではない。
をパッド位置に精度よく位置合わせし、溶着することは
多大の工数を要し、経済的ではない。
また、メツキ法については、半導体素子が化学的影響を
受けることから、信頼性保持の見地から好ましくない。
受けることから、信頼性保持の見地から好ましくない。
然し、真空蒸着法は半導体チップに物理的あるいは化学
的に悪影響を与えることが少なく、また操作が簡単なこ
とから最も望ましい方法である。
的に悪影響を与えることが少なく、また操作が簡単なこ
とから最も望ましい方法である。
そこで、真空蒸着法を用い、実用的なはんだバンプ製造
方法の実現が望まれていた。
方法の実現が望まれていた。
以上記したように、真空蒸着法によるはんだバンプの形
成は望ましい方法ではあるが、１００μｍ程度の厚さま
で真空蒸着を行うことは、作業に時間を要し過ぎるため
に実用的ではない。
成は望ましい方法ではあるが、１００μｍ程度の厚さま
で真空蒸着を行うことは、作業に時間を要し過ぎるため
に実用的ではない。
そこで、蒸着工数を短縮することが実用化の課題である
。
。
上記の課題は半導体基板上に形成してある半導体素子の
パッド形成位置を除き、この基板上にはんだと反応しな
い保護膜を形成した後、バ・ンドよりも大きな多数個の
マスク穴を備えたマスクを位置合わせしてはんだ蒸着を
行い、基板上に電極パッド位置を中心としてはんだ蒸着
膜を形成した後、基板加熱を行い、このはんだ蒸着膜を
溶融させて半球状とすることを特徴としてはんだバンプ
の形成方法を構成することにより解決することができる
。
パッド形成位置を除き、この基板上にはんだと反応しな
い保護膜を形成した後、バ・ンドよりも大きな多数個の
マスク穴を備えたマスクを位置合わせしてはんだ蒸着を
行い、基板上に電極パッド位置を中心としてはんだ蒸着
膜を形成した後、基板加熱を行い、このはんだ蒸着膜を
溶融させて半球状とすることを特徴としてはんだバンプ
の形成方法を構成することにより解決することができる
。
（作用〕
本発明は、はんだバンプが半球状であり、はんだを加熱
すると表面張力により半球状になることから、パッドを
中心とし、このパ・ンドの面積よりも数倍多くの面積に
同心円状のはんだ蒸着膜を形成した後、基板加熱を行っ
てはんだを溶融させることにより、パッド上に半球状の
はんだバンプを形成するものである。
すると表面張力により半球状になることから、パッドを
中心とし、このパ・ンドの面積よりも数倍多くの面積に
同心円状のはんだ蒸着膜を形成した後、基板加熱を行っ
てはんだを溶融させることにより、パッド上に半球状の
はんだバンプを形成するものである。
そのためには、パッド位置を除き、この周囲をはんだと
馴染みが悪い状態にしておくことが必要であり、この材
料として、はんだと反応しない二酸化硅素（ＳｉＯｚ）
や窒化硅素（ＳｉＪ４）などを用いるものである。
馴染みが悪い状態にしておくことが必要であり、この材
料として、はんだと反応しない二酸化硅素（ＳｉＯｚ）
や窒化硅素（ＳｉＪ４）などを用いるものである。
このように従来から使用されている基板の保護膜をその
ま＼用いれば、なんら新しい工程を加えることなく本発
明を実施することができる。
ま＼用いれば、なんら新しい工程を加えることなく本発
明を実施することができる。
なお、円の面積は直径と二乗の関係があることから、メ
タルマスクの穴径をパッドの例えば３倍にとれば、蒸着
はんだの量はパッド位置のはんだ蒸着量の約９倍になっ
ており、そのため、加熱により凝縮して半球状にする場
合、従来のマスク蒸着に較べて１／９の蒸着時間で足り
ることになる。
タルマスクの穴径をパッドの例えば３倍にとれば、蒸着
はんだの量はパッド位置のはんだ蒸着量の約９倍になっ
ており、そのため、加熱により凝縮して半球状にする場
合、従来のマスク蒸着に較べて１／９の蒸着時間で足り
ることになる。
〔実施例〕
第１図（Ａ）〜（Ｃ）は本発明の詳細な説明する断面図
である。
である。
先ず、同図（Ａ）はパット１の形成位置を除いてＳｉＯ
□よりなる保護膜２を被覆したＳｉ基板３にメタルマス
ク４を当接して真空蒸着装置にセットし、下側からはん
だとしてインジウム（Ｉｎ） ５を蒸着している状態
を示している。
□よりなる保護膜２を被覆したＳｉ基板３にメタルマス
ク４を当接して真空蒸着装置にセットし、下側からはん
だとしてインジウム（Ｉｎ） ５を蒸着している状態
を示している。
こ＼で、バッド１はＳｉ基板３に対して密着性が良く、
且つ、はんだとの濡れ性の優れていることが必要で、Ｓ
ｉ基板３の上に真空蒸着法により厚さ１０００人づつの
チタン（Ｔｉ）／二ｙケル（Ｎｉ）／金（Ａｕ）の三層
膜で直径１００ μｍの大きさに形成されている。
且つ、はんだとの濡れ性の優れていることが必要で、Ｓ
ｉ基板３の上に真空蒸着法により厚さ１０００人づつの
チタン（Ｔｉ）／二ｙケル（Ｎｉ）／金（Ａｕ）の三層
膜で直径１００ μｍの大きさに形成されている。
また、メタルマスク４はコバールよりなり、直径３００
μｍの穴が開けられている。
μｍの穴が開けられている。
そして、この状態でＩｎはんだ６を１０μｍの厚さまで
蒸着した。（以上同図Ａ） 次に、Ｓｉ基板３をメタルマスク４から取り出した。（
以上同図Ｂ） 次に、Ｉｎはんだの酸化を防ぐためにＳｉ基板３の表面
にロジン系フラックスを塗布した後、ホットプレート上
に置き、２３０°Ｃに加熱することでＩｎはんだを溶融
させた結果、当初Ｉｎはんだの膜厚が１０μ鋼であった
のに拘らず、約９０ ｕ ｖａ厚のはんだバンブ７を作
ることができた。（工大ｈｑ回ｃ）〔発明の効果〕 本発明の実施により、従来のマスク蒸着法に較べ、遥か
に少ない蒸着量ではんだバンブを形成することができ、
これにより蒸着工数を短縮することができ、またはんだ
の使用量を大幅に減少させることができる。
蒸着した。（以上同図Ａ） 次に、Ｓｉ基板３をメタルマスク４から取り出した。（
以上同図Ｂ） 次に、Ｉｎはんだの酸化を防ぐためにＳｉ基板３の表面
にロジン系フラックスを塗布した後、ホットプレート上
に置き、２３０°Ｃに加熱することでＩｎはんだを溶融
させた結果、当初Ｉｎはんだの膜厚が１０μ鋼であった
のに拘らず、約９０ ｕ ｖａ厚のはんだバンブ７を作
ることができた。（工大ｈｑ回ｃ）〔発明の効果〕 本発明の実施により、従来のマスク蒸着法に較べ、遥か
に少ない蒸着量ではんだバンブを形成することができ、
これにより蒸着工数を短縮することができ、またはんだ
の使用量を大幅に減少させることができる。
第１図は本発明の詳細な説明する断面図である。
図において、
■はパッド、 ２は保護膜、３はＳｉ基板
、 ４はメタルマスク、６はＩｎはんだ、 である。 ７ははんだバンブ、 イ （Ｂ） （Ｃ） Ｓｉ明の実＃！三ｆｔ説明す８鰺片面図第１図
、 ４はメタルマスク、６はＩｎはんだ、 である。 ７ははんだバンブ、 イ （Ｂ） （Ｃ） Ｓｉ明の実＃！三ｆｔ説明す８鰺片面図第１図
Claims (1)
- 半導体基板上に形成してある半導体素子のパッド形成位
置を除き、該基板上にはんだと反応しない保護膜を形成
した後、前記パッドよりも大きな多数個のマスク穴を備
えたマスクを位置合わせしてはんだ蒸着を行い、前記基
板上にパッドを中心としてはんだ蒸着膜を形成した後、
基板加熱を行い、該はんだ蒸着膜を溶融させて半球状と
することを特徴とするはんだバンプの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1330408A JPH03190239A (ja) | 1989-12-20 | 1989-12-20 | はんだバンプの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1330408A JPH03190239A (ja) | 1989-12-20 | 1989-12-20 | はんだバンプの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03190239A true JPH03190239A (ja) | 1991-08-20 |
Family
ID=18232267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1330408A Pending JPH03190239A (ja) | 1989-12-20 | 1989-12-20 | はんだバンプの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03190239A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19741436A1 (de) * | 1997-09-19 | 1998-12-17 | Siemens Ag | Halbleiterbauelement |
| CN115566080A (zh) * | 2022-10-24 | 2023-01-03 | 武汉高芯科技有限公司 | 一种凸点结构及其制备方法 |
-
1989
- 1989-12-20 JP JP1330408A patent/JPH03190239A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19741436A1 (de) * | 1997-09-19 | 1998-12-17 | Siemens Ag | Halbleiterbauelement |
| CN115566080A (zh) * | 2022-10-24 | 2023-01-03 | 武汉高芯科技有限公司 | 一种凸点结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0398485B1 (en) | A method of making a Flip Chip Solder bond structure for devices with gold based metallisation | |
| US6940169B2 (en) | Torch bump | |
| US5892287A (en) | Semiconductor device including stacked chips having metal patterned on circuit surface and on edge side of chip | |
| JP2555811B2 (ja) | 半導体チップのフリップチップ接合方法 | |
| JPH07302797A (ja) | 半導体素子ならびにその製造および使用方法 | |
| JPH08227913A (ja) | 導電性相互接続形成方法 | |
| JPS63110697A (ja) | 多層金属構造体 | |
| KR20050105223A (ko) | 집적회로 기판의 선택적 범핑 방법 및 그 구조 | |
| WO1997018584A1 (en) | Method for forming bump of semiconductor device | |
| TW592013B (en) | Solder bump structure and the method for forming the same | |
| US6781065B1 (en) | Solder-coated articles useful for substrate attachment | |
| US5567648A (en) | Process for providing interconnect bumps on a bonding pad by application of a sheet of conductive discs | |
| JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
| JP2615744B2 (ja) | 半田バンプの形成方法 | |
| TWI284376B (en) | Bump manufacturing method | |
| JPH0414834A (ja) | はんだバンプの製造方法 | |
| WO2001056081A1 (en) | Flip-chip bonding arrangement | |
| JPH01161850A (ja) | 半導体装置の製造方法 | |
| JP3003098B2 (ja) | チップの配線基板等実装方法 | |
| JPS63174337A (ja) | 半田バンプの形成方法 | |
| TW516142B (en) | Forming method for solder bump by self-alignment | |
| JPS61295639A (ja) | 集積回路接続方法 | |
| GB2228825A (en) | Flip chip solder bond structure for devices with gold based metallisation | |
| JP3090414B2 (ja) | はんだバンプの接続方法 | |
| KR100321161B1 (ko) | 웨이퍼 레벨 패키지의 제조 방법 |