JPH03190251A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03190251A JPH03190251A JP1331607A JP33160789A JPH03190251A JP H03190251 A JPH03190251 A JP H03190251A JP 1331607 A JP1331607 A JP 1331607A JP 33160789 A JP33160789 A JP 33160789A JP H03190251 A JPH03190251 A JP H03190251A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- semiconductor
- clip member
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/301—Assembling printed circuits with electric components, e.g. with resistors by means of a mounting structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、半導体装置に係り、特にその実装構造に関
するものである。
するものである。
（ロ）従来の技術
近年、半導体装置の集積度が向上し、その接続端子数も
増加する傾向にある。しかしながら、電子機器は、軽薄
短小の流れの中で、そこに実装される半導体装置にも高
密度実装が要求されている。
増加する傾向にある。しかしながら、電子機器は、軽薄
短小の流れの中で、そこに実装される半導体装置にも高
密度実装が要求されている。
従来の半導体装置の実装構造の中で、高密度実装を実現
しているものに、フェースダウンボンディング方式があ
る（例えば、特公昭６３−６４０５５号公報参照）。フ
ェースダウンボンディング方式では、半導体素子の接続
端子に半田バンプを設け、リフローにより半田バンプを
溶融し、実装用の基板と接続している。
しているものに、フェースダウンボンディング方式があ
る（例えば、特公昭６３−６４０５５号公報参照）。フ
ェースダウンボンディング方式では、半導体素子の接続
端子に半田バンプを設け、リフローにより半田バンプを
溶融し、実装用の基板と接続している。
（ハ）発明が解決しようとする課題
しかしながら、実装後、半導体装置と実装用基板との熱
膨張率の違いにより、熱衝撃で接続部に応力が加わり、
その結果クラックが発生したり、不良チップのりペア性
が悪い。また、リフロー時が高温加熱であるため、半導
体素子やその周辺素子の熱破壊の虞れもある。
膨張率の違いにより、熱衝撃で接続部に応力が加わり、
その結果クラックが発生したり、不良チップのりペア性
が悪い。また、リフロー時が高温加熱であるため、半導
体素子やその周辺素子の熱破壊の虞れもある。
本発明は、フリップチップの耐熱衝性、リペア性を向上
させ、しかも実装時に高温加熱することなく、高密度な
実装を得ることをその課題とする。
させ、しかも実装時に高温加熱することなく、高密度な
実装を得ることをその課題とする。
（ニ）課題を解決するための手段
本発明は、接続部に金属バンプを設けた半導体素子と、
この半導体素子と接続される導電性パターンを設けた基
板とを有する半導体装置であって、前記半導体素子の金
属バンプを有する面と反対面と、前記基板の半導体素子
との接続面と反対面と、をクリップ部材にて挟み、前記
半導体素子と基板とを保持し、電気的接続を行なうこと
を特徴とする。
この半導体素子と接続される導電性パターンを設けた基
板とを有する半導体装置であって、前記半導体素子の金
属バンプを有する面と反対面と、前記基板の半導体素子
との接続面と反対面と、をクリップ部材にて挟み、前記
半導体素子と基板とを保持し、電気的接続を行なうこと
を特徴とする。
（ホ）作用
本発明は、クリップ部材により、半導体素子と実装用基
板とが保持され、金属バンプと基板の導電性パターンが
機械的に接触しているため、フェースダウンボンディン
グ方式のように熱膨張率の差による破壊が生じない。
板とが保持され、金属バンプと基板の導電性パターンが
機械的に接触しているため、フェースダウンボンディン
グ方式のように熱膨張率の差による破壊が生じない。
また、半導体素子の不良時には、クリップ部材を外すこ
とにより、再度新しい半導体素子を実装できる。さらに
、実装が低温で行えるため、半導体素子やその周辺の素
子に熱影響を与えない。
とにより、再度新しい半導体素子を実装できる。さらに
、実装が低温で行えるため、半導体素子やその周辺の素
子に熱影響を与えない。
（へ）実施例
以下、本発明の一実施例を第１図ないし第４図に従い説
明する。
明する。
（１）はクリップ部材であり、本実施例においては、こ
のクリップ部材を形状記憶合金で形成されている。そし
て、このクリップ部材（１）は第１図に示す如く、クリ
ップ部材（１）が閉じた状態が記憶されている。
のクリップ部材を形状記憶合金で形成されている。そし
て、このクリップ部材（１）は第１図に示す如く、クリ
ップ部材（１）が閉じた状態が記憶されている。
（２）は半導体素子としての半導体チップであり、この
半導体チップ（２）の電極上には金属バンプ（３）が形
成されている。
半導体チップ（２）の電極上には金属バンプ（３）が形
成されている。
（４）は実装用の基板であり、この基板（４）上には所
定の導電パターン（５）が形成されている。
定の導電パターン（５）が形成されている。
さて、本実施例に用いるクリップ部材（１）は形状記憶
合金で構成されており、金属バンプ付半導体チップ（２
）を基板（４）の接続端子部にフェースダウンして、こ
の両サイドから両者をクツツブする形状が記憶されてい
る。形状記憶合金は、その弾性率が温度依存性をもち、
ある固有温度を境にしてその温度以下では弾性率は著し
く低下し、僅かな力で変形させることができる。その温
度以上になると、弾性率が高くなり、予め記憶させた形
状に復帰していく。
合金で構成されており、金属バンプ付半導体チップ（２
）を基板（４）の接続端子部にフェースダウンして、こ
の両サイドから両者をクツツブする形状が記憶されてい
る。形状記憶合金は、その弾性率が温度依存性をもち、
ある固有温度を境にしてその温度以下では弾性率は著し
く低下し、僅かな力で変形させることができる。その温
度以上になると、弾性率が高くなり、予め記憶させた形
状に復帰していく。
而して、金属バンプ（３）を設けた半導体チップ（２）
は、基板（４）の導体パターン（５）上にフェースダウ
ンされ、半導体チップ（２）の金属バンプ（３）が形成
された面とは反対面と基板（４）の導体パターン（５）
が形成された面とは反対面の両サイドから形状記憶合金
からなるクリップ部材（１）にて挟み込まれる。前述し
たように、形状記憶合金からなるクリップ部材（１）は
、もともと第３図に示すようにクリップ部材（１）が閉
じた形状で記憶されている。それを−２０℃程度の低温
状態にして弾性力を低下させる。この状態で、第４図の
ように、クリップ部材（１）を開き、そこに半導体チッ
プ（２）をフェースダウンした実装用基板（４）を置（
。この状態で周辺温度を上げていくと、クリップ部材（
１）が第３図のような形状に復帰しようとするため、第
１図のように半導体チップ（２）と実装用基板（４）が
弾性力にて挟み込まれて、両者の電気的接続が行なわれ
、実装が終了する。
は、基板（４）の導体パターン（５）上にフェースダウ
ンされ、半導体チップ（２）の金属バンプ（３）が形成
された面とは反対面と基板（４）の導体パターン（５）
が形成された面とは反対面の両サイドから形状記憶合金
からなるクリップ部材（１）にて挟み込まれる。前述し
たように、形状記憶合金からなるクリップ部材（１）は
、もともと第３図に示すようにクリップ部材（１）が閉
じた形状で記憶されている。それを−２０℃程度の低温
状態にして弾性力を低下させる。この状態で、第４図の
ように、クリップ部材（１）を開き、そこに半導体チッ
プ（２）をフェースダウンした実装用基板（４）を置（
。この状態で周辺温度を上げていくと、クリップ部材（
１）が第３図のような形状に復帰しようとするため、第
１図のように半導体チップ（２）と実装用基板（４）が
弾性力にて挟み込まれて、両者の電気的接続が行なわれ
、実装が終了する。
また、半導体チップの交換は、低温状態にして第４図の
ようにクリップ部材（１）を開くと簡単に行える。
ようにクリップ部材（１）を開くと簡単に行える。
次に、本発明を液晶表示装置の半導体装に応用した場合
につき、第５図に従い説明する。
につき、第５図に従い説明する。
半導体素子（２）は形状記憶合金からなるクリップ部材
（１）にて、対向電極ガラス（７）と基板ガラス（６）
からなる液晶パネルの基板ガラス（６）側に保持固定さ
れる。
（１）にて、対向電極ガラス（７）と基板ガラス（６）
からなる液晶パネルの基板ガラス（６）側に保持固定さ
れる。
第６図は、本発明をパッケージドＩＣの実装に用いた場
合を示す。
合を示す。
第６図に示すように、パッケージドＩＣ（２°）を形状
記憶合金からなるクリップ部材（１）にて挟み込み、両
者を保持して、実装用基板（１ｏ）にパッケージドＩＣ
（２°）を装着する。
記憶合金からなるクリップ部材（１）にて挟み込み、両
者を保持して、実装用基板（１ｏ）にパッケージドＩＣ
（２°）を装着する。
尚、本実施例においては、クリップ部材（１）として形
状記憶合金を用いたが、これに限らず樹脂等を用いるこ
ともできる。
状記憶合金を用いたが、これに限らず樹脂等を用いるこ
ともできる。
（ト）発明の効果
以上説明したように、本発明によれば、基板と単導体素
子が機械的に接触しているので、ハンダ接合のように半
導体素子と基板との熱膨張率の差による接続破壊もな（
、耐熱衝撃特性が向上する。
子が機械的に接触しているので、ハンダ接合のように半
導体素子と基板との熱膨張率の差による接続破壊もな（
、耐熱衝撃特性が向上する。
また、低温状態で簡単に半導体素子が交換できるため、
リペア性に優れている。
リペア性に優れている。
また、低温状態で実装できるので、半導体素子や周辺素
子に熱影響を与λな（てすむ。
子に熱影響を与λな（てすむ。
さらに、半導体素子と基板の端子部を直接に接触させる
ため、フェースダウンボンディングで見られるハンダブ
リッジもな（、高精細ピッチの接続まで可能となる。
ため、フェースダウンボンディングで見られるハンダブ
リッジもな（、高精細ピッチの接続まで可能となる。
第１図ないし第４図は本発明の一実施例を示し、第１図
は側面図、第２図は平面図、第３図はクリップ部材を示
す側面図、第４図は実装状態を示す側面図である。 第５図は本発明の異なる実施例を示す斜視図、第６図は
本発明の更に異なる実施例を示す斜視図である。 １・・・クリップ部材、２・・・半導体チップ。 ３・・・金属バンプ、４・・・実装用基板、５・・・導
体パターン、６・・・基板ガラス、７・・・対向電極ガ
ラス。 第３図 第２図
は側面図、第２図は平面図、第３図はクリップ部材を示
す側面図、第４図は実装状態を示す側面図である。 第５図は本発明の異なる実施例を示す斜視図、第６図は
本発明の更に異なる実施例を示す斜視図である。 １・・・クリップ部材、２・・・半導体チップ。 ３・・・金属バンプ、４・・・実装用基板、５・・・導
体パターン、６・・・基板ガラス、７・・・対向電極ガ
ラス。 第３図 第２図
Claims (1)
- （１）接続部に金属バンプを設けた半導体素子と、この
半導体素子と接続される導電性パターンを設けた基板と
、を有する半導体装置であって、前記半導体素子の金属
バンプを有する面と反対面と、前記基板の半導体素子と
の接続面と反対面と、をクリップ部材にて挟み、前記半
導体素子と基板とを保持し、電気的接続を行なうことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1331607A JPH03190251A (ja) | 1989-12-20 | 1989-12-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1331607A JPH03190251A (ja) | 1989-12-20 | 1989-12-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03190251A true JPH03190251A (ja) | 1991-08-20 |
Family
ID=18245550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1331607A Pending JPH03190251A (ja) | 1989-12-20 | 1989-12-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03190251A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267998A (ja) * | 1991-07-30 | 1993-10-15 | Storidge Technol Partners | 組合せラッチおよびシフトレジスタ回路 |
| US5381316A (en) * | 1992-05-15 | 1995-01-10 | Rohm Co., Ltd. | Electronic part assembly using a shape memory alloy element |
| JP2015056466A (ja) * | 2013-09-11 | 2015-03-23 | 三菱電機株式会社 | 電子部品およびその実装方法 |
| JPWO2015053356A1 (ja) * | 2013-10-09 | 2017-03-09 | 学校法人早稲田大学 | 電極接続方法及び電極接続構造 |
-
1989
- 1989-12-20 JP JP1331607A patent/JPH03190251A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267998A (ja) * | 1991-07-30 | 1993-10-15 | Storidge Technol Partners | 組合せラッチおよびシフトレジスタ回路 |
| US5381316A (en) * | 1992-05-15 | 1995-01-10 | Rohm Co., Ltd. | Electronic part assembly using a shape memory alloy element |
| JP2015056466A (ja) * | 2013-09-11 | 2015-03-23 | 三菱電機株式会社 | 電子部品およびその実装方法 |
| JPWO2015053356A1 (ja) * | 2013-10-09 | 2017-03-09 | 学校法人早稲田大学 | 電極接続方法及び電極接続構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
| US6414382B1 (en) | Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument | |
| JPS60262430A (ja) | 半導体装置の製造方法 | |
| KR20010098931A (ko) | 범프를 사용한 반도체 디바이스, 이를 제작하는 방법, 및범프를 형성하는 방법 | |
| US5894984A (en) | Structure of electronic parts and method of soldering electronic parts to substrate | |
| JP3104537B2 (ja) | 電子部品 | |
| JPH0432541B2 (ja) | ||
| US5306664A (en) | Semiconductor device, method of forming bump electrode of a semiconductor device, method of packaging a semiconductor device, chip carrier tape, display device and electronic printing device incorporating the semiconductor device | |
| JPH05259334A (ja) | 半導体装置 | |
| US5883432A (en) | Connection structure between electrode pad on semiconductor device and printed pattern on printed circuit board | |
| JPH03190251A (ja) | 半導体装置 | |
| JPS63275127A (ja) | 半導体チップの実装体 | |
| JPS61259470A (ja) | 半導体チツプに直接相互連結させるための圧着式電気ソケツト | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| WO1997001865A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3050172B2 (ja) | フリップチップｉｃの検査方法及び検査用基板 | |
| JPH0340458A (ja) | 半導体装置およびその製造方法 | |
| JPH06151440A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装体 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH0936119A (ja) | 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット | |
| JP3242858B2 (ja) | コネクタ及びその製造方法 | |
| JPH0526747Y2 (ja) | ||
| JPH04167553A (ja) | 半導体装置 | |
| JPH06326153A (ja) | チップデバイス |