JPH03190318A - voltage comparator - Google Patents
voltage comparatorInfo
- Publication number
- JPH03190318A JPH03190318A JP1330721A JP33072189A JPH03190318A JP H03190318 A JPH03190318 A JP H03190318A JP 1330721 A JP1330721 A JP 1330721A JP 33072189 A JP33072189 A JP 33072189A JP H03190318 A JPH03190318 A JP H03190318A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- input terminal
- voltage comparator
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
本発明は入力バイアス電流の小さい電圧比較器に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a voltage comparator with a small input bias current.
従来の技術
電圧比較器はアナログ−ディジタル変換器において、製
品の精度を決定する重要な部分であり、電圧比較器の精
度が製品の精度を悪化させる要素を有している。BACKGROUND OF THE INVENTION A voltage comparator is an important part of an analog-to-digital converter that determines the accuracy of the product, and the accuracy of the voltage comparator has a factor that deteriorates the accuracy of the product.
以下に従来の電圧比較器について説明する。A conventional voltage comparator will be explained below.
第2図は従来の電圧比較器を示すものである。FIG. 2 shows a conventional voltage comparator.
第2図において1は接地電極、2は第一電源端子、4お
よび5は入力端子、6および7は出力端子、8および9
は抵抗、10および11はNPNトランジス多、14は
電流源である。In Figure 2, 1 is a ground electrode, 2 is a first power supply terminal, 4 and 5 are input terminals, 6 and 7 are output terminals, 8 and 9
is a resistor, 10 and 11 are NPN transistors, and 14 is a current source.
以上のように構成された電圧比較器において、以下その
動作を説明する。The operation of the voltage comparator configured as above will be described below.
まず入力端子4に入力端子5の電圧よりも充分高い電圧
(通常100mV程度)が加わった時、NPNトランジ
スタ10のコレクタにはほぼ電流源14に等しい電流が
流れる。その時NPNトランジスタ11は遮断され、そ
のコレクタには電流は流れない。この時、NPNトラン
ジスタ10のコレクタに接続された抵抗8の両端には、
抵抗8と電流源14の電流値との積の電圧が発生する。First, when a voltage sufficiently higher than the voltage at the input terminal 5 (usually about 100 mV) is applied to the input terminal 4, a current approximately equal to the current source 14 flows through the collector of the NPN transistor 10. The NPN transistor 11 is then cut off and no current flows through its collector. At this time, both ends of the resistor 8 connected to the collector of the NPN transistor 10 are
A voltage equal to the product of the resistor 8 and the current value of the current source 14 is generated.
他方、抵抗9の両端には電流が流れないため、電位差は
生じない。その結果、出力端子6と出力端子7との間に
は抵抗8と電流源14の電流値との積の電位差が生じる
。以上のように、入力端子4および5の入力電圧を比較
し、増幅することができる。また、入力端子5に入力端
子4の電圧よりも充分高い電圧が加わった時は、出力端
子6と出力端子7との間に抵抗9と電流源14の電流値
との積の電位差が生じる。On the other hand, since no current flows across the resistor 9, no potential difference occurs. As a result, a potential difference equal to the product of the resistor 8 and the current value of the current source 14 is generated between the output terminals 6 and 7. As described above, the input voltages at input terminals 4 and 5 can be compared and amplified. Further, when a voltage sufficiently higher than the voltage at the input terminal 4 is applied to the input terminal 5, a potential difference equal to the product of the resistor 9 and the current value of the current source 14 is generated between the output terminals 6 and 7.
発明が解決しようとする課題
しかしながら上記の従来例では、NPN トランジスタ
10または11のエミッタ電流が流れた場合、ベース電
流としておよそエミッタ電流をNPNトランジスタ10
または11のhFEで除算した電流が流れる。そのため
、入力端子4または5から電流を引き込んでしまい、入
力端子4または5に接続された回路に影響を及ぼしてし
まう欠点を有していた。Problems to be Solved by the Invention However, in the above conventional example, when the emitter current of the NPN transistor 10 or 11 flows, approximately the emitter current is used as the base current of the NPN transistor 10.
Or a current divided by hFE of 11 flows. Therefore, there is a drawback that current is drawn from the input terminal 4 or 5, which affects the circuit connected to the input terminal 4 or 5.
本発明は上記従来の問題点を解決するもので、入力端子
にバイアス電流の流れない電圧比較器を提供することを
目的とする。The present invention solves the above-mentioned conventional problems, and aims to provide a voltage comparator in which no bias current flows through the input terminal.
課題を解決するための手段
この目的を達成するために本発明の電圧比較器は、従来
の電圧比較器にP型MOSトランジスタと電流源を設け
ることにより、導通状態のNPNトランジスタのベース
電流を電流源からP型MOSトランジスタを介して供給
する構成を有している。Means for Solving the Problems To achieve this object, the voltage comparator of the present invention provides a P-type MOS transistor and a current source in a conventional voltage comparator, thereby converting the base current of a conductive NPN transistor into a current. It has a configuration in which it is supplied from a source via a P-type MOS transistor.
作用
この構成によってNPNトランジスタの導通時に流れる
ベース電流は、P型MO3I−ランジスタのドレイン電
流により補償され、入力端子からの電流の流入を無くす
ことができる。Effect: With this configuration, the base current that flows when the NPN transistor is turned on is compensated by the drain current of the P-type MO3I transistor, and it is possible to eliminate the inflow of current from the input terminal.
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例における電圧比較器の構成を
示すものである。第1図において、1(よ接地電極、2
は第一電源端子、3は第二電源端子、4と5は入力端子
、6と7は出力端子、8と9は抵抗、10と11はNP
N トランジスタ、12と13はP型MOSトランジス
タ、14と15(よ電流源である。FIG. 1 shows the configuration of a voltage comparator in one embodiment of the present invention. In Figure 1, 1 (Yo ground electrode, 2
is the first power supply terminal, 3 is the second power supply terminal, 4 and 5 are input terminals, 6 and 7 are output terminals, 8 and 9 are resistors, 10 and 11 are NP
N transistors, 12 and 13 are P-type MOS transistors, and 14 and 15 are current sources.
以上のように構成された電圧比較器について、以下その
動作を説明する。The operation of the voltage comparator configured as above will be described below.
まず入力端子4に入力端子5の電圧よりも充分高い電圧
が加わった時、NPNトランジスタ10は導通状態とな
り、NPNトランジスタ11は遮断される。その時NP
Nトランジスタ10のエミッタ電流は電流源14によっ
て定まる。このエミッタ電流と抵抗8との積で決まる電
圧値を第一電源端子2の電位からひいた値が出力端子6
の出力電圧となる。エミッタ電流が流れる時NPNトラ
ンジスタ10のヘース電流として、およそエミッタ電流
をNPNトランジスタ10のhFEで除算した値が入力
端子4から流れ込む。この状態の時、出力端子6は第一
電源端子2の電源電圧よりも電位が下がるため、P型M
OSトランジスタ12のゲート電圧が下がりP型MOS
トランジスタ12は導通状態となる。この時NPNトラ
ンジスタ10のベース電流補償値として、電流源15の
値を電流源14の電流値をNPNトランジスタ10のh
FEで除算した電流値と等しくしておく。このことは、
NPNトランジスタ10のベース電流を入力端子4から
ではなく、P型MO3I−ランジスタ12を介して電流
源15から供給されることを意味する。First, when a voltage sufficiently higher than the voltage at input terminal 5 is applied to input terminal 4, NPN transistor 10 becomes conductive and NPN transistor 11 is cut off. At that time NP
The emitter current of N transistor 10 is determined by current source 14. The value obtained by subtracting the voltage value determined by the product of this emitter current and the resistor 8 from the potential of the first power supply terminal 2 is the value at the output terminal 6.
The output voltage will be . When an emitter current flows, a value approximately equal to the emitter current divided by hFE of the NPN transistor 10 flows from the input terminal 4 as a hese current of the NPN transistor 10. In this state, the potential of the output terminal 6 is lower than the power supply voltage of the first power supply terminal 2, so the P-type M
The gate voltage of the OS transistor 12 decreases and the P-type MOS
Transistor 12 becomes conductive. At this time, as the base current compensation value of the NPN transistor 10, the value of the current source 15 and the current value of the current source 14 are set as the base current compensation value of the NPN transistor 10.
Set it equal to the current value divided by FE. This means that
This means that the base current of the NPN transistor 10 is not supplied from the input terminal 4 but from the current source 15 via the P-type MO3I transistor 12.
以上のように本実施例によれば、P型MOSトランジス
タ12.13と電流源15を設けることにより、導通状
態のNPN トランジスタ10のベース電流は電流源1
5からP型MOSトランジスタ12を通過して供給され
、入力端子4には電流が流れなくなるようにすることが
できる。As described above, according to this embodiment, by providing the P-type MOS transistors 12 and 13 and the current source 15, the base current of the NPN transistor 10 in the conductive state is
5 through the P-type MOS transistor 12, so that no current flows to the input terminal 4.
また本実施例において、入力端子5が入力端子4の電圧
よりも充分高い場合も同様に動作することは明白である
とともに、NPNトランジスタをPNPトランジスタに
、P型MO3+−ランジスタをN型MOSトランジスタ
としても同様な考えで行えるということは言うまでもな
い。Furthermore, in this embodiment, it is clear that the same operation occurs even when the voltage of the input terminal 5 is sufficiently higher than that of the input terminal 4, and the NPN transistor is replaced with a PNP transistor, and the P-type MO3+- transistor is replaced with an N-type MOS transistor. Needless to say, it can be done using the same idea.
発明の効果
以上のように本発明は従来の電圧比較器にMOSトラン
ジスタと電流源を設けることにより、トランジスタのベ
ース電流を入力端子から引き込むことがないようなベー
ス電流補償回路を付加した優れた電圧比較器を実現する
ことができるものである。Effects of the Invention As described above, the present invention provides an excellent voltage comparator with a base current compensation circuit that does not draw the base current of the transistor from the input terminal by providing a MOS transistor and a current source in a conventional voltage comparator. It is possible to realize a comparator.
第1図は本発明の一実施例における電圧比較器の構成図
、第2図は従来の電圧比較器の構成図である。
1・・・・・・接地電極、2・・・・・・第一電源端子
、3・・・・・・第二電源端子、4.5・・・・・・入
力端子、6.7・・・・・・出力端子、8.9・・・・
・・抵抗、10.11・・・・・・NPNトランジスタ
、12.13・・・・・・P型MOSトランジスタ、1
4.15・・・・・・電流源。
萬1図
宮 9 図
1 棲氾電濤
2 か1源jlf1多
38二電:ft、Btn子
4.5 xかカ島子
6.7 出rJ友島多FIG. 1 is a block diagram of a voltage comparator according to an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional voltage comparator. 1... Ground electrode, 2... First power terminal, 3... Second power terminal, 4.5... Input terminal, 6.7. ...Output terminal, 8.9...
...Resistance, 10.11...NPN transistor, 12.13...P-type MOS transistor, 1
4.15...Current source. Man 1 picture palace 9 Figure 1 Seifukudento 2 or 1 source jlf 1 multi 38 2 electricity: ft, Btn child 4.5 x or Kashimako 6.7 out rJ Tomojima da
Claims (1)
続され、ベース電極が第一の入力端子に接続された第一
のトランジスタと、コレクタ電極が第二の抵抗を介して
第一の電源端子に接続され、ベース電極が第二の入力端
子に接続された第二のトランジスタと、一端が上記第一
および第二のトランジスタのエミッタ電極と結合された
第一の電流源と、ドレイン電極が上記第一の入力端子に
接続され、ゲート電極が上記第一のトランジスタのコレ
クタ電極に接続された第一のMOSトランジスタと、ド
レイン電極が上記第二の入力端子に接続され、ゲート電
極が上記第二のトランジスタのコレクタ電極に接続され
た第二のMOSトランジスタと、一端が上記第一および
第二のMOSトランジスタのソース電極と結合された第
二の電流源とを備えた電圧比較器。a first transistor having a collector electrode connected to a first power supply terminal via a first resistor and a base electrode connected to a first input terminal; a second transistor connected to the power supply terminal and having its base electrode connected to the second input terminal; a first current source having one end coupled to the emitter electrodes of the first and second transistors; and a drain electrode. is connected to the first input terminal, and has a gate electrode connected to the collector electrode of the first transistor; a first MOS transistor, whose drain electrode is connected to the second input terminal, and whose gate electrode is connected to the collector electrode of the first transistor; A voltage comparator comprising a second MOS transistor connected to a collector electrode of the second transistor, and a second current source having one end coupled to the source electrodes of the first and second MOS transistors.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33072189A JP2596151B2 (en) | 1989-12-19 | 1989-12-19 | Voltage comparator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33072189A JP2596151B2 (en) | 1989-12-19 | 1989-12-19 | Voltage comparator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03190318A true JPH03190318A (en) | 1991-08-20 |
| JP2596151B2 JP2596151B2 (en) | 1997-04-02 |
Family
ID=18235826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33072189A Expired - Lifetime JP2596151B2 (en) | 1989-12-19 | 1989-12-19 | Voltage comparator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596151B2 (en) |
-
1989
- 1989-12-19 JP JP33072189A patent/JP2596151B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2596151B2 (en) | 1997-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (en) | Electric circuit | |
| KR940006365B1 (en) | Current mirror circuit | |
| US4647841A (en) | Low voltage, high precision current source | |
| JP2542623B2 (en) | Current mirror circuit | |
| JPS60501035A (en) | Comparator circuit with reduced input bias current | |
| KR900005552B1 (en) | Current mirror circuit | |
| JPH0473806B2 (en) | ||
| GB1297867A (en) | ||
| US4779059A (en) | Current mirror circuit | |
| US4194166A (en) | Differential amplifier with a current mirror circuit | |
| US4446385A (en) | Voltage comparator with a wide common mode input voltage range | |
| JPH09105763A (en) | Comparator circuit | |
| JPH03190318A (en) | voltage comparator | |
| JPH04127703A (en) | Operational amplifier | |
| JPH0554072B2 (en) | ||
| US6339319B1 (en) | Cascoded current mirror circuit | |
| US4859966A (en) | Current amplifier circuit and a current amplifying type differential current converter circuit | |
| JP3103104B2 (en) | Buffer circuit | |
| JPH026684Y2 (en) | ||
| JP2829773B2 (en) | Comparator circuit | |
| JP2674274B2 (en) | Reference voltage circuit | |
| JPS597244B2 (en) | Wind rattle comparator | |
| JPH0548350A (en) | Output buffer circuit provided with alarm function | |
| JPS6126848B2 (en) | ||
| JPH0449701Y2 (en) |