JPH03190318A - 電圧比較器 - Google Patents
電圧比較器Info
- Publication number
- JPH03190318A JPH03190318A JP1330721A JP33072189A JPH03190318A JP H03190318 A JPH03190318 A JP H03190318A JP 1330721 A JP1330721 A JP 1330721A JP 33072189 A JP33072189 A JP 33072189A JP H03190318 A JPH03190318 A JP H03190318A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- input terminal
- voltage comparator
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は入力バイアス電流の小さい電圧比較器に関する
ものである。
ものである。
従来の技術
電圧比較器はアナログ−ディジタル変換器において、製
品の精度を決定する重要な部分であり、電圧比較器の精
度が製品の精度を悪化させる要素を有している。
品の精度を決定する重要な部分であり、電圧比較器の精
度が製品の精度を悪化させる要素を有している。
以下に従来の電圧比較器について説明する。
第２図は従来の電圧比較器を示すものである。
第２図において１は接地電極、２は第一電源端子、４お
よび５は入力端子、６および７は出力端子、８および９
は抵抗、１０および１１はＮＰＮトランジス多、１４は
電流源である。
よび５は入力端子、６および７は出力端子、８および９
は抵抗、１０および１１はＮＰＮトランジス多、１４は
電流源である。
以上のように構成された電圧比較器において、以下その
動作を説明する。
動作を説明する。
まず入力端子４に入力端子５の電圧よりも充分高い電圧
（通常１００ｍＶ程度）が加わった時、ＮＰＮトランジ
スタ１０のコレクタにはほぼ電流源１４に等しい電流が
流れる。その時ＮＰＮトランジスタ１１は遮断され、そ
のコレクタには電流は流れない。この時、ＮＰＮトラン
ジスタ１０のコレクタに接続された抵抗８の両端には、
抵抗８と電流源１４の電流値との積の電圧が発生する。
（通常１００ｍＶ程度）が加わった時、ＮＰＮトランジ
スタ１０のコレクタにはほぼ電流源１４に等しい電流が
流れる。その時ＮＰＮトランジスタ１１は遮断され、そ
のコレクタには電流は流れない。この時、ＮＰＮトラン
ジスタ１０のコレクタに接続された抵抗８の両端には、
抵抗８と電流源１４の電流値との積の電圧が発生する。
他方、抵抗９の両端には電流が流れないため、電位差は
生じない。その結果、出力端子６と出力端子７との間に
は抵抗８と電流源１４の電流値との積の電位差が生じる
。以上のように、入力端子４および５の入力電圧を比較
し、増幅することができる。また、入力端子５に入力端
子４の電圧よりも充分高い電圧が加わった時は、出力端
子６と出力端子７との間に抵抗９と電流源１４の電流値
との積の電位差が生じる。
生じない。その結果、出力端子６と出力端子７との間に
は抵抗８と電流源１４の電流値との積の電位差が生じる
。以上のように、入力端子４および５の入力電圧を比較
し、増幅することができる。また、入力端子５に入力端
子４の電圧よりも充分高い電圧が加わった時は、出力端
子６と出力端子７との間に抵抗９と電流源１４の電流値
との積の電位差が生じる。
発明が解決しようとする課題
しかしながら上記の従来例では、ＮＰＮ トランジスタ
１０または１１のエミッタ電流が流れた場合、ベース電
流としておよそエミッタ電流をＮＰＮトランジスタ１０
または１１のｈＦＥで除算した電流が流れる。そのため
、入力端子４または５から電流を引き込んでしまい、入
力端子４または５に接続された回路に影響を及ぼしてし
まう欠点を有していた。
１０または１１のエミッタ電流が流れた場合、ベース電
流としておよそエミッタ電流をＮＰＮトランジスタ１０
または１１のｈＦＥで除算した電流が流れる。そのため
、入力端子４または５から電流を引き込んでしまい、入
力端子４または５に接続された回路に影響を及ぼしてし
まう欠点を有していた。
本発明は上記従来の問題点を解決するもので、入力端子
にバイアス電流の流れない電圧比較器を提供することを
目的とする。
にバイアス電流の流れない電圧比較器を提供することを
目的とする。
課題を解決するための手段
この目的を達成するために本発明の電圧比較器は、従来
の電圧比較器にＰ型ＭＯＳトランジスタと電流源を設け
ることにより、導通状態のＮＰＮトランジスタのベース
電流を電流源からＰ型ＭＯＳトランジスタを介して供給
する構成を有している。
の電圧比較器にＰ型ＭＯＳトランジスタと電流源を設け
ることにより、導通状態のＮＰＮトランジスタのベース
電流を電流源からＰ型ＭＯＳトランジスタを介して供給
する構成を有している。
作用
この構成によってＮＰＮトランジスタの導通時に流れる
ベース電流は、Ｐ型ＭＯ３Ｉ−ランジスタのドレイン電
流により補償され、入力端子からの電流の流入を無くす
ことができる。
ベース電流は、Ｐ型ＭＯ３Ｉ−ランジスタのドレイン電
流により補償され、入力端子からの電流の流入を無くす
ことができる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例における電圧比較器の構成を
示すものである。第１図において、１（よ接地電極、２
は第一電源端子、３は第二電源端子、４と５は入力端子
、６と７は出力端子、８と９は抵抗、１０と１１はＮＰ
Ｎ トランジスタ、１２と１３はＰ型ＭＯＳトランジス
タ、１４と１５（よ電流源である。
示すものである。第１図において、１（よ接地電極、２
は第一電源端子、３は第二電源端子、４と５は入力端子
、６と７は出力端子、８と９は抵抗、１０と１１はＮＰ
Ｎ トランジスタ、１２と１３はＰ型ＭＯＳトランジス
タ、１４と１５（よ電流源である。
以上のように構成された電圧比較器について、以下その
動作を説明する。
動作を説明する。
まず入力端子４に入力端子５の電圧よりも充分高い電圧
が加わった時、ＮＰＮトランジスタ１０は導通状態とな
り、ＮＰＮトランジスタ１１は遮断される。その時ＮＰ
Ｎトランジスタ１０のエミッタ電流は電流源１４によっ
て定まる。このエミッタ電流と抵抗８との積で決まる電
圧値を第一電源端子２の電位からひいた値が出力端子６
の出力電圧となる。エミッタ電流が流れる時ＮＰＮトラ
ンジスタ１０のヘース電流として、およそエミッタ電流
をＮＰＮトランジスタ１０のｈＦＥで除算した値が入力
端子４から流れ込む。この状態の時、出力端子６は第一
電源端子２の電源電圧よりも電位が下がるため、Ｐ型Ｍ
ＯＳトランジスタ１２のゲート電圧が下がりＰ型ＭＯＳ
トランジスタ１２は導通状態となる。この時ＮＰＮトラ
ンジスタ１０のベース電流補償値として、電流源１５の
値を電流源１４の電流値をＮＰＮトランジスタ１０のｈ
ＦＥで除算した電流値と等しくしておく。このことは、
ＮＰＮトランジスタ１０のベース電流を入力端子４から
ではなく、Ｐ型ＭＯ３Ｉ−ランジスタ１２を介して電流
源１５から供給されることを意味する。
が加わった時、ＮＰＮトランジスタ１０は導通状態とな
り、ＮＰＮトランジスタ１１は遮断される。その時ＮＰ
Ｎトランジスタ１０のエミッタ電流は電流源１４によっ
て定まる。このエミッタ電流と抵抗８との積で決まる電
圧値を第一電源端子２の電位からひいた値が出力端子６
の出力電圧となる。エミッタ電流が流れる時ＮＰＮトラ
ンジスタ１０のヘース電流として、およそエミッタ電流
をＮＰＮトランジスタ１０のｈＦＥで除算した値が入力
端子４から流れ込む。この状態の時、出力端子６は第一
電源端子２の電源電圧よりも電位が下がるため、Ｐ型Ｍ
ＯＳトランジスタ１２のゲート電圧が下がりＰ型ＭＯＳ
トランジスタ１２は導通状態となる。この時ＮＰＮトラ
ンジスタ１０のベース電流補償値として、電流源１５の
値を電流源１４の電流値をＮＰＮトランジスタ１０のｈ
ＦＥで除算した電流値と等しくしておく。このことは、
ＮＰＮトランジスタ１０のベース電流を入力端子４から
ではなく、Ｐ型ＭＯ３Ｉ−ランジスタ１２を介して電流
源１５から供給されることを意味する。
以上のように本実施例によれば、Ｐ型ＭＯＳトランジス
タ１２．１３と電流源１５を設けることにより、導通状
態のＮＰＮ トランジスタ１０のベース電流は電流源１
５からＰ型ＭＯＳトランジスタ１２を通過して供給され
、入力端子４には電流が流れなくなるようにすることが
できる。
タ１２．１３と電流源１５を設けることにより、導通状
態のＮＰＮ トランジスタ１０のベース電流は電流源１
５からＰ型ＭＯＳトランジスタ１２を通過して供給され
、入力端子４には電流が流れなくなるようにすることが
できる。
また本実施例において、入力端子５が入力端子４の電圧
よりも充分高い場合も同様に動作することは明白である
とともに、ＮＰＮトランジスタをＰＮＰトランジスタに
、Ｐ型ＭＯ３＋−ランジスタをＮ型ＭＯＳトランジスタ
としても同様な考えで行えるということは言うまでもな
い。
よりも充分高い場合も同様に動作することは明白である
とともに、ＮＰＮトランジスタをＰＮＰトランジスタに
、Ｐ型ＭＯ３＋−ランジスタをＮ型ＭＯＳトランジスタ
としても同様な考えで行えるということは言うまでもな
い。
発明の効果
以上のように本発明は従来の電圧比較器にＭＯＳトラン
ジスタと電流源を設けることにより、トランジスタのベ
ース電流を入力端子から引き込むことがないようなベー
ス電流補償回路を付加した優れた電圧比較器を実現する
ことができるものである。
ジスタと電流源を設けることにより、トランジスタのベ
ース電流を入力端子から引き込むことがないようなベー
ス電流補償回路を付加した優れた電圧比較器を実現する
ことができるものである。
第１図は本発明の一実施例における電圧比較器の構成図
、第２図は従来の電圧比較器の構成図である。 １・・・・・・接地電極、２・・・・・・第一電源端子
、３・・・・・・第二電源端子、４．５・・・・・・入
力端子、６．７・・・・・・出力端子、８．９・・・・
・・抵抗、１０．１１・・・・・・ＮＰＮトランジスタ
、１２．１３・・・・・・Ｐ型ＭＯＳトランジスタ、１
４．１５・・・・・・電流源。 萬１図 宮 ９ 図 １ 棲氾電濤 ２ か１源ｊｌｆ１多 ３８二電：ｆｔ、Ｂｔｎ子 ４．５ ｘかカ島子 ６．７ 出ｒＪ友島多
、第２図は従来の電圧比較器の構成図である。 １・・・・・・接地電極、２・・・・・・第一電源端子
、３・・・・・・第二電源端子、４．５・・・・・・入
力端子、６．７・・・・・・出力端子、８．９・・・・
・・抵抗、１０．１１・・・・・・ＮＰＮトランジスタ
、１２．１３・・・・・・Ｐ型ＭＯＳトランジスタ、１
４．１５・・・・・・電流源。 萬１図 宮 ９ 図 １ 棲氾電濤 ２ か１源ｊｌｆ１多 ３８二電：ｆｔ、Ｂｔｎ子 ４．５ ｘかカ島子 ６．７ 出ｒＪ友島多
Claims (1)
- コレクタ電極が第一の抵抗を介して第一の電源端子に接
続され、ベース電極が第一の入力端子に接続された第一
のトランジスタと、コレクタ電極が第二の抵抗を介して
第一の電源端子に接続され、ベース電極が第二の入力端
子に接続された第二のトランジスタと、一端が上記第一
および第二のトランジスタのエミッタ電極と結合された
第一の電流源と、ドレイン電極が上記第一の入力端子に
接続され、ゲート電極が上記第一のトランジスタのコレ
クタ電極に接続された第一のＭＯＳトランジスタと、ド
レイン電極が上記第二の入力端子に接続され、ゲート電
極が上記第二のトランジスタのコレクタ電極に接続され
た第二のＭＯＳトランジスタと、一端が上記第一および
第二のＭＯＳトランジスタのソース電極と結合された第
二の電流源とを備えた電圧比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33072189A JP2596151B2 (ja) | 1989-12-19 | 1989-12-19 | 電圧比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33072189A JP2596151B2 (ja) | 1989-12-19 | 1989-12-19 | 電圧比較器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03190318A true JPH03190318A (ja) | 1991-08-20 |
| JP2596151B2 JP2596151B2 (ja) | 1997-04-02 |
Family
ID=18235826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33072189A Expired - Lifetime JP2596151B2 (ja) | 1989-12-19 | 1989-12-19 | 電圧比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596151B2 (ja) |
-
1989
- 1989-12-19 JP JP33072189A patent/JP2596151B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2596151B2 (ja) | 1997-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| KR940006365B1 (ko) | 전류 미러 회로 | |
| US4647841A (en) | Low voltage, high precision current source | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| KR900005552B1 (ko) | 전류미러회로 | |
| JPH0473806B2 (ja) | ||
| US4779059A (en) | Current mirror circuit | |
| US4194166A (en) | Differential amplifier with a current mirror circuit | |
| JPH0243371B2 (ja) | ||
| JPH09105763A (ja) | コンパレータ回路 | |
| JPH03190318A (ja) | 電圧比較器 | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JPH0554072B2 (ja) | ||
| US6339319B1 (en) | Cascoded current mirror circuit | |
| US4859966A (en) | Current amplifier circuit and a current amplifying type differential current converter circuit | |
| JP3103104B2 (ja) | バッファ回路 | |
| JPH026684Y2 (ja) | ||
| JP2829773B2 (ja) | コンパレータ回路 | |
| JP2674274B2 (ja) | 基準電圧回路 | |
| JPS597244B2 (ja) | ウインドガタコンパレ−タ | |
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPS6126848B2 (ja) | ||
| JPH0449701Y2 (ja) | ||
| JPS60236507A (ja) | 増幅回路 |