JPH03190765A - Led driving circuit arrangement - Google Patents
Led driving circuit arrangementInfo
- Publication number
- JPH03190765A JPH03190765A JP1332378A JP33237889A JPH03190765A JP H03190765 A JPH03190765 A JP H03190765A JP 1332378 A JP1332378 A JP 1332378A JP 33237889 A JP33237889 A JP 33237889A JP H03190765 A JPH03190765 A JP H03190765A
- Authority
- JP
- Japan
- Prior art keywords
- led
- data
- gradation
- circuit
- correction data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 claims abstract description 39
- 238000013500 data storage Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、ＬＥＤプリントヘッドのＬＥＤ駆動河昂装
置、特に階調処理に有効なＬＥＤ駆動回路装置に関する
。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to an LED driving circuit device for an LED print head, and particularly to an LED driving circuit device effective for gradation processing.
（ロ）従来の技術
一般に、Ｌ Ｅ Ｄプリントヘッドは、複数個のＬＥＤ
が、基板上に直線的に配列されて構成されている。この
種のＬＥＤプリントヘッドでは、ＬＥＤチップ毎に発光
量にバラツキがあり、従来は、これらチップ間のバラツ
キを比較的特性の似たＬＥＤ、ｒｃを選択することによ
り、あるいは出力電流調整用の抵抗を用いることにより
、ＬＥＤプリントヘッドの光出力が均一となるようにコ
ントロールしている。(b) Conventional technology Generally, an LED print head consists of a plurality of LEDs.
are arranged linearly on the substrate. In this type of LED print head, there is variation in the amount of light emitted from each LED chip, and conventionally, these variations between chips have been corrected by selecting LEDs or RCs with relatively similar characteristics, or by using a resistor for adjusting the output current. is used to control the light output of the LED print head to be uniform.
（ハ）発明が解決しようとする課題
上記した従来のＬＥＤプリントヘッドにおいて、階調処
理（１ドツトにおいて、複数段階の濃さの１つを選択し
て印字する）を行う場合に、階調に応じ、ＯＮ時間を変
えるために、同じ印字データを数回シフトレジスタに入
力している。そのため、ビット間バラツキが大きく、印
字品質が良くないという問題があった。(c) Problems to be Solved by the Invention In the conventional LED print head described above, when performing gradation processing (printing by selecting one of multiple levels of darkness for one dot), it is difficult to In order to change the ON time accordingly, the same print data is input into the shift register several times. Therefore, there was a problem in that the variation between bits was large and the print quality was poor.
この発明は、上記問題点に着目してなされたものであっ
て、各ビット間のばらつきが少なく、高品質の階調処理
をなせるＬＥＤ駆動回路装置を提供することを目的とし
ている。The present invention has been made in view of the above-mentioned problems, and it is an object of the present invention to provide an LED drive circuit device that can perform high-quality gradation processing with little variation between bits.
（ニ）課題を解決するための手段及び作用この発明のＬ
ＥＤ駆動回路装置は、各ＬＥＤ毎の個別の発光量補正用
のデジタル量を記憶する発光量補正データ記憶回路と、
前記発光量補正データに応じた電流をそれぞれのＬＥＤ
に個別に流すための駆動電流源と、各ＬＥＤ毎の発光度
合を示す階調データを各ＬＥＤ毎に取り込み記憶するラ
ッチ回路と、外部よりＯＮ時間の相違するストローブ信
号を受け、前記ラッチ回路のビット出力にＯＮ時間の相
違する重みづけを付与し、前記駆動電流源に入力する重
みづけ回路とを、それぞれ各ＬＥＤに対応して備えてい
る。(d) Means and action for solving the problem L of this invention
The ED drive circuit device includes a light emission amount correction data storage circuit that stores a digital amount for individual light emission amount correction for each LED;
A current is applied to each LED according to the light emission amount correction data.
a latch circuit that captures and stores gradation data indicating the degree of light emission for each LED for each LED; and a latch circuit that receives strobe signals with different ON times from the outside, and A weighting circuit is provided corresponding to each LED, which applies weighting to the bit output with different ON times and inputs the weighting circuit to the drive current source.
このＬＥＤ駆動回路装置では、先ず最初に発光量補正デ
ータ記憶回路に、各ＬＥＤ毎の発光量補正データが記憶
される。後は各Ｌ Ｅ Ｄの発光度合を示す複数ビット
の階調データが時間順次に人力され、これらの階調デー
タがランチ回路に記憶される。そして、各ラッチ回路の
出力が重みづけ回路で外部からのＯＮ時間の相違するス
トローブ信号により重みづけられる。つまり、階調に応
じたＯＮ時間信号に変換される。前記発光量補正データ
記憶回路の補正データと、このＯＮ時間信号が駆動電流
源に入力され、各ＬＥＤには、補正データに応じた電流
が、ＯＮ時間信号に応じた時間流れる。最初の発光贋補
正データで、各ＬＥＤチップ間のバラツキが補正され、
後は、階調データの読み込み、階調データに応じたＯＮ
時間信号により、高速で高品質の階調印字が行われる。In this LED drive circuit device, first, the light emission amount correction data for each LED is stored in the light emission amount correction data storage circuit. After that, a plurality of bits of gradation data indicating the degree of light emission of each LED are manually inputted in time sequence, and these gradation data are stored in the launch circuit. Then, the outputs of each latch circuit are weighted by external strobe signals having different ON times in a weighting circuit. In other words, it is converted into an ON time signal according to the gradation. The correction data of the light emission amount correction data storage circuit and this ON time signal are input to the drive current source, and a current according to the correction data flows through each LED for a time period according to the ON time signal. The initial light emission correction data corrects the variations between each LED chip,
After that, read the gradation data and turn on according to the gradation data.
The time signal enables high-speed, high-quality gradation printing.
（ホ）実施例
以下、実施例により、この発明をさらに詳細に説明する
。(E) Examples The present invention will be explained in more detail with reference to Examples below.
第１図は、この発明の一実施例を示すＬＥＤのドライバ
ＩＣ（ＬＥＤ駆動回路装置）のブロック図である。同図
において、Ｄｏｔ、・・・ ＤＯ６３、ＤＯ６４は、各
ＬＥＤを外部接続するための端子である（第２図参照）
。このドライバＩＣは６４個分のＬＥＤの駆動回路であ
る。FIG. 1 is a block diagram of an LED driver IC (LED drive circuit device) showing an embodiment of the present invention. In the figure, Dot, ... DO63, DO64 are terminals for externally connecting each LED (see Figure 2).
. This driver IC is a drive circuit for 64 LEDs.
５ビツトのシフトレジスタ１−Ｉ５・・・ １−６３．
１−６４及び４ビツトのシフトレジスタ２は直列に接続
され、補正データＣＤＩＮが補正用クロックＣＣＬＫに
より入力されるようになっている。シフトレジスタ１−
１ ・・・ １−６３．１−６４ は各ＬＥＤ毎の個別
の補正データを、シフトレジスタ２は全体レベルを補正
するための補正データを記憶するために設けている。各
シフトレジスタ１−１、・・・１−６３．１−６４の各
ビット出力は、ゲート回路３−１ ・・・ ３−６３．
３−６４を介して、それぞれ５ビツトのＤＡ変換・電流
源４−１、・・・ ４〜６３．４−６．に入力されてい
る。各ゲート回路は、それぞれアンドゲートＧ１ ・・
・、Ｇ ４ 、Ｇ ｓがら構成されている。また、シフ
トレジスタ２のビット出力は、４ビツトのＤＡ変換器５
に入力され、このＤＡ変換器５の出力は、ＤＡ変換・電
流源４・・・ ４−６１．４−６４に共通して入力され
ている。5-bit shift register 1-I5... 1-63.
The 1-64 and 4-bit shift registers 2 are connected in series, and the correction data CDIN is inputted by the correction clock CCLK. Shift register 1-
1...1-63.1-64 are provided to store individual correction data for each LED, and the shift register 2 is provided to store correction data for correcting the overall level. Each bit output of each shift register 1-1,...1-63.1-64 is sent to a gate circuit 3-1...3-63.
3-64, respectively, 5-bit DA conversion/current sources 4-1, . has been entered. Each gate circuit is an AND gate G1...
, G 4 , and G s. Furthermore, the bit output of the shift register 2 is sent to a 4-bit DA converter 5.
The output of this DA converter 5 is commonly input to the DA converter/current sources 4...4-61.4-64.
ＤＡ変換・電流源４−、、・・・ ４−６３．４−６４
は、それぞれに５個の駆動トランジスタを含み、これら
トランジスタは並列に接続され、各トランジスタは各ゲ
ート回路３−．、・・・ ３−６３．３−６４の各ビッ
ト出力、つまりアンドゲートＧ１ ・・・、Ｇ。DA conversion/current source 4-,... 4-63.4-64
each includes five drive transistors, these transistors are connected in parallel, and each transistor is connected to each gate circuit 3-. ,... 3-63. Each bit output of 3-64, that is, AND gate G1..., G.
の各出力によりＯＮされるようになっている。また、こ
れらＤＡ変換・電流源４−１、・・・、４−ｂ３．４−
６．はそれぞれドツト端子り。Ｉ、・・・、Ｄ ｏ ｈ
ｓ、Ｄ ｏｂａに接続されている。したがって各ＤＡ
変換・電流源、各ドツト端子、各ＬＥＤを通して流れる
駆動電流は、各ゲート回路の出力により、ＯＮされるト
ランジスタが多いほど大なる値となるように構成されて
いる。またＤＡ変換器５の出力によりＤＡ変換・電流源
４−０、・・・、４−６３．４−６４の全体レベルが一
括調整されるようになっている。It is turned on by each output. In addition, these DA conversion/current sources 4-1,..., 4-b3.4-
6. Each has a dot terminal. I..., D o h
s, connected to Doba. Therefore each DA
The driving current flowing through the conversion/current source, each dot terminal, and each LED is configured to increase in value as more transistors are turned on, depending on the output of each gate circuit. Further, the overall level of the DA conversion/current sources 4-0, . . . , 4-63, 4-64 is adjusted at once by the output of the DA converter 5.
階調データ入力用のシフトレジスタ６は、ドツトに対応
して６４個の記↑、ａ段６−１ ・・・ ６−６３．６
−６４から構成され、各段はそれぞれ３個のＤフリップ
フロップＤ。、Ｄ、 、Ｄ２が並列に接続されて構成さ
れている。記憶段６−６４のＤフリップフロップＤ、
、Ｄ、 、ｏ２には階調データＳＴＲ，ＤＩＮ、ＳＴＲ
，ＤＩＮ、５ＴＲ２ＤＩＮがパラレルに入力されている
。各記憶段６−６１．６−ｂ３、・・・、６−１のデー
タはクロック信号ＣＬＫにより、順次左から右にシフト
される。The shift register 6 for inputting gradation data has 64 registers corresponding to the dots ↑, a stage 6-1...6-63.6
-64, each stage has three D flip-flops D. , D, , D2 are connected in parallel. D flip-flop D of storage stage 6-64;
,D, ,o2 has gradation data STR, DIN, STR
, DIN, and 5TR2DIN are input in parallel. The data in each storage stage 6-61.6-b3, . . . , 6-1 is sequentially shifted from left to right by clock signal CLK.
シフトレジスタ６の各記憶段６−＋１・・・、６−６３
．６−６、の各ＤフリップフロップＤ、、Ｄ、、Ｄ。Each storage stage 6-+1..., 6-63 of the shift register 6
．． 6-6, each D flip-flop D,,D,,D.
の出力は、ラッチ回路７−１、・・・、１−ｂ３．７−
６４に人力されている。ランチ回路７．□ｌ、・・・、
７−６３．７−６４へのラッチ動作は、ラッチ信号ＬＡ
によって行われる。The output of latch circuit 7-1, ..., 1-b3.7-
64 people are working. Lunch circuit 7. □l...
The latch operation to 7-63.7-64 is performed using the latch signal LA.
carried out by
ラッチ回路７−Ｉ ・・・、７−６３．７−６４の各出
力は、ゲート回路８−１ ・・・ ８−６３．８−６４
を介してゲート回路３−１ ・・・、３−６ｆｆ、３〜
６．に入力されている。各ゲート回路８−１、・・・
８−６：ｌ 、８−６４は、アンドゲートＧ１、Ｇ１２
、Ｇ１３とオアゲートＧ１４から構成され、アンドゲー
トＧ、 、Ｇ２、Ｇ、Ｊの人力の一端にはランチ回路の
階８１３１データの各ビット出力が加えられ、これらア
ンドゲートＧ、、、ＧＩ□、ＧＩ３の入力の他端にはス
トローブ信号ＳＴＲ，５ＳＴＲ，、ＳＴＲ，がそれぞれ
個別に加えられる。また、オアゲートＧ１４の人力には
、アンドゲートＧｌｌ、Ｇ、□、ＧＩｆｆの出力が加え
られ、このオアゲートＧ１４の出力が、ゲート回路３−
＋５・・・３−６３．３−６４のそれぞれのアンドゲー
トＧ１１・・・、Ｇ５に共通して加えられている。なお
、ストローブ信号ＳＴＲ，、ＳＴＲ，、ｓ’ｒ”Ｒｇは
それぞれＯＮ時間（パルス幅）が相違し、階調信号の重
みづけをしている。つまりゲート回路８−６、・・・８
−６３．８−６４及びストローブ信号ＳＴＲ，、ＳＴＲ
，，５ＴＲ２で重みづけ回路を構成している。Each output of the latch circuit 7-I..., 7-63.7-64 is connected to the gate circuit 8-1...8-63.8-64.
Gate circuits 3-1..., 3-6ff, 3~
6. has been entered. Each gate circuit 8-1,...
8-6:l, 8-64 are AND gates G1, G12
, G13 and an OR gate G14, each bit output of the 8131 data of the launch circuit is added to one end of the human power of AND gates G, , G2, G, J, and these AND gates G, , GI□, GI3 Strobe signals STR, 5STR, , STR, are individually applied to the other input terminals of . Further, the outputs of AND gates Gll, G, □, and GIff are added to the human power of OR gate G14, and the output of this OR gate G14 is
+5...3-63, and the AND gates G11..., G5 of 3-64 are commonly added. Note that the strobe signals STR, , STR, s'r''Rg have different ON times (pulse widths), and are weighted as gradation signals. In other words, the gate circuits 8-6, . . . 8
-63.8-64 and strobe signals STR, , STR
, 5TR2 constitutes a weighting circuit.
第２図に、上記ドライバＩＣｌ０を用いたＬＥＤプリン
トヘッドの全体回路ブロック図を示している。ここでは
、１０２４個のＬＥＤＬ、 、・・・Ｌ、。２４を、１
６個のドライバＩＣｌ０−＋、・・・ １０−１６で駆
動する場合を示している。なお、入力Ａは、補正データ
ＣＤＩＮ及び階調データＳ Ｔ Ｒ。FIG. 2 shows an overall circuit block diagram of an LED print head using the driver ICl0. Here, there are 1024 LEDLs, ,...L,. 24, 1
A case is shown in which driving is performed by six drivers ICl0-+, . . . 10-16. Note that input A is correction data CDIN and tone data STR.
Ｄ ＩＮ、５ＴＲＩ Ｄ ［Ｎ、ＳＴＲ，Ｄ ＩＮを、
また人力Ｂは補正用クロック信号ＣＣＬＫ、ストローブ
信号５ＴＲ０，５ＴＲ１，５ＴＲ２、ラッチ信号ＬＡ及
びクロック信号ＣＬＫを、それぞれ総括的に示している
。D IN, 5TRI D [N, STR, D IN,
Further, human power B generally indicates the correction clock signal CCLK, strobe signals 5TR0, 5TR1, 5TR2, latch signal LA, and clock signal CLK, respectively.
次に、上記実施例回路の動作について説明する。Next, the operation of the above embodiment circuit will be explained.
動作が開始された立上がり時は、各ドライバＩＣ毎に、
各ＬＥＤの個別補正用と、レベル補正用のデータ（５Ｘ
６４＋４）ビット分、さらにＩＣ１６個で、その１６倍
の補正データがデータＣＤＩＮとして補正用のクロック
ＣＣＬＫにより、順次各ドライバＩＣのシフトレジスタ
２．１−６４．１−６ｆｆ、・・・ １−１をシフトさ
れ、第３図（Ａ）に示すタイミングでそれぞれ補正デー
タが各ドライバＩ Ｃ１０−、・・・ １０−．６のシ
フトレジスタ２．１−６４、・・・ １−１に記憶され
る。At the start-up time when the operation starts, for each driver IC,
Data for individual correction of each LED and level correction (5X
64+4) bits, and 16 ICs, 16 times the correction data is sent as data CDIN to the shift registers 2.1-64.1-6ff, . . . 1-1 of each driver IC sequentially by the correction clock CCLK. is shifted, and the correction data is transferred to each driver IC10-, . . . 10-, at the timing shown in FIG. 3(A). 6 shift registers 2.1-64, . . . 1-1.
個別の補正データは、各Ｌ Ｐ、 Ｄ等のバラツキに応
し、これを補正し、各Ｌ Ｅ Ｄの出力が均一となるよ
うに、予め定められたものであり、−旦記憶されると以
後はシフトレジスタ１−ｈ４．１−６：ｌ、・・・ １
−１に固定的に記憶される。全体レベル調整用の補正デ
ータも全く同様に、−旦シフトレジスタ２に記憶される
と、以後は固定的に記憶される。The individual correction data is predetermined in order to correct variations in each L P, D, etc. so that the output of each LED becomes uniform, and - once stored, After that, shift register 1-h4.1-6:l,... 1
-1 is fixedly stored. In exactly the same way, once the correction data for overall level adjustment is stored in the shift register 2, it is thereafter stored in a fixed manner.
補正データの入力が終了すると、次に印字すべき階調デ
ータＳＴＲ，ＤＩＮ、ＳＴＲ，ＤＩＮ。When the input of the correction data is completed, the gradation data STR, DIN, STR, DIN to be printed next.
５ＴＲ２ＤＩＮを入力する。これらのデータは、例えば
デジタル複写機等のイメージセンサの画像データ等が入
力される。入力されたこれらデータは、第３図（Ｂ）に
示すように、クロック信号ＣＬＫに同期してシフトレジ
スタ６の各記憶段６−６４．６−６３、・・・ ６−１
をシフトされ、１０２４個のクロック信号で、各ドライ
バＩＣのシフトレジスタ６の各記憶段には、各ドツト毎
のデータがそれぞれ記憶される。このタイミングにラン
チ信号ＬＡが入力され、各ドライバＩＣの各ラッチ回路
７−ｈ４．７−６３、・・・、７−１には、各ドツトの
印字データ及び階調データが記憶される。Enter 5TR2DIN. These data are inputted, for example, image data from an image sensor such as a digital copying machine. These input data are sent to each storage stage 6-64, 6-63, . . . 6-1 of the shift register 6 in synchronization with the clock signal CLK, as shown in FIG. 3(B).
data for each dot is stored in each storage stage of the shift register 6 of each driver IC using 1024 clock signals. At this timing, the launch signal LA is input, and the print data and gradation data of each dot are stored in each latch circuit 7-h4, 7-63, . . . , 7-1 of each driver IC.
ラッチ後に、各ラッチ回路７−６４．７−６３ 、・・
・７−１の各ビット出力は、ゲート回路８−６４．８−
６３、・・・ ８−１に入力され、それぞれストローブ
信号ＳＴＲ，、ＳＴＲ，，５ＴＲ２との論理積でＯＮ時
間信号を得て、ゲート回路３−６４．３−６３ 、・・
・３−、に入力する。After latching, each latch circuit 7-64, 7-63,...
・Each bit output of 7-1 is sent to gate circuit 8-64.8-
63, . . . 8-1, an ON time signal is obtained by ANDing with strobe signals STR, , STR, , 5TR2, respectively, and gate circuits 3-64, 3-63, .
・Enter in 3-.
今、例えばあるドライバＩＣのドツトＤ。６４に着目し
、このドツトの階調データが“１、■、１゛′であると
、ラッチ回路７−６４の各ビット出力は、いずれも１”
′であり、したがってオアゲートＧ１４からはストロー
ブ信号ＳＴＲ，、ＳＴＲ，，５ＴＲ２がＯＮの時、全て
ハイ信号を出力し、総和として最もＯＮ時間の長い信号
がゲート回路３−６４に入力される。ここで、シフトレ
ジスタ１−６４に記憶される補正データが、たまたま“
００１１１”であると、アンドゲートＧ１、Ｇ２、Ｇ３
のみが、上記ＯＮ時間に亘り、ハイ信号を出力し、これ
により、ドツトＤ。６４のＬＥＤには、アンドゲートＧ
＋ 、Ｇｚ 、Ｇｉに係るトランジスタがＯＮＬ、これ
らトランジスタによる電流が流れることになる。For example, dot D of a certain driver IC. 64, if the gradation data of this dot is "1, ■, 1", each bit output of the latch circuit 7-64 will be "1".
', therefore, OR gate G14 outputs all high signals when strobe signals STR, , STR, , 5TR2 are ON, and the signal with the longest ON time as a sum is input to gate circuit 3-64. Here, the correction data stored in the shift register 1-64 happens to be “
00111”, AND gates G1, G2, G3
Only the dot D outputs a high signal for the above ON time. 64 LED is AND gate G
The transistors related to +, Gz, and Gi are ONL, and currents from these transistors flow.
次に、例えばあるドライバＩＣのドツトＤ。６３に着目
し、このドツトの階調データがパ００ビであると、ラッ
チ回路７−６３の各ビット出力は′“００１ ”であり
、オアゲートＧ、４からはストローブ信号ＳＴＲ，がＯ
Ｎの時のみハイ信号を出力し、この信号がゲート回ｍ
５−４１：ｌに入力される。Next, for example, dot D of a certain driver IC. 63, if the gradation data of this dot is PA00BI, each bit output of the latch circuit 7-63 is '001', and the strobe signal STR, is output from the OR gate G,4.
Outputs a high signal only when N, and this signal is used for gate times m
5-41: Input to l.
仮に補正データが００１１１であった場合、ＤＡ変換・
電流′ｔ１．４−６３のＯＮされるトランジスタは３個
であるが、ＯＮ時間が短いので、薄い階調の印字がなさ
れる。他の各ドツトについても全く同様に補正データに
より、ＤＡ変換・電流源の電流が定まり、個別の補正が
なされ、ストローブ信号と階調データによりＯＮ時間が
定まる。If the correction data is 00111, DA conversion/
There are three transistors that are turned on with the current 't1.4-63, but since the ON time is short, printing with a light gradation is achieved. For each of the other dots, the correction data determines the current of the DA conversion/current source, individual corrections are made, and the ON time is determined by the strobe signal and gradation data.
（へ）発明の効果
この発明によれば、各ＬＥＤ毎のばらつきの補正は、予
め各ドツト毎の補正データを記憶回路に記憶しておき、
一方、階調データはＯＮ時間を変えることにより、電流
源に人力するもであるから、立ち上がり時に補正データ
を入力すれば、後は１回のデータ人力毎に、ＯＮ時間相
違にする階調処理を行うことができ、高速、高品質の階
調印字ができる。(F) Effects of the Invention According to this invention, correction of variations for each LED is performed by storing correction data for each dot in a storage circuit in advance.
On the other hand, since the gradation data is manually applied to the current source by changing the ON time, if the correction data is input at the time of rise, then the gradation processing is performed to change the ON time for each data input manually. This enables high-speed, high-quality gradation printing.
第１図は、この発明の一実施例を示ずＬ Ｅ Ｄプリン
トヘッドのドライバＩＣのブロック図、第２図は、同ド
ライバＩＣを用いたＬＥＤプリントヘッドの概略ブロッ
ク図、第３図（Ａ）、第３図（Ｂ）は実施例回路の動作
を説明するための信号タイムチャートである。
１−＋・・・・・１−６３ ・１−６４：補正データ
用シフトレジスタ、
４−１・・・・・４−６３ ・４−６４：ＤＡ変換・電
流源、６：データ用シフトレジスタ、
７：ラッチ回路、８：ゲート回路、
ＣＤＩＮ：補正データ、
ＳＴＲ，Ｄ Ｔ Ｎ −ＳＴＲ，Ｄ Ｉ Ｎ −５ＴＲ
ＩＤ Ｉ Ｎ：階調データ、
ＳＴＲ，＝ ＳＴＲ，・５ＴＲ２ニストロ一プ信号。FIG. 1 is a block diagram of a driver IC for an LED print head, not showing an embodiment of the present invention, FIG. 2 is a schematic block diagram of an LED print head using the same driver IC, and FIG. ), FIG. 3(B) is a signal time chart for explaining the operation of the embodiment circuit. 1-+...1-63 ・1-64: Shift register for correction data, 4-1...4-63 ・4-64: DA conversion/current source, 6: Shift register for data , 7: Latch circuit, 8: Gate circuit, CDIN: Correction data, STR, DTN-STR, DIN-5TR
ID I N: Gradation data, STR, = STR, 5TR2 Nistro loop signal.
Claims (1)
ドのＬＥＤ駆動回路装置であって、 各ＬＥＤ毎の個別の発光量補正用のデジタル量を記憶す
る発光量補正データ記憶回路と、前記発光量補正データ
に応じた電流をそれぞれのＬＥＤに個別に流すための駆
動電流源と、各ＬＥＤ毎の発光度合を示す階調データを
各ＬＥＤ毎に取り込み記憶するラッチ回路と、外部より
ＯＮ時間の相違するストローブ信号を受け、前記ラッチ
回路のビット出力にＯＮ時間の相違する重みづけを付与
し、前記駆動電流源に入力する重みづけ回路とを、それ
ぞれ各ＬＥＤに対応して備えたことを特徴とするＬＥＤ
駆動回路装置。(1) An LED drive circuit device for an LED print head in which a plurality of LEDs are arranged, the light emission amount correction data storage circuit storing a digital amount for individual light emission amount correction for each LED, and the light emission amount A drive current source that individually flows current according to correction data to each LED, a latch circuit that captures and stores gradation data indicating the degree of light emission for each LED for each LED, and differences in ON time from the outside. The present invention is characterized by comprising a weighting circuit corresponding to each LED, which receives a strobe signal to apply different ON time weights to the bit output of the latch circuit, and inputs it to the drive current source. LED
Drive circuit device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33237889A JP2618062B2 (en) | 1989-12-20 | 1989-12-20 | LED drive circuit device and LED print head |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33237889A JP2618062B2 (en) | 1989-12-20 | 1989-12-20 | LED drive circuit device and LED print head |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03190765A true JPH03190765A (en) | 1991-08-20 |
| JP2618062B2 JP2618062B2 (en) | 1997-06-11 |
Family
ID=18254299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33237889A Expired - Fee Related JP2618062B2 (en) | 1989-12-20 | 1989-12-20 | LED drive circuit device and LED print head |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2618062B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8184332B2 (en) | 2006-03-06 | 2012-05-22 | Seiko Epson Corporation | Image forming apparatus and method for correcting density irregularities |
| JP2020032609A (en) * | 2018-08-29 | 2020-03-05 | キヤノン株式会社 | Image forming apparatus, control method therefor, and program |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6311837U (en) * | 1986-07-09 | 1988-01-26 | ||
| JPH01141039U (en) * | 1988-03-22 | 1989-09-27 |
-
1989
- 1989-12-20 JP JP33237889A patent/JP2618062B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6311837U (en) * | 1986-07-09 | 1988-01-26 | ||
| JPH01141039U (en) * | 1988-03-22 | 1989-09-27 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8184332B2 (en) | 2006-03-06 | 2012-05-22 | Seiko Epson Corporation | Image forming apparatus and method for correcting density irregularities |
| JP2020032609A (en) * | 2018-08-29 | 2020-03-05 | キヤノン株式会社 | Image forming apparatus, control method therefor, and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2618062B2 (en) | 1997-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6374664A (en) | Drive circuit of thermal head | |
| US5309151A (en) | Current-supplying integrated circuit | |
| KR100314878B1 (en) | Driving device of printer head | |
| JPH11119748A (en) | Display device drive circuit | |
| WO2002058934A1 (en) | Driving ic and optical print head | |
| EP0367550B1 (en) | A drive circuit for a printer | |
| JP2618062B2 (en) | LED drive circuit device and LED print head | |
| JP3180972B2 (en) | LED drive IC | |
| JPH0872302A (en) | Print head drive circuit and print head | |
| JP3179962B2 (en) | LED array drive control circuit | |
| JPH0720711B2 (en) | Light emitting element drive | |
| US11508283B2 (en) | Data driving device and panel driving method of data driving device | |
| JPH06297769A (en) | Led print head | |
| JP3052695B2 (en) | How to print with a printer | |
| JP3061044B2 (en) | Integrated circuit for multi-output current supply | |
| JP3788995B2 (en) | Printer head drive device | |
| JPH04332657A (en) | Thermal head and thermal head control method | |
| JPS63142392A (en) | Light emitting diode array head | |
| JPH04276467A (en) | Led printer | |
| JPH0524244A (en) | Thermal head driving circuit device and printer | |
| JPS6231893A (en) | Driving circuit for light emitting element and light quantity controlling element | |
| JPH04332656A (en) | Thermal head and method for controlling thermal head | |
| JP2001171173A (en) | Led display device | |
| JPH0858154A (en) | Drive device of light-emitting element | |
| JPH0687229A (en) | Gradation control circuit and thermal head using this circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |