JPH03190765A - Ｌｅｄ駆動回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、ＬＥＤプリントヘッドのＬＥＤ駆動河昂装
置、特に階調処理に有効なＬＥＤ駆動回路装置に関する
。

（ロ）従来の技術 一般に、Ｌ　Ｅ　Ｄプリントヘッドは、複数個のＬＥＤ
が、基板上に直線的に配列されて構成されている。この
種のＬＥＤプリントヘッドでは、ＬＥＤチップ毎に発光
量にバラツキがあり、従来は、これらチップ間のバラツ
キを比較的特性の似たＬＥＤ、ｒｃを選択することによ
り、あるいは出力電流調整用の抵抗を用いることにより
、ＬＥＤプリントヘッドの光出力が均一となるようにコ
ントロールしている。

（ハ）発明が解決しようとする課題 上記した従来のＬＥＤプリントヘッドにおいて、階調処
理（１ドツトにおいて、複数段階の濃さの１つを選択し
て印字する）を行う場合に、階調に応じ、ＯＮ時間を変
えるために、同じ印字データを数回シフトレジスタに入
力している。そのため、ビット間バラツキが大きく、印
字品質が良くないという問題があった。

この発明は、上記問題点に着目してなされたものであっ
て、各ビット間のばらつきが少なく、高品質の階調処理
をなせるＬＥＤ駆動回路装置を提供することを目的とし
ている。

（ニ）課題を解決するための手段及び作用この発明のＬ
ＥＤ駆動回路装置は、各ＬＥＤ毎の個別の発光量補正用
のデジタル量を記憶する発光量補正データ記憶回路と、
前記発光量補正データに応じた電流をそれぞれのＬＥＤ
に個別に流すための駆動電流源と、各ＬＥＤ毎の発光度
合を示す階調データを各ＬＥＤ毎に取り込み記憶するラ
ッチ回路と、外部よりＯＮ時間の相違するストローブ信
号を受け、前記ラッチ回路のビット出力にＯＮ時間の相
違する重みづけを付与し、前記駆動電流源に入力する重
みづけ回路とを、それぞれ各ＬＥＤに対応して備えてい
る。

このＬＥＤ駆動回路装置では、先ず最初に発光量補正デ
ータ記憶回路に、各ＬＥＤ毎の発光量補正データが記憶
される。後は各Ｌ　Ｅ　Ｄの発光度合を示す複数ビット
の階調データが時間順次に人力され、これらの階調デー
タがランチ回路に記憶される。そして、各ラッチ回路の
出力が重みづけ回路で外部からのＯＮ時間の相違するス
トローブ信号により重みづけられる。つまり、階調に応
じたＯＮ時間信号に変換される。前記発光量補正データ
記憶回路の補正データと、このＯＮ時間信号が駆動電流
源に入力され、各ＬＥＤには、補正データに応じた電流
が、ＯＮ時間信号に応じた時間流れる。最初の発光贋補
正データで、各ＬＥＤチップ間のバラツキが補正され、
後は、階調データの読み込み、階調データに応じたＯＮ
時間信号により、高速で高品質の階調印字が行われる。

（ホ）実施例 以下、実施例により、この発明をさらに詳細に説明する
。

第１図は、この発明の一実施例を示すＬＥＤのドライバ
ＩＣ（ＬＥＤ駆動回路装置）のブロック図である。同図
において、Ｄｏｔ、・・・　ＤＯ６３、ＤＯ６４は、各
ＬＥＤを外部接続するための端子である（第２図参照）
。このドライバＩＣは６４個分のＬＥＤの駆動回路であ
る。

５ビツトのシフトレジスタ１−Ｉ５・・・　１−６３．
１−６４及び４ビツトのシフトレジスタ２は直列に接続
され、補正データＣＤＩＮが補正用クロックＣＣＬＫに
より入力されるようになっている。シフトレジスタ１−
１　・・・　１−６３．１−６４　は各ＬＥＤ毎の個別
の補正データを、シフトレジスタ２は全体レベルを補正
するための補正データを記憶するために設けている。各
シフトレジスタ１−１、・・・１−６３．１−６４の各
ビット出力は、ゲート回路３−１　・・・　３−６３．
３−６４を介して、それぞれ５ビツトのＤＡ変換・電流
源４−１、・・・　４〜６３．４−６．に入力されてい
る。各ゲート回路は、それぞれアンドゲートＧ１　・・
・、Ｇ　４　、Ｇ　ｓがら構成されている。また、シフ
トレジスタ２のビット出力は、４ビツトのＤＡ変換器５
に入力され、このＤＡ変換器５の出力は、ＤＡ変換・電
流源４・・・　４−６１．４−６４に共通して入力され
ている。

ＤＡ変換・電流源４−、、・・・　４−６３．４−６４
は、それぞれに５個の駆動トランジスタを含み、これら
トランジスタは並列に接続され、各トランジスタは各ゲ
ート回路３−．、・・・　３−６３．３−６４の各ビッ
ト出力、つまりアンドゲートＧ１　・・・、Ｇ。

の各出力によりＯＮされるようになっている。また、こ
れらＤＡ変換・電流源４−１、・・・、４−ｂ３．４−
６．はそれぞれドツト端子り。Ｉ、・・・、Ｄ　ｏ　ｈ
　ｓ、Ｄ　ｏｂａに接続されている。したがって各ＤＡ
変換・電流源、各ドツト端子、各ＬＥＤを通して流れる
駆動電流は、各ゲート回路の出力により、ＯＮされるト
ランジスタが多いほど大なる値となるように構成されて
いる。またＤＡ変換器５の出力によりＤＡ変換・電流源
４−０、・・・、４−６３．４−６４の全体レベルが一
括調整されるようになっている。

階調データ入力用のシフトレジスタ６は、ドツトに対応
して６４個の記↑、ａ段６−１　・・・　６−６３．６
−６４から構成され、各段はそれぞれ３個のＤフリップ
フロップＤ。、Ｄ、　、Ｄ２が並列に接続されて構成さ
れている。記憶段６−６４のＤフリップフロップＤ、　
、Ｄ、　、ｏ２には階調データＳＴＲ，ＤＩＮ、ＳＴＲ
，ＤＩＮ、５ＴＲ２ＤＩＮがパラレルに入力されている
。各記憶段６−６１．６−ｂ３、・・・、６−１のデー
タはクロック信号ＣＬＫにより、順次左から右にシフト
される。

シフトレジスタ６の各記憶段６−＋１・・・、６−６３
．６−６、の各ＤフリップフロップＤ、、Ｄ、、Ｄ。

の出力は、ラッチ回路７−１、・・・、１−ｂ３．７−
６４に人力されている。ランチ回路７．□ｌ、・・・、
７−６３．７−６４へのラッチ動作は、ラッチ信号ＬＡ
によって行われる。

ラッチ回路７−Ｉ　・・・、７−６３．７−６４の各出
力は、ゲート回路８−１　・・・　８−６３．８−６４
を介してゲート回路３−１　・・・、３−６ｆｆ、３〜
６．に入力されている。各ゲート回路８−１、・・・　
８−６：ｌ　、８−６４は、アンドゲートＧ１、Ｇ１２
、Ｇ１３とオアゲートＧ１４から構成され、アンドゲー
トＧ、　、Ｇ２、Ｇ、Ｊの人力の一端にはランチ回路の
階８１３１データの各ビット出力が加えられ、これらア
ンドゲートＧ、、、ＧＩ□、ＧＩ３の入力の他端にはス
トローブ信号ＳＴＲ，５ＳＴＲ，、ＳＴＲ，がそれぞれ
個別に加えられる。また、オアゲートＧ１４の人力には
、アンドゲートＧｌｌ、Ｇ、□、ＧＩｆｆの出力が加え
られ、このオアゲートＧ１４の出力が、ゲート回路３−
＋５・・・３−６３．３−６４のそれぞれのアンドゲー
トＧ１１・・・、Ｇ５に共通して加えられている。なお
、ストローブ信号ＳＴＲ，、ＳＴＲ，、ｓ’ｒ”Ｒｇは
それぞれＯＮ時間（パルス幅）が相違し、階調信号の重
みづけをしている。つまりゲート回路８−６、・・・８
−６３．８−６４及びストローブ信号ＳＴＲ，、ＳＴＲ
，，５ＴＲ２で重みづけ回路を構成している。

第２図に、上記ドライバＩＣｌ０を用いたＬＥＤプリン
トヘッドの全体回路ブロック図を示している。ここでは
、１０２４個のＬＥＤＬ、　、・・・Ｌ、。２４を、１
６個のドライバＩＣｌ０−＋、・・・　１０−１６で駆
動する場合を示している。なお、入力Ａは、補正データ
ＣＤＩＮ及び階調データＳ　Ｔ　Ｒ。

Ｄ　ＩＮ、５ＴＲＩ　Ｄ　［Ｎ、ＳＴＲ，Ｄ　ＩＮを、
また人力Ｂは補正用クロック信号ＣＣＬＫ、ストローブ
信号５ＴＲ０，５ＴＲ１，５ＴＲ２、ラッチ信号ＬＡ及
びクロック信号ＣＬＫを、それぞれ総括的に示している
。

次に、上記実施例回路の動作について説明する。

動作が開始された立上がり時は、各ドライバＩＣ毎に、
各ＬＥＤの個別補正用と、レベル補正用のデータ（５Ｘ
６４＋４）ビット分、さらにＩＣ１６個で、その１６倍
の補正データがデータＣＤＩＮとして補正用のクロック
ＣＣＬＫにより、順次各ドライバＩＣのシフトレジスタ
２．１−６４．１−６ｆｆ、・・・　１−１をシフトさ
れ、第３図（Ａ）に示すタイミングでそれぞれ補正デー
タが各ドライバＩ　Ｃ１０−、・・・　１０−．６のシ
フトレジスタ２．１−６４、・・・　１−１に記憶され
る。

個別の補正データは、各Ｌ　Ｐ、　Ｄ等のバラツキに応
し、これを補正し、各Ｌ　Ｅ　Ｄの出力が均一となるよ
うに、予め定められたものであり、−旦記憶されると以
後はシフトレジスタ１−ｈ４．１−６：ｌ、・・・　１
−１に固定的に記憶される。全体レベル調整用の補正デ
ータも全く同様に、−旦シフトレジスタ２に記憶される
と、以後は固定的に記憶される。

補正データの入力が終了すると、次に印字すべき階調デ
ータＳＴＲ，ＤＩＮ、ＳＴＲ，ＤＩＮ。

５ＴＲ２ＤＩＮを入力する。これらのデータは、例えば
デジタル複写機等のイメージセンサの画像データ等が入
力される。入力されたこれらデータは、第３図（Ｂ）に
示すように、クロック信号ＣＬＫに同期してシフトレジ
スタ６の各記憶段６−６４．６−６３、・・・　６−１
をシフトされ、１０２４個のクロック信号で、各ドライ
バＩＣのシフトレジスタ６の各記憶段には、各ドツト毎
のデータがそれぞれ記憶される。このタイミングにラン
チ信号ＬＡが入力され、各ドライバＩＣの各ラッチ回路
７−ｈ４．７−６３、・・・、７−１には、各ドツトの
印字データ及び階調データが記憶される。

ラッチ後に、各ラッチ回路７−６４．７−６３　、・・
・７−１の各ビット出力は、ゲート回路８−６４．８−
６３、・・・　８−１に入力され、それぞれストローブ
信号ＳＴＲ，、ＳＴＲ，，５ＴＲ２との論理積でＯＮ時
間信号を得て、ゲート回路３−６４．３−６３　、・・
・３−、に入力する。

今、例えばあるドライバＩＣのドツトＤ。６４に着目し
、このドツトの階調データが“１、■、１゛′であると
、ラッチ回路７−６４の各ビット出力は、いずれも１”
′であり、したがってオアゲートＧ１４からはストロー
ブ信号ＳＴＲ，、ＳＴＲ，，５ＴＲ２がＯＮの時、全て
ハイ信号を出力し、総和として最もＯＮ時間の長い信号
がゲート回路３−６４に入力される。ここで、シフトレ
ジスタ１−６４に記憶される補正データが、たまたま“
００１１１”であると、アンドゲートＧ１、Ｇ２、Ｇ３
のみが、上記ＯＮ時間に亘り、ハイ信号を出力し、これ
により、ドツトＤ。６４のＬＥＤには、アンドゲートＧ
＋　、Ｇｚ　、Ｇｉに係るトランジスタがＯＮＬ、これ
らトランジスタによる電流が流れることになる。

次に、例えばあるドライバＩＣのドツトＤ。６３に着目
し、このドツトの階調データがパ００ビであると、ラッ
チ回路７−６３の各ビット出力は′“００１　”であり
、オアゲートＧ、４からはストローブ信号ＳＴＲ，がＯ
Ｎの時のみハイ信号を出力し、この信号がゲート回ｍ　
５−４１：ｌに入力される。

仮に補正データが００１１１であった場合、ＤＡ変換・
電流′ｔ１．４−６３のＯＮされるトランジスタは３個
であるが、ＯＮ時間が短いので、薄い階調の印字がなさ
れる。他の各ドツトについても全く同様に補正データに
より、ＤＡ変換・電流源の電流が定まり、個別の補正が
なされ、ストローブ信号と階調データによりＯＮ時間が
定まる。

（へ）発明の効果 この発明によれば、各ＬＥＤ毎のばらつきの補正は、予
め各ドツト毎の補正データを記憶回路に記憶しておき、
一方、階調データはＯＮ時間を変えることにより、電流
源に人力するもであるから、立ち上がり時に補正データ
を入力すれば、後は１回のデータ人力毎に、ＯＮ時間相
違にする階調処理を行うことができ、高速、高品質の階
調印字ができる。

【図面の簡単な説明】

第１図は、この発明の一実施例を示ずＬ　Ｅ　Ｄプリン
トヘッドのドライバＩＣのブロック図、第２図は、同ド
ライバＩＣを用いたＬＥＤプリントヘッドの概略ブロッ
ク図、第３図（Ａ）、第３図（Ｂ）は実施例回路の動作
を説明するための信号タイムチャートである。 １−＋・・・・・１−６３　　・１−６４：補正データ
用シフトレジスタ、 ４−１・・・・・４−６３　・４−６４：ＤＡ変換・電
流源、６：データ用シフトレジスタ、 ７：ラッチ回路、８：ゲート回路、 ＣＤＩＮ：補正データ、 ＳＴＲ，Ｄ　Ｔ　Ｎ　−ＳＴＲ，Ｄ　Ｉ　Ｎ　−５ＴＲ
ＩＤ　Ｉ　Ｎ：階調データ、 ＳＴＲ，＝　ＳＴＲ，・５ＴＲ２ニストロ一プ信号。

Claims (1)

【特許請求の範囲】
1. （１）複数個のＬＥＤが配列されるＬＥＤプリントヘッ
   ドのＬＥＤ駆動回路装置であって、 各ＬＥＤ毎の個別の発光量補正用のデジタル量を記憶す
   る発光量補正データ記憶回路と、前記発光量補正データ
   に応じた電流をそれぞれのＬＥＤに個別に流すための駆
   動電流源と、各ＬＥＤ毎の発光度合を示す階調データを
   各ＬＥＤ毎に取り込み記憶するラッチ回路と、外部より
   ＯＮ時間の相違するストローブ信号を受け、前記ラッチ
   回路のビット出力にＯＮ時間の相違する重みづけを付与
   し、前記駆動電流源に入力する重みづけ回路とを、それ
   ぞれ各ＬＥＤに対応して備えたことを特徴とするＬＥＤ
   駆動回路装置。