JPH03191450A - メモリーカードの不良チップ代替え回路 - Google Patents
メモリーカードの不良チップ代替え回路Info
- Publication number
- JPH03191450A JPH03191450A JP1334313A JP33431389A JPH03191450A JP H03191450 A JPH03191450 A JP H03191450A JP 1334313 A JP1334313 A JP 1334313A JP 33431389 A JP33431389 A JP 33431389A JP H03191450 A JPH03191450 A JP H03191450A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- memory
- defective
- memory card
- defective chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002950 deficient Effects 0.000 title claims abstract description 18
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 238000006467 substitution reaction Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリーカードの不良チップの代替え回路に関
する。
する。
従来のメモリーカードは、内部に複数個のメモリーチッ
プを持つ場合、メモリーカードに割り当てられたアドレ
ス空間に対し必要な数のチップだけを持っている。
プを持つ場合、メモリーカードに割り当てられたアドレ
ス空間に対し必要な数のチップだけを持っている。
上述した従来のメモリーカードは、カード内部に１つで
も不良のメモリーチップがあると、少くともその不良チ
ップのアドレス領域は使用不可能であり、多くの場合そ
のカードは使用不可能になるという欠点がある。
も不良のメモリーチップがあると、少くともその不良チ
ップのアドレス領域は使用不可能であり、多くの場合そ
のカードは使用不可能になるという欠点がある。
本発明の回路は、少くとも１個の予備用を含む複数のメ
モリーチップと、各該メモリーチップのうち使用不可の
ものを示すデータを書き込むためのメモリー手段と、該
メモリー手段の書き込み内容および外部から与えられる
アドレス指定用データに応答して前記メモリーチップの
代替え選択対象を示すデータを発生するデコード変換手
段とを備えている。
モリーチップと、各該メモリーチップのうち使用不可の
ものを示すデータを書き込むためのメモリー手段と、該
メモリー手段の書き込み内容および外部から与えられる
アドレス指定用データに応答して前記メモリーチップの
代替え選択対象を示すデータを発生するデコード変換手
段とを備えている。
本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。同図に
おいて、５個のメモリーチップ５〜９の中の４個のチッ
プのみが使用され、もしその中に１個不良チップが存在
した場合には残りの１個を不良チップの代替えとして使
用する。アドレスバス１１の上位２ビツト（Ａｏ、Ａ＋
）はメモリーチップのセレクト信号として使用され、デ
コーダ１によって４本のチップセレクト信号（Ｂ３〜Ｂ
ｏ ）にデコードされる。このデコード信号は、変換器
２に送られ、どのメモリーチップを代替えするかを示す
代替チップセレクト信号（Ｃ４〜Ｃｏ ）を、ＥＥＰＲ
ＯＭ（を気的消去可能な読み出専用メモリー）３の内容
により決定する。
おいて、５個のメモリーチップ５〜９の中の４個のチッ
プのみが使用され、もしその中に１個不良チップが存在
した場合には残りの１個を不良チップの代替えとして使
用する。アドレスバス１１の上位２ビツト（Ａｏ、Ａ＋
）はメモリーチップのセレクト信号として使用され、デ
コーダ１によって４本のチップセレクト信号（Ｂ３〜Ｂ
ｏ ）にデコードされる。このデコード信号は、変換器
２に送られ、どのメモリーチップを代替えするかを示す
代替チップセレクト信号（Ｃ４〜Ｃｏ ）を、ＥＥＰＲ
ＯＭ（を気的消去可能な読み出専用メモリー）３の内容
により決定する。
まず、デコーダ１の入出力真理値表を第１表に制御信号
線１２を通して与えられるイネーブル信号（ＥＮ）の論
理値が°“１″の場合には、デコーダｌの動作がイネー
ブルされ、ＥＥＰＲＯＭ３の書き込みディスエーブルさ
れる。イネーブル信号（ＥＮ）の論理値が“０′°のと
き、デコーダ１はディスエーブルされ、ＥＥＰＲＯＭ３
がイネーブルされ、これにデータバス１０を通して不良
チップ（１個）へのアクセスを禁止し代替えチップを指
示するための３ビツトデータ（ｎｚ〜ｎｏ）を与える。
線１２を通して与えられるイネーブル信号（ＥＮ）の論
理値が°“１″の場合には、デコーダｌの動作がイネー
ブルされ、ＥＥＰＲＯＭ３の書き込みディスエーブルさ
れる。イネーブル信号（ＥＮ）の論理値が“０′°のと
き、デコーダ１はディスエーブルされ、ＥＥＰＲＯＭ３
がイネーブルされ、これにデータバス１０を通して不良
チップ（１個）へのアクセスを禁止し代替えチップを指
示するための３ビツトデータ（ｎｚ〜ｎｏ）を与える。
変換器２の入出力の関係は第２表に示す通りであり、Ｅ
ＥＰＲＯＭ３から読み出した３ビツトデータ（ｎ２ ＋
ｎｔ ＋ ｎｏ ）によりどのメモリーチップを代替
えするかを決定できる。
ＥＰＲＯＭ３から読み出した３ビツトデータ（ｎ２ ＋
ｎｔ ＋ ｎｏ ）によりどのメモリーチップを代替
えするかを決定できる。
第２表
例えば、メモリーチップ５が不良になった場合には、Ｅ
ＥＰＲＯＭ３に（００１）を書き込めば、メモリーチッ
プら以外の４個を使用できる。
ＥＰＲＯＭ３に（００１）を書き込めば、メモリーチッ
プら以外の４個を使用できる。
以上説明したように本発明は、メモリーカード内部に予
備のメモリーチップを持たせ、不良チップが存在したと
きにはその代替をさせることによりメモリーカードの不
良率を低減できる効果がある。
備のメモリーチップを持たせ、不良チップが存在したと
きにはその代替をさせることによりメモリーカードの不
良率を低減できる効果がある。
第１図は本発明の一実施例のブロック図である。
１・・・デコーダ、２・・・変換器、３・・・ＥＥＰＲ
ＯＭ、４・・・インバータ、５〜９・・・メモリーチッ
プ、１０・・・データバス、１１・・・アドレスバス、
１２・・・制御信号線。
ＯＭ、４・・・インバータ、５〜９・・・メモリーチッ
プ、１０・・・データバス、１１・・・アドレスバス、
１２・・・制御信号線。
Claims (1)
- 少くとも１個の予備用を含む複数のメモリーチップと、
各該メモリーチップのうち使用不可のものを示すデータ
を書き込むためのメモリー手段と、該メモリー手段の書
き込み内容および外部から与えられるアドレス指定用デ
ータに応答して前記メモリーチップの代替え選択対象を
示すデータを発生するデコード変換手段とを備えている
ことを特徴としたメモリーカードの不良チップ代替え回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1334313A JPH03191450A (ja) | 1989-12-21 | 1989-12-21 | メモリーカードの不良チップ代替え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1334313A JPH03191450A (ja) | 1989-12-21 | 1989-12-21 | メモリーカードの不良チップ代替え回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03191450A true JPH03191450A (ja) | 1991-08-21 |
Family
ID=18275957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1334313A Pending JPH03191450A (ja) | 1989-12-21 | 1989-12-21 | メモリーカードの不良チップ代替え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03191450A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5315552A (en) * | 1991-08-29 | 1994-05-24 | Kawasaki Steel Corporation | Memory module, method for control thereof and method for setting fault bit table for use therewith |
| WO1994024624A1 (fr) * | 1993-04-16 | 1994-10-27 | Sony Corporation | Appareil d'enregistrement d'informations et appareil de transfert d'informations |
| US7197613B2 (en) | 2003-01-28 | 2007-03-27 | Renesas Technology Corp. | Nonvolatile memory |
-
1989
- 1989-12-21 JP JP1334313A patent/JPH03191450A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5315552A (en) * | 1991-08-29 | 1994-05-24 | Kawasaki Steel Corporation | Memory module, method for control thereof and method for setting fault bit table for use therewith |
| WO1994024624A1 (fr) * | 1993-04-16 | 1994-10-27 | Sony Corporation | Appareil d'enregistrement d'informations et appareil de transfert d'informations |
| US7197613B2 (en) | 2003-01-28 | 2007-03-27 | Renesas Technology Corp. | Nonvolatile memory |
| US7290097B2 (en) | 2003-01-28 | 2007-10-30 | Renesas Technology Corp. | Nonvolatile memory |
| CN100380529C (zh) * | 2003-01-28 | 2008-04-09 | 株式会社瑞萨科技 | 非易失性存储器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5611042A (en) | Data error detection and correction for a shared SRAM | |
| US5535404A (en) | Microprocessor status register having plural control information registers each set and cleared by on and off decoders receiving the same control data word | |
| JPS621047A (ja) | メモリ回路を有する半導体装置 | |
| JPH03191450A (ja) | メモリーカードの不良チップ代替え回路 | |
| JPH01125799A (ja) | 半導体記憶装置 | |
| US4089051A (en) | Alternative direct and indirect addressing | |
| JP3449749B2 (ja) | 情報処理装置 | |
| JPS62235663A (ja) | メモリ装置 | |
| KR940020221A (ko) | 프로그래머블 로직 콘트롤러의 어드레스변경장치 | |
| JP3251265B2 (ja) | メモリ出力制御回路 | |
| JPS6180342A (ja) | メモリ制御装置 | |
| JPS586970B2 (ja) | Ｒｏｍアドレスのシ−ケンス制御方式 | |
| GB1565841A (en) | Microprogrammable computer system | |
| JPS6121541A (ja) | 記憶回路 | |
| JPS6388641A (ja) | 情報処理装置 | |
| JPS63234490A (ja) | メモリ素子 | |
| JPH0793039B2 (ja) | メモリアドレス制御回路 | |
| JPH06337847A (ja) | マルチプロセッサ装置 | |
| JPH06309270A (ja) | Ｄｐｒａｍに内蔵のインタラプト制御回路 | |
| JPH03163651A (ja) | デュアルポートメモリの割込み発生回路 | |
| JPH0497455A (ja) | メモリ制御回路 | |
| JPS59173868A (ja) | アドレス制御方式 | |
| JPH06131882A (ja) | 半導体記憶装置 | |
| JPH03126143A (ja) | 中央処理装置の周辺回路 | |
| JPH04246756A (ja) | 情報処理装置 |