JPH0319235A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0319235A JPH0319235A JP1153438A JP15343889A JPH0319235A JP H0319235 A JPH0319235 A JP H0319235A JP 1153438 A JP1153438 A JP 1153438A JP 15343889 A JP15343889 A JP 15343889A JP H0319235 A JPH0319235 A JP H0319235A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- region
- lead
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はパイボーラトランジスタの高速化，微細化を図
った半導体装置の製造方法に関するゆ従来の技術 従来の技術によるＮＰＮ｝ランジスタの製造方法を第２
図ａ−ｄに示す。
った半導体装置の製造方法に関するゆ従来の技術 従来の技術によるＮＰＮ｝ランジスタの製造方法を第２
図ａ−ｄに示す。
第２図ａに示されるように、Ｐ型基板２２中にＮ型埋込
コレクタ層２３を形成した後、Ｎ型エピタキシャル層２
４を戒長ずる。さらに素子分離ＬＯＣＯＳ膜２６と、Ｎ
型エピタキシャル層２４の表面に酸化膜２６を形成する
。
コレクタ層２３を形成した後、Ｎ型エピタキシャル層２
４を戒長ずる。さらに素子分離ＬＯＣＯＳ膜２６と、Ｎ
型エピタキシャル層２４の表面に酸化膜２６を形成する
。
次に第２図ｂに示されているように、Ｐ型べ一ス層２７
およびＰ型外部ベース層２８を、フォトリングラフィに
よるレジストをマスクに選択的に不純物をイオン注入す
る等によシ、形成する。
およびＰ型外部ベース層２８を、フォトリングラフィに
よるレジストをマスクに選択的に不純物をイオン注入す
る等によシ、形成する。
さらに第２図Ｃのように、フォトリングラフィによるレ
ジストをマスクに選択的にエミッタ部およびコレクタコ
ンタクト部の酸化膜２６をエッチング除去し、戒長させ
たＮ ボリシリコン２９からこれらの開孔を通して不純
物を導入し、Ｎ型エミッタ層３ｏおよびＮ型コレクタコ
ンタクト層３１を形成する。
ジストをマスクに選択的にエミッタ部およびコレクタコ
ンタクト部の酸化膜２６をエッチング除去し、戒長させ
たＮ ボリシリコン２９からこれらの開孔を通して不純
物を導入し、Ｎ型エミッタ層３ｏおよびＮ型コレクタコ
ンタクト層３１を形成する。
最後に第２図ｄに示されているように、配線メタル３２
を形成する。
を形成する。
発明が解決しようとする課題
このような従来の製造方法では、各拡散領域かよび開孔
部の位置はフォトリングラフィによるマスク合せて決豊
るため、合せ余裕が必要である。
部の位置はフォトリングラフィによるマスク合せて決豊
るため、合せ余裕が必要である。
素子分離ＬＯＣＯＳ膜の形成領域と外部ベース領域間、
外部ベース領域とエミッタ領域およびコレクタコンタク
ト領域間、外部ベース領域とベースコンタクト開孔部間
等においてマスク合せ余裕が必要であシ、このことは各
領域の増大につなが９寄生容量やベース抵抗の増加を生
じ、トランジスタの高速化の妨げになる。
外部ベース領域とエミッタ領域およびコレクタコンタク
ト領域間、外部ベース領域とベースコンタクト開孔部間
等においてマスク合せ余裕が必要であシ、このことは各
領域の増大につなが９寄生容量やベース抵抗の増加を生
じ、トランジスタの高速化の妨げになる。
課題を解決するための手段
以上のような問題点を解決するための手段として本発明
の製造方法では、ベース引出部開孔、コレクタ引出部開
孔、外部ベース領域、コレクタコンタクト領域、エミッ
タ引出部開孔、活性ベース領域、およびエミッタ領域の
すべてを自己整合的に形成する。
の製造方法では、ベース引出部開孔、コレクタ引出部開
孔、外部ベース領域、コレクタコンタクト領域、エミッ
タ引出部開孔、活性ベース領域、およびエミッタ領域の
すべてを自己整合的に形成する。
作 用
本発明の半導体装置の製造方法によると、各拡散領域か
よび開孔部間のマスク合せ余裕の必要がなく、各領域を
小さくすることができる。
よび開孔部間のマスク合せ余裕の必要がなく、各領域を
小さくすることができる。
実施例
第１図ａ−ｅは本発明の製造方法の実施例を示した工程
順断面図である。
順断面図である。
１ず第１図ａに示すように、Ｐ型基板１中にＮ型埋込コ
レクタ領域２を形成し、Ｎ型エピタキシャル層３を成長
させ、素子分離ＬＯＣＯＳ膜４を形成する。次に窒化膜
５を戒長じた後、全面に成長したポリシリコンのベース
電極となる部分にボロンを、コレクタ電極となる部分に
ヒ素をフォトリソグラフィによるレジストマスクを用い
選択的にイオン注入し、Ｐ ポリシリコン６およびＮ＋
ポリシリコン７を形成する。さらにポリシリコンのベー
ス電極およびコレクタ電極となる部分の他をフォトリソ
グラフィによるレジストマスクを用い選択的にエッチン
グし、エミッタ部上のポリシリコンに溝を形成する。さ
らに窒化膜８を成長した後、全面に成長じたＣＶＤ酸化
膜を異方性エッチングし、サイドウォールＣＶＤ酸化膜
９をＰ＋ポリシリコン６およびＮ＋ポリシリコン７の段
差部に形成する。
レクタ領域２を形成し、Ｎ型エピタキシャル層３を成長
させ、素子分離ＬＯＣＯＳ膜４を形成する。次に窒化膜
５を戒長じた後、全面に成長したポリシリコンのベース
電極となる部分にボロンを、コレクタ電極となる部分に
ヒ素をフォトリソグラフィによるレジストマスクを用い
選択的にイオン注入し、Ｐ ポリシリコン６およびＮ＋
ポリシリコン７を形成する。さらにポリシリコンのベー
ス電極およびコレクタ電極となる部分の他をフォトリソ
グラフィによるレジストマスクを用い選択的にエッチン
グし、エミッタ部上のポリシリコンに溝を形成する。さ
らに窒化膜８を成長した後、全面に成長じたＣＶＤ酸化
膜を異方性エッチングし、サイドウォールＣＶＤ酸化膜
９をＰ＋ポリシリコン６およびＮ＋ポリシリコン７の段
差部に形成する。
次に第１図ｂに示されているように、サイドウォールＣ
ＶＤ酸化膜９をマスクに選択的に窒化膜８をエッチング
除去した後、サイドウォール９を除去する。さらにＰ＋
ポリシリコン６およびＮ＋ポリシリコン７の段差部の窒
化膜１０をマスクにポリシリコンを選択的に酸化して酸
化膜１１を形成する。
ＶＤ酸化膜９をマスクに選択的に窒化膜８をエッチング
除去した後、サイドウォール９を除去する。さらにＰ＋
ポリシリコン６およびＮ＋ポリシリコン７の段差部の窒
化膜１０をマスクにポリシリコンを選択的に酸化して酸
化膜１１を形成する。
その後第１図Ｃに示すように、窒化膜１０を除去した後
、ポリシリコン上の酸化膜１１をマスクに選択的にＰ
ポリシリコン６およびＮ ポリシリコン７と窒化膜６を
エッチング除去し、ベース引出部開孔１２およびコレク
タ引出部開孔１３を形成する。
、ポリシリコン上の酸化膜１１をマスクに選択的にＰ
ポリシリコン６およびＮ ポリシリコン７と窒化膜６を
エッチング除去し、ベース引出部開孔１２およびコレク
タ引出部開孔１３を形成する。
さらに第１図ｄのように、酸化膜１１を除去した後、再
度全面にポリシリコンを戒長し、ついでこのポリシリコ
ンの異方性エッチングによ９サイドウォール１４を形成
し、ベース引出部訃よびコレクタ引出部を形成する。こ
の後エミツタ部上の窒化膜１５をマスクに選択的にポリ
シリコンの表面を酸化し、エミッタ電極のポリシリコン
との絶縁酸化膜１６を形成する。この際、ベース引出部
開孔１２を通しての戸ポリシリコン６からのボロンの拡
散によシ外部ベース層１７を、コレクタ引出部開孔１３
を通してのＮ＋ポリシリコン７からのヒ素の拡散によシ
コレクタコンタクト層１８を形成する。
度全面にポリシリコンを戒長し、ついでこのポリシリコ
ンの異方性エッチングによ９サイドウォール１４を形成
し、ベース引出部訃よびコレクタ引出部を形成する。こ
の後エミツタ部上の窒化膜１５をマスクに選択的にポリ
シリコンの表面を酸化し、エミッタ電極のポリシリコン
との絶縁酸化膜１６を形成する。この際、ベース引出部
開孔１２を通しての戸ポリシリコン６からのボロンの拡
散によシ外部ベース層１７を、コレクタ引出部開孔１３
を通してのＮ＋ポリシリコン７からのヒ素の拡散によシ
コレクタコンタクト層１８を形成する。
最後に第１図ｅに示されているように、エミツタ領域部
の窒化膜１６を除去してエミッタ引出部開孔を形成した
後、成長したポリシリコン１９からのエミッタ引出部開
孔を通しての不純物拡散によｂ，Ｐ型ベース層２ｏとＮ
型エミッタ層２１を形成する。以上のように本発明の製
造方法によると、ベース引出部開孔、コレクタ引出部開
孔、外部ベース領域、コレクタコンタクト領域、エミツ
タ引出部開孔、活性ベース領域、およびエミッタ領域を
自己整合的に形成する。
の窒化膜１６を除去してエミッタ引出部開孔を形成した
後、成長したポリシリコン１９からのエミッタ引出部開
孔を通しての不純物拡散によｂ，Ｐ型ベース層２ｏとＮ
型エミッタ層２１を形成する。以上のように本発明の製
造方法によると、ベース引出部開孔、コレクタ引出部開
孔、外部ベース領域、コレクタコンタクト領域、エミツ
タ引出部開孔、活性ベース領域、およびエミッタ領域を
自己整合的に形成する。
発明の効果
以上説明したように本発明の半導体装置の製造方法によ
れば、各拡散領域および開孔部間のマスク合せ余裕の必
要がなく、各領域を小さくすることができる。筐たエミ
ッタ領域の幅をフォトリングラフィ技術の限界を超え縮
小でき、さらに各拡散層をポリシリコンからの不純物拡
散で形成するため、各寄生容量やベース抵抗等のトラン
ジスタの高速動作を妨げる要因を低減できる。
れば、各拡散領域および開孔部間のマスク合せ余裕の必
要がなく、各領域を小さくすることができる。筐たエミ
ッタ領域の幅をフォトリングラフィ技術の限界を超え縮
小でき、さらに各拡散層をポリシリコンからの不純物拡
散で形成するため、各寄生容量やベース抵抗等のトラン
ジスタの高速動作を妨げる要因を低減できる。
ａ−ｄは従来例の工程順の断面図である。
１・・・・・・Ｐ型シリコン基板、２・・・・・・Ｎ型
埋込コレクタ層、３・・・・・・Ｎ型エピタキシャル層
、４・・・・・・素十 子分離ＬＯＣＯＳ膜、５・・・・・・窒化膜、６・・・
・・・Ｐホリシリコン、７・・・・・・Ｎ＋ポリシリコ
ン、８・・・・・・窒化膜、９・・・・・・ＣＶＤ酸化
膜サイドウオール、１ｏ・・・・・・窒化膜、１１・・
・・・・酸化膜、１２・・・・・・ベース引出部開孔、
１３・・・・・・コレクタ引出部開孔、１４・・・・・
・ポリシリコンサイドウォール、１６・・・・・・窒化
膜、１６・・・・・・ポリシリコン電極間酸化膜、１７
・・・・・・外部ベース層、１８・・・・・・コレクタ
コンタクト層、１９・・・・・・Ｎ ＋ ，ｊ−” リ
シリコン、２ｏ・・・・・・Ｐ型活性ベース層、２１・
・・・・・Ｎ型エミッタ層。
埋込コレクタ層、３・・・・・・Ｎ型エピタキシャル層
、４・・・・・・素十 子分離ＬＯＣＯＳ膜、５・・・・・・窒化膜、６・・・
・・・Ｐホリシリコン、７・・・・・・Ｎ＋ポリシリコ
ン、８・・・・・・窒化膜、９・・・・・・ＣＶＤ酸化
膜サイドウオール、１ｏ・・・・・・窒化膜、１１・・
・・・・酸化膜、１２・・・・・・ベース引出部開孔、
１３・・・・・・コレクタ引出部開孔、１４・・・・・
・ポリシリコンサイドウォール、１６・・・・・・窒化
膜、１６・・・・・・ポリシリコン電極間酸化膜、１７
・・・・・・外部ベース層、１８・・・・・・コレクタ
コンタクト層、１９・・・・・・Ｎ ＋ ，ｊ−” リ
シリコン、２ｏ・・・・・・Ｐ型活性ベース層、２１・
・・・・・Ｎ型エミッタ層。
Claims (1)
- 半導体基板上に第一の絶縁膜、続いて第一の半導体膜を
重ねて形成する工程と、前記第一の半導体膜を選択的に
エッチングし前記第一の半導体膜に溝を形成する工程と
、前記半導体膜溝の一方の側の前記第一の半導体膜中に
第一の不純物を導入する工程と、他方の側に第二の不純
物を導入する工程と、前記半導体膜溝の側壁および底面
端部に第二の絶縁膜からなるサイドウォールを形成する
工程と、前記第二の絶縁膜をマスクに前記第一の半導体
膜表面に第三の絶縁膜を形成する工程と、前記第二の絶
縁膜を除去する工程と、前記第三の絶縁膜をマスクに前
記半導体膜溝の側壁および底面端部の半導体膜、続いて
前記半導体膜溝の底面端部の前記第一の絶縁膜をエッチ
ングし溝底面の一方の端部にベース引出部開孔と他方の
端部にコレクタ引出部開孔を形成する工程と、前記半導
体膜溝の側壁に第二の半導体膜からなるサイドウォール
を形成し前記ベース引出部開孔および前記コレクタ引出
部開孔を前記第一の半導体膜の側壁と接続する工程と、
前記半導体膜溝の底面中央部に残された前記第一の絶縁
膜をマスクに前記第一の半導体膜および前記半導体膜サ
イドウォールの表面に第四の絶縁膜を形成しベース引出
部およびコレクタ引出部とエミッタ引出部間の絶縁膜を
形成する工程と、前記第一の半導体膜から前記ベース引
出部開孔および前記コレクタ引出部開孔を通してそれぞ
れ前記第一の不純物および前記第二の不純物を半導体基
板中に導入し外部ベース層およびコレクタコンタクト層
を形成する工程と、前記半導体膜溝の底面中央部の前記
第一の絶縁膜を除去しエミッタ引出部開孔を形成する工
程と、前記エミッタ引出部開孔を覆うように第三の半導
体膜を成長する工程と、前記第三の半導体膜から前記エ
ミッタ引出部開孔を通して第三および第四の不純物を半
導体基板に導入して活性ベース層およびエミッタ層を形
成する工程を含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1153438A JPH0319235A (ja) | 1989-06-15 | 1989-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1153438A JPH0319235A (ja) | 1989-06-15 | 1989-06-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0319235A true JPH0319235A (ja) | 1991-01-28 |
Family
ID=15562530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1153438A Pending JPH0319235A (ja) | 1989-06-15 | 1989-06-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0319235A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5596221A (en) * | 1994-09-29 | 1997-01-21 | Mitsubishi Denki Kabushiki Kaisha | Bipolar transistor with emitter double contact structure |
-
1989
- 1989-06-15 JP JP1153438A patent/JPH0319235A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5596221A (en) * | 1994-09-29 | 1997-01-21 | Mitsubishi Denki Kabushiki Kaisha | Bipolar transistor with emitter double contact structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4960726A (en) | BiCMOS process | |
| US4318751A (en) | Self-aligned process for providing an improved high performance bipolar transistor | |
| JP2728671B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3372557B2 (ja) | 自己整合型バイポーラトランジスタ製造方法 | |
| JP2744808B2 (ja) | 自己整合トランジスタの製造方法 | |
| US4962053A (en) | Bipolar transistor fabrication utilizing CMOS techniques | |
| JPH0366133A (ja) | ベース接点が垂直な浅いトレンチ型バイポーラ・トランジスタを有するＢｉＣＭＯＳ集積回路 | |
| JP3172031B2 (ja) | 半導体装置の製造方法 | |
| JP2708027B2 (ja) | 半導体装置およびその製造方法 | |
| EP0281235B1 (en) | Bipolar transistor fabrication utilizing cmos techniques | |
| US5065209A (en) | Bipolar transistor fabrication utilizing CMOS techniques | |
| JPH0319235A (ja) | 半導体装置の製造方法 | |
| US6331727B1 (en) | Semiconductor device and method of fabricating the same | |
| JP3176606B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JP3207561B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPH0319278A (ja) | 半導体集積回路の製造方法 | |
| JP3106492B2 (ja) | 半導体装置の製造方法 | |
| JP2586309B2 (ja) | バイポーラ型半導体装置の製造方法 | |
| JP2519251B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS63261877A (ja) | 半導体装置の製造方法 | |
| JPH04241422A (ja) | 半導体集積回路装置 | |
| JP2924764B2 (ja) | 半導体装置およびその製造方法 | |
| US5786222A (en) | Method of manufacturing high performance bipolar transistors in a BiCMOS process | |
| JPH07249677A (ja) | 半導体装置の製造方法 | |
| JPS61127168A (ja) | 半導体装置とその製造方法 |