JPH0319237A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0319237A JPH0319237A JP1154149A JP15414989A JPH0319237A JP H0319237 A JPH0319237 A JP H0319237A JP 1154149 A JP1154149 A JP 1154149A JP 15414989 A JP15414989 A JP 15414989A JP H0319237 A JPH0319237 A JP H0319237A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- opening
- impurity concentration
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法に関し、
半導体装置の寄生容量を低減し、遮断周波数の向上を図
ることを目的とし、 半導体層の上に形成した膜に開口部を設けて該半導体層
のエミッタ形成領域を露出させる工程と、前記半導体層
のエミッタ形成領域両側に一導電型の外部ベース層を形
成する工程と、前記開口部を形成した前記膜の上から、
該一導電型の不純物を注入して、前記外部ベース層直下
のコレクタ層における不純物濃度を低減する工程と、前
記工ごツタ形成頷域の下方に、内部ベース層を形成する
とともに該内部ベース層の上にエミッタ層を設ける工程
とを含みＩ１ｌＩ或する． 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、より詳しくは
、バイポーラトランジスタにおける不純物濃度の制御方
法に関する． バイボーラ素子を高速動作させるためには、寄生容量の
低減、遮断周波数の向上が重要であり、最近では、内部
ベース領域と外部ベース領域からなるベース領域を有す
る構造や遮断周波数の向上をめざす不純物濃度分布等が
提案されている．〔従来の技術〕 従来のバイボーラトランジスタにおいては、第６図に示
すように、半導体基板Ｗの深さ方向にエミンタｅ、ベー
スｂ、コレクタＣの各領域が存在し、その不純物濃度分
布は第７図に示すようになり、コレクタ領域Ｃは、コレ
クタ・ベース接合の近傍から概ね均一な低い不純物濃度
を有し、高濃度埋込層Ｈにつながる構造となっている．
この場合、高注入状態では、カーク効果により実効的に
ベース幅が増大し、遮断周波数が低下してしまうといっ
た問題がある． そこで、第８図（ａ）に示すように、カーク効果を抑制
するために、コレクタ領域Ｃの不純物濃度がコレクタ・
ベース接合近傍から深さ方向に漸次増大していく構造、
即ち傾斜コレクタにすることが提案されている． この傾斜コレクタの形成方法としては、高濃度埋込層Ｈ
をコレクタ・ベース接合近傍まで拡散する方法や、コレ
クタ領域Ｃを高エネルギのイオンインプランテーション
により形成する方法等が知られている． 〔発明が解決しようとする課題〕 しかし、傾斜コレクタを採用する場合には、コレクタの
不純物濃度が高くなるため、外部ベース領域下方の不純
物濃度は第８図（ｂ）に示すようになり、外部ベース・
コレクタ間の接合容量が増大するといった問題がある． 本発明はこのような問題に鑑みてなされたものであって
、半導体装置の寄生容量を低減し、遮断周波数を高くで
きる半導体装置の製造方法を提供することを目的とする
． 〔課題を解決するための手段〕 上記したｌ１！題は、第１図の原理図において、半導体
層４０の上に形成したｆｉ４１に開口部４２を設けて該
半導体層４０の工ξ７夕形戒領域４３を露出させる工程
と、前記半導体層４０のエミッタ形成ｆｆＪｌ域４３両
側に一導電型の外部ベース層４４を形成する工程と、前
記開口部４２を形成した前記Ｗ４４１の上から、該一導
電型の不純物を注入して、前記外部ベースＮ４４直下の
コレクタ層４５における不純物濃度を低減する工程と、
前記工ξッタ形成領域４３の下方に、内部ベースＮ４６
を形成するとともに該内部ベース層の４６上にエミッタ
層４７を設ける工程とを有することを特徴とする半導体
装置の製造方法により解決する．〔作 用〕 本発明によれば、第１図（ａ）に示すように、エミッタ
形成領域４３の上に開口部４２を設けた膜４１を半導体
層の上に形成するとともに、エミッタ形成頷域４３の両
側に外部ベース層４４を設ける． そしてこの状態で、第１図（ｂ）に示すように、外部ベ
ース層４４に対して同一導電型の不純物を半導体層４０
に注入し、外部ベースｊｌ４４直下のコレクタ層４５に
おける不純物減度を低くしていこのため、外部ベース層
４４とコレクタ層４５との接合部分に生じる寄生容量を
低減するとともに、エミッタ５１４７直下のコレクタＩ
ｌｌＷ４６の不純物濃度を高く維持し、カーク効果を抑
制して遮断周波数を高くすることができる． 〔実施例〕 （ａ）発明の一実施例の説明 第２図は、本発明の半導体装置製造方法の一実施例を示
す断面図であって、この図面に基づいて、ＮＰＮバイボ
ーラトランジスタを形成する工程を説明する． まず、アンチモン（Ｓｂ）等の不純物をＰ型シリコン基
板ｌの表層に注入拡散し、深さ１．５μｍ、シート抵抗
３０Ω／口のＮ＋型埋込層２を形戒する（第２図（ａ）
）． ついで、壇込層２の上に結晶抵抗率０．５Ω０、膜厚０
．８ａｍのＮ゛エピタキシャル層３を戒長ずる（第２図
（ｂ） ）．そして、エビタキシ中ノレＭ３のトランジ
スタ形成頷域を窒化膜４によって覆い、ＬＯＣＯＳ法に
よりフィールド酸化膜５を形成する（第２図（ｃ） ）
． 次に、窒化膜４を除去した状態で、ＣＶＤ法によってそ
の全面に多結晶シリコン層６をａ−ｏｏｏ人の厚さに堆
積し、その上にドーズ量１０”／ｃＪでホウ素（Ｂ）イ
オンを注入する（第２図（ｄ））．この後に、多結晶シ
リコン層６の上にＣｖＤ法によりＳｉｎ．層７を４００
０人の厚さに威長し、さらにその上にレジスト８を塗布
する（第２図（ｅ））．そして、レジスト８を露光、現
像してエミッタ形成領域に窓８ａを設け、この窓８ａか
ら露出したＳＩＯｔ層７及びその下層の多結晶シリコン
１１６を反応性イオンエッチング法によりエッチングし
、開口部９を形戒する（第２図（ｆ））． ついで、開口部９から露出したエビタヰシャルＮ３及び
多結晶シリコン６を熱酸化し、開口部９の底部及び側面
にＳｉｎｇ膜ｌＯを形成する（第２図（ｇ））．この場
合、多結晶シリコン層６に注入されたホウ素が活性化し
て多結晶シリコン層６が導電？を有することになる一方
、ホウ素が下方に拡散してエビタキシャル層３の表層ま
で達する．そして、この拡散部分を外部ベース領域層１
１とする．次に、第２図（ｈ）に示すように、Ｓｉｎｓ
層７の上からエネルギ６００ｋｅＶ， ドーズ量２Ｘ
１０１／ｃｔｌでホウ素イオンを注入する。
ることを目的とし、 半導体層の上に形成した膜に開口部を設けて該半導体層
のエミッタ形成領域を露出させる工程と、前記半導体層
のエミッタ形成領域両側に一導電型の外部ベース層を形
成する工程と、前記開口部を形成した前記膜の上から、
該一導電型の不純物を注入して、前記外部ベース層直下
のコレクタ層における不純物濃度を低減する工程と、前
記工ごツタ形成頷域の下方に、内部ベース層を形成する
とともに該内部ベース層の上にエミッタ層を設ける工程
とを含みＩ１ｌＩ或する． 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、より詳しくは
、バイポーラトランジスタにおける不純物濃度の制御方
法に関する． バイボーラ素子を高速動作させるためには、寄生容量の
低減、遮断周波数の向上が重要であり、最近では、内部
ベース領域と外部ベース領域からなるベース領域を有す
る構造や遮断周波数の向上をめざす不純物濃度分布等が
提案されている．〔従来の技術〕 従来のバイボーラトランジスタにおいては、第６図に示
すように、半導体基板Ｗの深さ方向にエミンタｅ、ベー
スｂ、コレクタＣの各領域が存在し、その不純物濃度分
布は第７図に示すようになり、コレクタ領域Ｃは、コレ
クタ・ベース接合の近傍から概ね均一な低い不純物濃度
を有し、高濃度埋込層Ｈにつながる構造となっている．
この場合、高注入状態では、カーク効果により実効的に
ベース幅が増大し、遮断周波数が低下してしまうといっ
た問題がある． そこで、第８図（ａ）に示すように、カーク効果を抑制
するために、コレクタ領域Ｃの不純物濃度がコレクタ・
ベース接合近傍から深さ方向に漸次増大していく構造、
即ち傾斜コレクタにすることが提案されている． この傾斜コレクタの形成方法としては、高濃度埋込層Ｈ
をコレクタ・ベース接合近傍まで拡散する方法や、コレ
クタ領域Ｃを高エネルギのイオンインプランテーション
により形成する方法等が知られている． 〔発明が解決しようとする課題〕 しかし、傾斜コレクタを採用する場合には、コレクタの
不純物濃度が高くなるため、外部ベース領域下方の不純
物濃度は第８図（ｂ）に示すようになり、外部ベース・
コレクタ間の接合容量が増大するといった問題がある． 本発明はこのような問題に鑑みてなされたものであって
、半導体装置の寄生容量を低減し、遮断周波数を高くで
きる半導体装置の製造方法を提供することを目的とする
． 〔課題を解決するための手段〕 上記したｌ１！題は、第１図の原理図において、半導体
層４０の上に形成したｆｉ４１に開口部４２を設けて該
半導体層４０の工ξ７夕形戒領域４３を露出させる工程
と、前記半導体層４０のエミッタ形成ｆｆＪｌ域４３両
側に一導電型の外部ベース層４４を形成する工程と、前
記開口部４２を形成した前記Ｗ４４１の上から、該一導
電型の不純物を注入して、前記外部ベースＮ４４直下の
コレクタ層４５における不純物濃度を低減する工程と、
前記工ξッタ形成領域４３の下方に、内部ベースＮ４６
を形成するとともに該内部ベース層の４６上にエミッタ
層４７を設ける工程とを有することを特徴とする半導体
装置の製造方法により解決する．〔作 用〕 本発明によれば、第１図（ａ）に示すように、エミッタ
形成領域４３の上に開口部４２を設けた膜４１を半導体
層の上に形成するとともに、エミッタ形成頷域４３の両
側に外部ベース層４４を設ける． そしてこの状態で、第１図（ｂ）に示すように、外部ベ
ース層４４に対して同一導電型の不純物を半導体層４０
に注入し、外部ベースｊｌ４４直下のコレクタ層４５に
おける不純物減度を低くしていこのため、外部ベース層
４４とコレクタ層４５との接合部分に生じる寄生容量を
低減するとともに、エミッタ５１４７直下のコレクタＩ
ｌｌＷ４６の不純物濃度を高く維持し、カーク効果を抑
制して遮断周波数を高くすることができる． 〔実施例〕 （ａ）発明の一実施例の説明 第２図は、本発明の半導体装置製造方法の一実施例を示
す断面図であって、この図面に基づいて、ＮＰＮバイボ
ーラトランジスタを形成する工程を説明する． まず、アンチモン（Ｓｂ）等の不純物をＰ型シリコン基
板ｌの表層に注入拡散し、深さ１．５μｍ、シート抵抗
３０Ω／口のＮ＋型埋込層２を形戒する（第２図（ａ）
）． ついで、壇込層２の上に結晶抵抗率０．５Ω０、膜厚０
．８ａｍのＮ゛エピタキシャル層３を戒長ずる（第２図
（ｂ） ）．そして、エビタキシ中ノレＭ３のトランジ
スタ形成頷域を窒化膜４によって覆い、ＬＯＣＯＳ法に
よりフィールド酸化膜５を形成する（第２図（ｃ） ）
． 次に、窒化膜４を除去した状態で、ＣＶＤ法によってそ
の全面に多結晶シリコン層６をａ−ｏｏｏ人の厚さに堆
積し、その上にドーズ量１０”／ｃＪでホウ素（Ｂ）イ
オンを注入する（第２図（ｄ））．この後に、多結晶シ
リコン層６の上にＣｖＤ法によりＳｉｎ．層７を４００
０人の厚さに威長し、さらにその上にレジスト８を塗布
する（第２図（ｅ））．そして、レジスト８を露光、現
像してエミッタ形成領域に窓８ａを設け、この窓８ａか
ら露出したＳＩＯｔ層７及びその下層の多結晶シリコン
１１６を反応性イオンエッチング法によりエッチングし
、開口部９を形戒する（第２図（ｆ））． ついで、開口部９から露出したエビタヰシャルＮ３及び
多結晶シリコン６を熱酸化し、開口部９の底部及び側面
にＳｉｎｇ膜ｌＯを形成する（第２図（ｇ））．この場
合、多結晶シリコン層６に注入されたホウ素が活性化し
て多結晶シリコン層６が導電？を有することになる一方
、ホウ素が下方に拡散してエビタキシャル層３の表層ま
で達する．そして、この拡散部分を外部ベース領域層１
１とする．次に、第２図（ｈ）に示すように、Ｓｉｎｓ
層７の上からエネルギ６００ｋｅＶ， ドーズ量２Ｘ
１０１／ｃｔｌでホウ素イオンを注入する。
この条件で注入されたホウ素は、第２図（ｉ）の破線で
示すように、開口部９から入り込み、エビタキシャル層
３を透遇して高濃度の埋込層２まで達するとともに、Ｓ
ｉＯ■層７及び多結晶シリコン６を通過して外部ベース
領域１１直下のエビタキシャル層３まで達することにな
る． この状熊における深さ方向の不純物濃度は第３図に示す
ような分布となる． ところで、第３図（ａ）は、開口部９下方の不純物濃度
分布（第２図（１）に示すＡ−Ａ線断而）を示し、また
、第２図（ｂ）は、多結晶シリコン６下方の不純物濃度
分布（Ｂ−Ｂｌ断面）を示す図面である． この図からも明らかなように、この工程において注入し
たホウ素濃度のピークは、開口部９下方では埋込層２に
あるが、多結晶シリコン６下方では外部ベース領域ｌ１
直下にある．このため、後述するアニール処理によって
、エビタキシャル層６のＮ型不純物がホウ素により補償
されてベース領域ｌ１直下のＮ型不純物濃度が低下する
か、或いは、反転することになる。
示すように、開口部９から入り込み、エビタキシャル層
３を透遇して高濃度の埋込層２まで達するとともに、Ｓ
ｉＯ■層７及び多結晶シリコン６を通過して外部ベース
領域１１直下のエビタキシャル層３まで達することにな
る． この状熊における深さ方向の不純物濃度は第３図に示す
ような分布となる． ところで、第３図（ａ）は、開口部９下方の不純物濃度
分布（第２図（１）に示すＡ−Ａ線断而）を示し、また
、第２図（ｂ）は、多結晶シリコン６下方の不純物濃度
分布（Ｂ−Ｂｌ断面）を示す図面である． この図からも明らかなように、この工程において注入し
たホウ素濃度のピークは、開口部９下方では埋込層２に
あるが、多結晶シリコン６下方では外部ベース領域ｌ１
直下にある．このため、後述するアニール処理によって
、エビタキシャル層６のＮ型不純物がホウ素により補償
されてベース領域ｌ１直下のＮ型不純物濃度が低下する
か、或いは、反転することになる。
次に、開口部９の底面に形成されたｓｔｏｚｌＦＪ １
０を通して、ドーズ１３Ｘ１０”／ｃｄでホウ素を注
入して開口部９の底部にホウ素イオン注入Ｊｉｌ３を設
け（第２図（ｊ））、開口部９内にＣＶＤ法によりＳｔ
Ｏｚ膜を形成し、ＲＩＥを用いて開口部９側壁にのみＳ
ｉＯｇ＃ １ ２を残す，その後、開口部９内及び３１
０，膜７上に多結晶シリコン膜ｌ４を形成する．そして
、多結晶シリコンＨ１４にヒ素（Ａｓ）を注入してから
これをパターニングし、開口部９だけに多結晶シリコン
膜ｌ４を残存させる（第２図０））．この後に、アニー
ル処理を行うことにより、ホウ素イオン注入層ｌ３の不
純物を下方に拡散させてＰ型の内部ベース領域ｌ５とす
る一方、多結晶シリコンＭ！１１４中の＾Ｓを拡散させ
て内部ベース領域１５上部にＮ０型のエミッタ領域１６
を形成する．この場合、開口部９の多結晶シリコン膜ｌ
４中では不純物が活性化して導電性を有するため、これ
をエミッタ電極とする． また、このアニール処理の際には、既に述べたように、
外部ベース領域１１直下のエビタキシャル層３が低濃度
化又は反転化することになる．さらに、埋込Ｎ２中に入
り込んだホウ素も活性化するが、この埋込層２は高濃度
のＮ型であるため、ホウ素による補償量は極めて少なく
、依然としてＮ゜型を保持することになる。
０を通して、ドーズ１３Ｘ１０”／ｃｄでホウ素を注
入して開口部９の底部にホウ素イオン注入Ｊｉｌ３を設
け（第２図（ｊ））、開口部９内にＣＶＤ法によりＳｔ
Ｏｚ膜を形成し、ＲＩＥを用いて開口部９側壁にのみＳ
ｉＯｇ＃ １ ２を残す，その後、開口部９内及び３１
０，膜７上に多結晶シリコン膜ｌ４を形成する．そして
、多結晶シリコンＨ１４にヒ素（Ａｓ）を注入してから
これをパターニングし、開口部９だけに多結晶シリコン
膜ｌ４を残存させる（第２図０））．この後に、アニー
ル処理を行うことにより、ホウ素イオン注入層ｌ３の不
純物を下方に拡散させてＰ型の内部ベース領域ｌ５とす
る一方、多結晶シリコンＭ！１１４中の＾Ｓを拡散させ
て内部ベース領域１５上部にＮ０型のエミッタ領域１６
を形成する．この場合、開口部９の多結晶シリコン膜ｌ
４中では不純物が活性化して導電性を有するため、これ
をエミッタ電極とする． また、このアニール処理の際には、既に述べたように、
外部ベース領域１１直下のエビタキシャル層３が低濃度
化又は反転化することになる．さらに、埋込Ｎ２中に入
り込んだホウ素も活性化するが、この埋込層２は高濃度
のＮ型であるため、ホウ素による補償量は極めて少なく
、依然としてＮ゜型を保持することになる。
このようにして形成したトランジスタの不純物濃度分布
を調べると第３図のようになり、内部ベース領域１５に
おける深さ方向においては、同図（ａ）に示すようにベ
ース・コレクタ接合部から埋込１１１２に至る領域では
Ｎ型不純物が漸次増加してカーク効果が抑制されること
になり、また、外部ベール頷域１１の深さ方向において
は、同図（ｂ）に示すようにベース・コレクタ接合部の
直下でＮ型不純物が低濃度化して寄生容量が低減するこ
とになる． （ｂ）本発明の第２の実施例の説明 上記した実施例では、シリコン基仮ｌの上に埋込層２を
形成し、その上にエビタキシャル層３を形成することに
よりＮ゛型、Ｎ型の領域を形成するようにしているが、
イオンを半導体基板に注入することによりＮ０型、Ｎ型
頷域を設けることもできる． すなわち、第５図（ａ）に示すように、半導体基板２０
にフィールド酸化［１２１を形成した後に、多結晶シリ
コン層２２及びＳｔＯ，層２３を形戒する．そしてこの
上から、高エネルギかつ高濃度（例えばエネルギ２Ｍｅ
Ｖ，ドーズ量５ Ｘ １ ０ ”／ｄ）で燐イオンを注
入して半導体基［２０にコレクタ領域２４を形成し、不
純物濃度のピーク点ｌをコレクタ領域２４の下方寄りに
位置させ、Ｎ゜型、Ｎ型を連続的に形戒することもでき
る， この場合、第１実施例と同様に、多結晶シリコン膜２２
及びＳｉｎｇ層２３に開口部２５を設け、この後にアニ
ールを行うことにより、第５図（ｂ）に示すように、開
口部２５内にＳｌＯｉ膜２６を形成する一方、多結晶シ
リコン層２２内のＰ型不純物をコレクタ頷域２４上部ま
で拡散して外部ベース領域２７を形成する． ついで、この上からホウ素イオンを注入し、第５図（ｂ
）の破線で示すように、ホウ素濃度のピークを、開口部
２５下方においてはコレクタ領域２４の底部寄りに位置
させるとともに、多結晶シリコン２２下方では外部ベー
ス領域２７直下に位置させる． そして、この状熊で開口部２５からＰ型不純物を注入し
、その後、ＳＬ０１層３ｌを体積し、開口部２５の側壁
のみに残す．さらに、Ｎ型不純物を含むエミッタ電極２
日を形成する． この次にアニールを行い、内部ベース頷域２９とエミッ
タ頷域３０を形成するとともに、外部べ一ス頷域２７直
下のＮ型不純物濃度を低下させるか反転させる（第５図
（ｃ））． （Ｃ）本発明のその他の実施例の説明 上記した実施例の他に、埋込層の拡敞と基板表面からの
イオン注入により１１１斜コレクタを形成する場合にも
、半導体基板の上の膜にエミッタ領域形成用窓を設けた
状態で、外部ベース領域に対して同一導電型の不純物を
半導体基板に注入し、その不純物濃度のピークを外部ベ
ース直下に位置させるようにすることもできる． また、上記した実施例では、ＮＰＮバイボーラトランジ
スタを形成する場合について説明したが、ＰＮＰバイポ
ーラトランジスタを形成する場合にも同欅にして、外部
ベース領域直下の不純物濃度を低減させることも可能で
ある． 〔発明の効果〕 以上述べたように本発明によれば、エミッタ形成領域の
上に開口部を設けた膜を半導体層の上に形成するととも
に、エミッタ形成領域の両側に外部ベース層を設けた状
態で、外部ベース層に対して同一導電型の不純物を半導
体層に注入して外部ベース層直下のコレクタ層における
不純物濃度を低くしたので、外部ベース層とコレクタ層
との接合部分に生じる寄生容量を低減するとともに、エ
ミンタ層直下のコレ′クタ層の不純物濃度を高く維持し
て遮断周波数を高くすることができる．
を調べると第３図のようになり、内部ベース領域１５に
おける深さ方向においては、同図（ａ）に示すようにベ
ース・コレクタ接合部から埋込１１１２に至る領域では
Ｎ型不純物が漸次増加してカーク効果が抑制されること
になり、また、外部ベール頷域１１の深さ方向において
は、同図（ｂ）に示すようにベース・コレクタ接合部の
直下でＮ型不純物が低濃度化して寄生容量が低減するこ
とになる． （ｂ）本発明の第２の実施例の説明 上記した実施例では、シリコン基仮ｌの上に埋込層２を
形成し、その上にエビタキシャル層３を形成することに
よりＮ゛型、Ｎ型の領域を形成するようにしているが、
イオンを半導体基板に注入することによりＮ０型、Ｎ型
頷域を設けることもできる． すなわち、第５図（ａ）に示すように、半導体基板２０
にフィールド酸化［１２１を形成した後に、多結晶シリ
コン層２２及びＳｔＯ，層２３を形戒する．そしてこの
上から、高エネルギかつ高濃度（例えばエネルギ２Ｍｅ
Ｖ，ドーズ量５ Ｘ １ ０ ”／ｄ）で燐イオンを注
入して半導体基［２０にコレクタ領域２４を形成し、不
純物濃度のピーク点ｌをコレクタ領域２４の下方寄りに
位置させ、Ｎ゜型、Ｎ型を連続的に形戒することもでき
る， この場合、第１実施例と同様に、多結晶シリコン膜２２
及びＳｉｎｇ層２３に開口部２５を設け、この後にアニ
ールを行うことにより、第５図（ｂ）に示すように、開
口部２５内にＳｌＯｉ膜２６を形成する一方、多結晶シ
リコン層２２内のＰ型不純物をコレクタ頷域２４上部ま
で拡散して外部ベース領域２７を形成する． ついで、この上からホウ素イオンを注入し、第５図（ｂ
）の破線で示すように、ホウ素濃度のピークを、開口部
２５下方においてはコレクタ領域２４の底部寄りに位置
させるとともに、多結晶シリコン２２下方では外部ベー
ス領域２７直下に位置させる． そして、この状熊で開口部２５からＰ型不純物を注入し
、その後、ＳＬ０１層３ｌを体積し、開口部２５の側壁
のみに残す．さらに、Ｎ型不純物を含むエミッタ電極２
日を形成する． この次にアニールを行い、内部ベース頷域２９とエミッ
タ頷域３０を形成するとともに、外部べ一ス頷域２７直
下のＮ型不純物濃度を低下させるか反転させる（第５図
（ｃ））． （Ｃ）本発明のその他の実施例の説明 上記した実施例の他に、埋込層の拡敞と基板表面からの
イオン注入により１１１斜コレクタを形成する場合にも
、半導体基板の上の膜にエミッタ領域形成用窓を設けた
状態で、外部ベース領域に対して同一導電型の不純物を
半導体基板に注入し、その不純物濃度のピークを外部ベ
ース直下に位置させるようにすることもできる． また、上記した実施例では、ＮＰＮバイボーラトランジ
スタを形成する場合について説明したが、ＰＮＰバイポ
ーラトランジスタを形成する場合にも同欅にして、外部
ベース領域直下の不純物濃度を低減させることも可能で
ある． 〔発明の効果〕 以上述べたように本発明によれば、エミッタ形成領域の
上に開口部を設けた膜を半導体層の上に形成するととも
に、エミッタ形成領域の両側に外部ベース層を設けた状
態で、外部ベース層に対して同一導電型の不純物を半導
体層に注入して外部ベース層直下のコレクタ層における
不純物濃度を低くしたので、外部ベース層とコレクタ層
との接合部分に生じる寄生容量を低減するとともに、エ
ミンタ層直下のコレ′クタ層の不純物濃度を高く維持し
て遮断周波数を高くすることができる．
第１図は、本発明の原理図、
第２図（ａ）乃至（鵬〉は、本発明の半導体装置製造方
法の一実施例を示す断面図、 第３図（ａ） ， （ｂ）は、本発明の一実施例により
形成した装置の不純物濃度分布図、 第４図（ａ） ， （ｂ）は、本発明の一実施例により
形成したトランジスタの不純物濃度分布図、第５図は、
本発明の第２の実施例を示す断面図、第６図は、従来方
法により形成した装置の一例を示す断面図、 第７図は、第１の従来装置における不純物の濃度分布図
、 第８図（ａ） ． （ｂ）は、第２の従来装置における
不純物の濃度分布図である． （符号の説明） １・・・シリコン基板、 ２・・・埋込層、 ３・・・エビタキシ中ノレ層、 ６・・・多結晶シリコン層、 ７・・・ＳｉＯｚ層、 ９・・・開口部、 １１・・・外部ベース領域、 ｌ２・・・ＳｉＯ８Ｎ， １４・・・多結晶シリコン層、 １５・・・内部ベースＭｌ、 ｌ６・・・エミッタ領域、 ４０・・・半導体層、 ４１・・・膜、 ４２・・・開口部、 ４３・・・エミッタ形戒頷域、 ４４・・・外部ベース層、 ４５・・・コレクタ層、 ４６・・・内部ベース層、 ４７・・・エミッタ層． 本発明の半導体装置製造方法の一実施例を示す断面図Ｉ
Ｉ２図（その１） （Ｑ） （ｂ） （Ｃ） 本発明の原理図 第１図 （その２） 本発明の半導体装置製造方法の一実施例を示す断面図第
２図 （その３） 深 さ （ａ） 深 さ （゜ｂ） 本発明の一実施例により形成した装置の不純物濃度分布
図第３図 本発明の半導体装置製造方法の一実施例を示す断面図第
２図（その４） 内部ベース領域 深 さ （ａ） 深 さ （ｂ） 分ね 本発明の一実施例によク形成したトランノスタの不純物
濃度自第４図 本発明の第２の実施例を示す断面図 第５閃 ｅエミッタ領域 従来方法によク形成した装置の一例を示す断崩図第 ６ 図 第ｌの従来装置に釦ける不純物の濃度分布図第 ７ 図
法の一実施例を示す断面図、 第３図（ａ） ， （ｂ）は、本発明の一実施例により
形成した装置の不純物濃度分布図、 第４図（ａ） ， （ｂ）は、本発明の一実施例により
形成したトランジスタの不純物濃度分布図、第５図は、
本発明の第２の実施例を示す断面図、第６図は、従来方
法により形成した装置の一例を示す断面図、 第７図は、第１の従来装置における不純物の濃度分布図
、 第８図（ａ） ． （ｂ）は、第２の従来装置における
不純物の濃度分布図である． （符号の説明） １・・・シリコン基板、 ２・・・埋込層、 ３・・・エビタキシ中ノレ層、 ６・・・多結晶シリコン層、 ７・・・ＳｉＯｚ層、 ９・・・開口部、 １１・・・外部ベース領域、 ｌ２・・・ＳｉＯ８Ｎ， １４・・・多結晶シリコン層、 １５・・・内部ベースＭｌ、 ｌ６・・・エミッタ領域、 ４０・・・半導体層、 ４１・・・膜、 ４２・・・開口部、 ４３・・・エミッタ形戒頷域、 ４４・・・外部ベース層、 ４５・・・コレクタ層、 ４６・・・内部ベース層、 ４７・・・エミッタ層． 本発明の半導体装置製造方法の一実施例を示す断面図Ｉ
Ｉ２図（その１） （Ｑ） （ｂ） （Ｃ） 本発明の原理図 第１図 （その２） 本発明の半導体装置製造方法の一実施例を示す断面図第
２図 （その３） 深 さ （ａ） 深 さ （゜ｂ） 本発明の一実施例により形成した装置の不純物濃度分布
図第３図 本発明の半導体装置製造方法の一実施例を示す断面図第
２図（その４） 内部ベース領域 深 さ （ａ） 深 さ （ｂ） 分ね 本発明の一実施例によク形成したトランノスタの不純物
濃度自第４図 本発明の第２の実施例を示す断面図 第５閃 ｅエミッタ領域 従来方法によク形成した装置の一例を示す断崩図第 ６ 図 第ｌの従来装置に釦ける不純物の濃度分布図第 ７ 図
Claims (1)
- 【特許請求の範囲】 半導体層の上に形成した膜に開口部を設けて該半導体層
のエミッタ形成領域を露出させる工程と、前記半導体層
のエミッタ形成領域両側に一導電型の外部ベース層を形
成する工程と、 前記開口部を形成した前記膜の上から、該一導電型の不
純物を注入して、前記外部ベース層直下のコレクタ層に
おける不純物濃度を低減する工程と、 前記エミッタ形成領域の下方に、内部ベース層を形成す
るとともに該内部ベース層の上にエミッタ層を設ける工
程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154149A JPH0319237A (ja) | 1989-06-15 | 1989-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154149A JPH0319237A (ja) | 1989-06-15 | 1989-06-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0319237A true JPH0319237A (ja) | 1991-01-28 |
Family
ID=15577939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1154149A Pending JPH0319237A (ja) | 1989-06-15 | 1989-06-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0319237A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677245A (ja) * | 1992-07-13 | 1994-03-18 | Internatl Business Mach Corp <Ibm> | バイポーラ・トランジスタおよびその製造方法 |
-
1989
- 1989-06-15 JP JP1154149A patent/JPH0319237A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677245A (ja) * | 1992-07-13 | 1994-03-18 | Internatl Business Mach Corp <Ibm> | バイポーラ・トランジスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| US5070030A (en) | Method of making an oxide isolated, lateral bipolar transistor | |
| JPH0786296A (ja) | 高速バイポーラトランジスタの製造方法 | |
| US5147809A (en) | Method of producing a bipolar transistor with a laterally graded emitter (LGE) employing a refill method of polycrystalline silicon | |
| US6984872B2 (en) | Method for fabricating an NPN transistor in a BICMOS technology | |
| US5109263A (en) | Semiconductor device with optimal distance between emitter and trench isolation | |
| JPS6119171A (ja) | 縦型ｎｐｎトランジスタ構造体 | |
| US5237200A (en) | Semiconductor bipolar transistor with concentric regions | |
| JPH06342804A (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| JPH0319237A (ja) | 半導体装置の製造方法 | |
| JP2613029B2 (ja) | 超自己整合垂直構造バイポーラトランジスターの製造方法 | |
| JPS6360550B2 (ja) | ||
| JPH0824122B2 (ja) | 半導体装置の製造方法 | |
| JPH05335329A (ja) | 半導体装置及びその製造方法 | |
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04116933A (ja) | 半導体装置の製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPS61218169A (ja) | 半導体装置とその製造法 | |
| KR0149434B1 (ko) | 쌍극자 트랜지스터 및 그 제조방법 | |
| JP2847773B2 (ja) | 半導体装置の製造方法 | |
| JPH0436578B2 (ja) | ||
| JPH0451526A (ja) | 半導体装置およびその製造方法 | |
| JPH0231425A (ja) | 半導体装置の製造方法 | |
| JPS6020570A (ja) | 半導体装置の製造方法 | |
| JPH04294543A (ja) | 半導体装置の製造方法 |