JPH03193380A - 画像形成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は画像形成装置、特に画素密度を切換えること
ができるレーザプリンタ等の画像形成装置に関する。

〔従来の技術〕

パーソナルコンピュータ、ＥＷＳ　（エンジニアリング
・ワークステーション）２文書作成装置。

デジタル複写機、高速ファクシミリ等のＯＡ機器の外部
あるいは内蔵出力装置として画像形成装置がある。

上記のような○Ａ機器すなわちホストマシンの処理速度
の向上と高画質画像の要求とに応じて、画像形成装置と
してＬＣＡ　（液晶アレー）プリンタやレーザプリンタ
（レーザビームプリンタともいう）等の光プリンタの使
用が増大している。

いずれも他のプリンタに比べてプリント速度。

解像度の点で優れているが、ＬＣＡプリンタが機構上そ
の解像度が固定されているのに反して、レーザプリンタ
は比較的容易に解像度を変えることができる。

したがって、高性能なレーザプリンタにあっては、その
解像度（ｄｐｉ：１インチ当りのドツト数）が可変にな
っていて、目的やフォントに合わせて選択することがで
きる。

また、このような性能を備えたレーザプリンタは、一般
にホストマシンが接続されているか否かに関係なく、独
立に所定のパターンのテストプリントを行なってプリン
ト動作の確認や印字品質（画質）の評価ができるように
なっているものが多い。

このテストパターンのデータは、予めビットマツプに展
開してプリンタのＲＯＭに格納しであるか、或いは論理
回路を組合せて形成されていた。

〔発明が解決しようとする課題〕

しかしながら、例えば第７図にその一部を拡大して示す
テストパターンは成る特定の画素密度を対象として作成
されているため、その特定の画素密度より細かい（値が
大きな）画素密度に切換えた場合には第８図（Ａ）に示
すように縮小されたパターンになり、反対に粗い（値が
小さい）画素密度に切換えた場合には第８図（Ｂ）に示
すように拡大されたパターンになってしまう。

したがって、テストパターンの画質の評価、すなわち画
素密度が変化することにより、文字や画像の輪郭がどれ
だけ滑らかに或いは粗くなるか、特に多階調の画像にお
いて中間調の濃度表現がどう変化するか等の評価が出来
なくなり、テストパターンによるテストプリントの有効
性が大きく減殺される欠点があった。

この発明は上記の点に鑑みてなされたものであり、画素
密度が切換えられた場合でもその画素密度に関係なく、
常に略同−スケールのテストパターンを生成する画像形
成装置を提供し、テストプリントによる画質の正確な評
価を容易にすることを目的とする。

〔課題を解決するための手段〕

この発明は、上記の目的を達成するため、ビデオ信号に
応じて変調されたレーザビームを出力するレーザダイオ
ードと、ビデオ信号の同期の基準となるタロツクを出力
するタロツク発生手段と、プリントされる画素密度を切
換える画素密度切換手段と、その画素密度切換手段が出
力する画素密度信号に応じてクロック発生手段が出力す
るクロックの周波数を変更させる周波数変更手段と、プ
リント動作のモードを切換える動作モード切換手段と、
その動作モード切換手段が出力する動作モード信号に応
じてテストプリントを行なうテストプリント手段とを備
えた画像形成装置において。

画素密度切換手段により画素密度が切換えられた時にも
、テストプリントのためのテストパターンのパターンス
ケールを略一定に保つようにするパターンスケール安定
手段を設けたものである。

また、そのパターンスケール安定手段を、プログラマブ
ルカウンタと、そのプログラマブルカウンタの設定値を
画素密度信号に応じて設定する組合せ論理回路とで構成
してもよい。

〔作　用〕

上記のように構成した画像形成装置によれば、画素密度
切換手段により画素密度が切換えられ、その出力する画
素密度信号に応じて周波数変更手段がクロック発生手段
の出力するクロック周波数を変更させても、動作モード
切換手段の指示に応じてテストプリント手段がテストプ
リントを実行する場合に、パターンスケール安定手段が
テストパターンのパターンスケールを略一定に保つよう
に作用するから、プリントされたテストパターンの大き
さが変わることはない。

また、そのパターンスケール安定手段をプログラマブル
カウンタと組合せ論理回路とによって構成し、その組合
せ論理回路が画素密度信号に応じた値をプログラマブル
カウンタに設定するから、画素密度に関係なく略一定の
パターンスケールが得られる。

〔実施例〕

以下、この発明の実施例を図面を参照して具体的に説明
する。

第６図は、この発明の一実施例を示すレーザプリンタの
内部機構の概略構成図である。

このレーザプリンタによれば、上下２段の給紙カセット
１０ａ、１０ｂのいずれか１例えば上段の給紙カセット
１０ａ上の用紙スタック１１ａがら給紙ローラ１２によ
って用紙１１が給送され、その用紙１１はレジストロー
ラ対１３によってタイミングをとられた後、感光体ドラ
ム１５の転写位置へ搬送される。

メインモータ１６により矢示方向に回転駆動される感光
体ドラム１５は、帯電チャージャ１７によってその表面
が帯電され、書込ユニット１８がらの変調されたレーザ
スポットで走査されて表面に静電潜像が形成される。

この潜像は、カートリッジ２１から現像ユニット２０に
補給されたトナーが、アジテータ２２によりキャリアと
混合されたのち現像ローラ２３によって付着されて可視
像化される。

このトナー像は、レジストローラ対１３によって搬送さ
れてきた用紙１１上に転写チャージャ２５の作用により
転写され、転写された用紙はそれぞれ図示しない分離チ
ャージャと分雛爪とにより感光体ドラム１５から分離さ
れ、搬送ベル１〜２６によって定着ユニット２７に送ら
れ、その加圧ローラ２７ａによって定着ローラ２７ｂに
圧接され、その圧力と定着ローラ２７ｂの温度とによっ
て定着される。

定着ユニット２７を出た用紙１１は、排紙ローラ２８に
よってプリンタの側面に設けられた排紙トレー２日へ排
出される。

感光体ドラム１５に残留しているトナーは、クリーニン
グユニット３１によって除去されて回収される。

また、プリンタ内の上方には、それぞれコントローラお
よびエンジンドライバを構成するプリント回路基板３２
が搭載されている。

書き込まれる画像データは、ビデオ信号とじて書込ユニ
ット１８のレーザダイオード１に入力し。

そのビデオ信号によって変調されたレーザビームに変換
され、図示しないコリメータレンズにより平行または略
平行なビームになって、後述するスキャナモータにより
回転駆動され一体となって回転偏向器を構成するポリゴ
ンミラー３４に入射する。

ポリゴンミラー３４により反射偏向されたレーザビーム
は、それぞれ図示しないレンズ、ミラー等の光学系を通
り、書込ユニット１８の窓部１８ａから射出し、微小な
スポットを形成して感光体ドラム１５の表面をその軸方
向（主方向）に走査する。

変調されたレーザスポットの主方向走査と、感光体ドラ
ム１５の矢示方向（副方向）の回転とによって、感光体
ドラム１５上に画像が形成される。

第１図は、プリン令回路基板３２（第６図）上に設けら
れたコントローラとエンジンドライバのうち、エンジン
ドライバの制御系の構成例を示すブロック図であり、主
として画素密度切換えとテストプリントに関係する部分
を示している。

この制御系は、プリンタエンジンを制御すると共に周波
数変更手段、テストプリント手段でもあるＣＰＵ　（中
央処理ユニット）２と１画素密度切換手段であるＤＰＩ
切換装置！３と、動作モード切換手段であるモード切換
装置４と、クロック発生手段であるクロック制御回路５
と、パターンスケール安定手段であるテストパターン発
生装置６と、書込制御回路４０と、スキャナ・アパーチ
ャ制御回路４１とから構成されている。

ＣＰＵ２は、ＤＰＩ切換装置３．モード切換装置１４．
クロック制御回路５．書込制御回路４０゜スキャナ・ア
パーチャ制御回路４１とそれぞれ直接に結ばれ、書込制
御回路４０を介してテストパターン発生装置６とも結ば
れている。

クロック制御回路５には、例えば４個の発振器（Ｏ５Ｃ
）４２ａ　〜４２ｄが接続され、それぞれから互いに異
なる周波数のクロックを入力して、その中から選択され
たクロックを基準クロックとして書込制御回路４０に圧
力する。

書込制御回路４０にはＬＤドライバ４３が接続され、そ
のＬＤドライバ４３は書込制御回路４０から入力するビ
デオ信号に応じてレーザダイオード（ＬＤ）１の駆動電
流を出力する。

スキャナ・アパーチャ制御回路４１には、一体となって
回転偏向器を構成するポリゴンミラー３４（第６図）を
回転駆動するスキャナモータ４４と、レーザダイオード
１が出力するレーザビームの大きさを制限するアパーチ
ャ４５とがそれぞれ接続され、スキャナモータ４４の回
転数とアパーチャ４５の開口サイズを制御している。

また、ＣＰＵ２はコントローラＩ／Ｆ４６を介して、プ
リンタ全体の制御と図示しないホストマシンから入力す
る文字コードを含む画像データをビットマツプに展開し
ビデオ信号として出力してくるコントローラ４７とも接
続されている。

ＤＰＩ切換装置３は、それぞれ図示しない操作パネルか
らのオペレータの指示またはホストマシンからの指示に
より設定された画素密度、例えば２４０ｄｐｉ、　　３
００ｄρｉ、　４００ｄｐｉ、　４８０ｄｐｉに応じた
画素密度信号ＤＳＥＬをＣＰＵ２に出力する。

速度変更手段であるＣＰＵ２は、その信号ＤＳＥＬをク
ロック制御回路５．書込制御回路４０゜スキャナ・アパ
ーチャ制御回路４１にそれぞれ出力する。

スキャナ・アパーチャ制御回路４１は、与えられた信号
ＤＳＥＬに応じてスキャナモータ４４の回転数を制御す
る。すなわち、用紙１１の搬送速度（感光体ドラム１５
の外周速度と同じ）が一定ならば、プリントの縦（副走
査方向）の画素密度に比例した回転数に制御し、搬送速
度が変わる場合は、さらに搬送速度にも比例する回転数
（搬送速度が画素密度に逆比例していればスキャナモー
タ４４の回転数は一定でよい）に制御する。

あるいは、アパーチャ４５の縦横の開口サイズを画素密
度に応じた値に制御する。すなわち、図示しないが一般
にレーザビームが平行または平行に近い所に設けられて
ビームの大きさ（太さ）を制限するアパーチャ４５は、
光の回折によりその開口が大きければビームスポットは
鋭くなり、小さくすればスポットが拡がる。したがって
、縦横の画素密度が太き（く画素が細か）ければそれぞ
れ開口の縦横のサイズを大きくしてスポットを鋭くし、
画素密度が小さ（く画素が粗）ければ開口サイズを小さ
くしてスポットを拡げるように制御する。

クロック制御回路５は、与えられた信号ＤＳＥＬに応じ
て、４個の発振器４２８〜４２ｄから入力するそれぞれ
異なる周波数のクロックのうち最適なりロックを選択し
、基準クロック（ＣＬＫ）として書込制御回路４０に出
力する。

書込制御回路４０は、与えられた信号ＤＳＥＬによって
横の画素密度（及び縦の画素密度からスキャナモータ４
４の回転数）が分っているから、クロック制御回路５か
ら入力する基準クロックを用いて最適な（負論理の）画
像クロック（／ＷＣＬＫ）を生成する。

モード切換装置４がオペレータまたはホストマシンから
の指示により通常プリントモードに設定されている場合
は、書込制御回路４０は、その生成された画像クロック
に同期してビットマツプから形成された（負論理の）ビ
デオ信号（／ＶＩＤＥＯ）をコントローラＩ／Ｆ４Ｅ３
を介してコントローラ４７から入力し、ＬＤドライバ４
３に出力してレーザダイオード１を駆動させ、通常のプ
リントが行なわれる。

モード切換装置４がテストプリントモードに設定される
と、その出力する動作モード信号ＭＳＥＬに応じて、テ
ストプリント手段であるＣＰＵ２は、テストプリントモ
ードであることを指示する信号ＴＥＳを書込制御回路４
０に出力する。

書込制御回路４０は、信号ＴＥＳが入力するとコントロ
ーラ４７からビデオ信号を入力するゲートを閉ざし、テ
ストパターン発生装置６に画素密度を指示する信号ＤＳ
ＥＬと画像クロック／ＷＣＬＫとを出力する。

テストパターン発生装置６は、信号ＤＳＥＬにより指示
された画素密度に最適なテストパターンデータを選択ま
たは生成し、画像クロックに同期したテストパターン信
号（／ＷＤＡＴＡ）を書込制御回路４０に出力し、書込
制御回路４０がビデオ信号（／ＶＩＤＥＯ）に代えてテ
ストパターン信号（／ＷＤＡＴＡ）をＬＤドライバ４３
に出力することによりテストプリントが行なわれる。

この時、パターンスケール安定手段であるテストパター
ン発生装置日が選択または生成したテストパターン信号
は、既に述べた画素密度が変わってもパターンスケール
が略一定に保たれた信号である。

第２図は、このテストパターン発生装置の第１実施例を
示すブロック図である。

同図に示したテストパターン発生装置５０は、テストパ
ターン信号を画素密度に応じて選択し出力するタイプで
あり、４個のＲＯＭ５１〜５４とアドレスデコーダ・ジ
ェネレータ５５とラッチ回路５６とから構成されている
。

４個のＲＯＭ５１，５２，５３．５４には、それぞれ同
一のパターンスケールのテストパターンを画素密度（ｄ
ｐｉ）２４０，３００，４００，４８０に応じてビット
マツプに展開したデータが格納されている。

アドレスデコーダ・ジェネレータ５５は、信号ＤＳＥＬ
を入力すると、４個のＲＯＭ５１〜５４のうちその指示
された画素密度に対応するデータを格納したＲＯＭを選
択し、画像クロック（／ＷＣＬＫ）をカウントして得ら
れるアドレスを指定して順次ビットマツプデータを読出
す。

所定ビットずつパラレルに読み出されたデータは、ラッ
チ＠１５Ｂに入力し、−度ラッチされてから画像クロッ
クに同期したシリアルなビデオ信号であるテストパター
ン信号（／ＷＤＡＴＡ）として書込制御回路４０（第１
図）に出力される。

この第１実施例は、文字あるいは多階調図形等の複雑な
パターンでも処理することが可能であり。

ＲＯＭを交換することにより各種のテストパターンを発
生することができる。

また、ＲＯＭの装着場所を変更することにより同じ図柄
でパターンスケールを変えたテストプリントが得られ、
さらに同じプリント回路基板が。

ＲＯＭを交換するだけで、如何なる画素密度あるいはそ
の組み合わせにも対応することができる等、数々の優れ
た点を有している。

第３図は、テストパターン発生装置の第２実施例を示す
ブロック図である。

同図に示したテストパターン発生装置６０は、テストパ
ターン信号を画素密度に応じて生成し出力するタイプで
あり、２個のプログラマブルカウンタとその設定値を画
素密度に応じて設定する組合せ論理回路とで構成した例
である。

このテストパターン発生装置６０は、それぞれ主走査方
向と副走査方向のパターンを生成する２組のパターン発
生回路６１．７１と、その２組のパターン発生回路６１
．７１が生成した主走査方向と副走査方向のパターン信
号を合成しテストパターン信号（／ＷＤＡＴＡ）として
出力するオア回路６日とから構成されている。

また、２組のパターン発生回路６１，７１は、それぞれ
、プログラマブルカウンタ（以下、単に「カウンタ」と
いう）６２．７２と１画素密度に応じてカウンタ６２，
７２に設定する設定値を出力するデータジェネレータ６
３，７３ｉと、カウンタ６２，７２の出力（キャリー）
により反転してパターン信号を出力するＦ／Ｆ　（フリ
ップフロップ）回路６４．７４と、ノット回路６５．７
５゜ノット回路６６．７Ｂ、アンド回路６７．７７から
なる制御回路６８．７８とから構成されている。

この制御回路６８．７８は、それぞれ主走査方向と副走
査方向の負論理のゲート信号／ＬＧＡＴＥ、／ＦＧＡＴ
Ｅに応じて、カウンタ６２，７２のカウント／ロード切
換およびＦ／Ｆ回路６４゜７４のクリアを制御する。

このテストパターン発生装置６０に入力する信号は、画
素密度を示す信号ＤＳＥＬと、リセット信号／ＲＥＳＥ
Ｔと、１ライン（水平走査線）毎にその有効書込期間中
アクティブＬ°になっている主走査方向のゲート信号／
ＬＧＡＴＥと、その間に１画素毎の同期をとるために出
力されている画像クロック／ＷＣＬ　Ｋと、副走査方向
の有効書込期間すなわち１頁分のプリントが実行されて
いる間アクティブ°Ｌ°になっている副走査方向のゲー
ト信号／ＦＧＡＴＥと、その間に１ライン毎に書込位置
の同期をとるために出力されている同期信号／ＬＳＹＮ
Ｃとである。

信号／ＲＥＳＥＴが入力するとカウンタ６２゜７２がク
リアされて、テストパターン発生装置６０はスタンバイ
状態になる。

この時、各信号／ＷＣＬＫ、／ＬＧＡＴＥ。

／ＦＧＡＴＥ、／ＬＳＹＮＣはすべて°Ｈ°であり、Ｆ
／Ｆ回路８４．７４は共にクリアされているからその出
力端子子の出力すなｈちＡ点、Ｂ点のレベルは共に°Ｈ
°、したがってオア回路６９の出力である０点のテスト
パターン信号／ＷＤＡＴＡもＨ°すなわちイナクティブ
である。

モード切換装置４（第１図）がテストプリントモードに
切換えられ、書込制御回路４０が信号ＴＥＳを入力して
画素密度を示す信号ＤＳＥＬがテストパターン発生装置
６０に出力されると、データジェネレータＥ）；、７３
はその信号ＤＳＥＬを入力してデコードし、対応する設
定値に換算してそれぞれカウンタ６２，７２に出力する
。

以下、この実施例の作用を、まず主走査方向のパターン
発生回路６１について説明する。

ゲート信号／ＬＧＡＴＥがイナクティブ°Ｈ。

の時はノット回路６５の出力は°Ｌ゛、従ってアンド回
路６７の出力もＬ°であるからカウンタ６２はロードモ
ードであり、データジェネレータ６３から入力する設定
値が次に入力する画像クロック／ＷＣＬ　Ｋによりロー
ドされるだけでカウンタとしては作動しない。

ゲート信号／ＬＧＡＴＥがアクティブ°Ｌ°になって１
画像クロック／ＷＣＬＫ（以下、単に「クロック」とも
いう）が入力し始めると、アンド回路６７のノット回路
６５からの入力がＨ。

になり、一方カウンタ６２の出力であるキャリーはＬ°
であってノット回路６６からの入力は”Ｈ−のままであ
るから、アンド回路６７の出力がＨ°になる。

したがって、カウンタ６２はカウントモードになって、
入力してくるクロック／ＷＣＬＫによりカウントアツプ
してゆく。

カウンタ６２のすべてのビットが°Ｈ°になった時にキ
ャリーが出力され、出力Ｑが入力端子りにフィードバッ
クされているＦ／Ｆ回路６４を反転させると共に、ノッ
ト回路６日の出力が°Ｌ。

になるからアンド回路６７の出力もＬ゛になり、カウン
タ６２はロードモードになる。

したがって、次のクロックが入力すると設定値が再びロ
ードされ、キャリーが消えてカウンタ６２がカウントモ
ードに戻り、その次のクロックからカウントアツプを開
始する。

このように、設定値に応じた数のクロックが入力する毎
にカウンタ８２からキャリーが出力され、その都度Ｆ／
Ｆ回路６４が反転を繰返すから、パターン発生回路６１
は一定周期でデユーティ比１：１のパルス信号を出力す
る。

ゲート信号／ＬＧＡＴＥがイナクティブ°Ｈ゛になると
、ノット回路６５の出力がＬ”したがってアンド回路６
７の出力もＬ°になるから。

カウンタ６２はロードモードになっている。

その時、Ｆ／Ｆ回路６４はノット回路６５の出力の立下
りでクリアされ、カウンタ６２からはキャリーが入力し
ないから、出力端子ＱはＨ゛のまま、従ってオア回路６
日の出力／ＷＤＡＴＡもイナクティブＨ゛の状態に保持
される。

副走査方向のパターン発生回路７１については、ゲート
信号／ＬＧＡＴＥの代りにゲート信号／ＦＧＡＴＥを、
クロック／ＷＣＬ　Ｋの代りに同期信号／ＬＳＹＮＣを
それぞれ置換えて考えれば、全く同様である。

すなわち。ゲート信号／ＦＧＡＴＥがアクティブ°Ｌ°
になって１頁分のプリントが実行されている間、パター
ン発生回路７１はライン（走査線）の数をカウントして
、所定のライン数毎に°Ｈ。

と°Ｌ゛とが反転するパルス信号をオア回路６９に出力
する。

第４図は、この第３図に示した第２実施例のテストパタ
ーン発生装置６０の各部信号の一例を示す波形図であり
、主走査方向は１画素毎、副走査方向は１ライン毎に反
転する最も簡単な例を示している。

第４図（Ａ）乃至（Ｄ）はそれぞれゲート信号／ＦＧＡ
ＴＥ、同期信号／ＬＳＹＮＣ，ゲート信号／ＬＧＡＴＥ
、クロック／−Ｗ　ＣＬ　Ｋを示し、同図（Ｅ）乃至（
Ｇ）はパターン発生回路６１．７１およびテストパター
ン発生装置６０のそれぞれ出力信号であるＡ点、Ｂ点、
０点のレベルを示している。

第４図（Ａ）に示したゲート信号／ＦＧＡＴＥが°Ｌ°
になると、１ライン毎に図示しない同期センサがレーザ
スポットを検出して同図（Ｂ）に示した同期信号／ＬＳ
ＹＮＣを出力し、それに同期してやや遅れた同図（Ｃ）
に示したゲート信号／ＬＧＡＴＥが有効走査期間中゛Ｌ
°になり、その間、同図（Ｄ）に示した同じく同期信号
に同期したクロック／ＷＣＬＫがそれぞれ入力してくる
。

パターン発生回路６１はクロック／ＷＣＬ　Ｋの立下り
によって反転する第４図（Ｅ）に示した信号（Ａ点しベ
ル）を、パターン発生回路７１は同期信号／ＬＳＹＮＣ
の立下りによって反転する同図（Ｆ）に示した信号（８
点レベル）をそれぞれオア回路６日に出力する。

正論理のオア回路６日は負論理のアンド回路として作用
するから、Ａ、Ｂ両点のレベルが共に”Ｌ−の時だけア
クティブ°Ｌ°になる第４図（Ｇ）に示したテストパタ
ーン信号／ＷＤＡＴＡ（０点レベル）を出力する。

その結果、第７図に示したような画像のテストパターン
がプリントされる。

これを数値例で説明すると、上表に示すように、例えば
画素密度４００ｄｐｉの時に第７図に示した四角の黒パ
ターンの水平の一辺が２０ドツトで構成されているとす
ると、それと同じパターンスケールのテストパターンが
得られるためには、画素密度２４０，３００，４８０ｄ
ｐｉの時には、それぞれ水平の一辺を１２．１５．２４
ドツトで構成すればよい。

４種類の画素密度を表わす信号ＤＳＥＬは２ビツト（Ｄ
ＳＥＬＩ、ＤＳＥＬＯ）必要であり、画素密度２４０，
３００，４００，４８０ｄｐｉＬ：対応するＤＳＥＬ　
（ＤＳＥＬＩ、ＤＳＥＬＯ）をそれぞれ００，０１，１
０，１１とする。

カウンタの設定値は表に示したドツト数の２の補数にと
るから、（プログラマブル）カウンタ６２が５ビツト構
成（下位からＡ、Ｂ、Ｃ，Ｄ、Ｅで示す）であるとすれ
ば２’＝３２からドツト数を引いた値すなわちドツト数
１２．１５，２０．２４　　に対して２０　（１０１０
０）、１７　（１００１）、１２（０１１００）、８　
（０１０００）がそれぞれ設定値となる。

画素密度４００ｄｐｉの場合は、カウンタ６２は設定値
「１２」からクロックをカウント開始し、す入でのビッ
トが°Ｈ°即ち「３１」になった時にキャリーを出力す
る。したがって１９クロツクをカウントしてキャリーが
出ることになるが、実際には設定値を設定する時間が１
クロツク必要であるから、キャリーの周期は２ｏクロツ
クになり、水平の一辺は２０ドツトで構成される。

垂直方向の一辺も全く同様にライン数で構成される。

それぞれ表に示した信号ＤＳＥＬからカウンタ設定値を
導くための論理式を、上位ビットから次に示す。

Ｅ＝ＤＳＥＬｌ Ｄ＝ＤＳＥＬＩ Ｃ＝Ｄ　Ｓ　Ｅ　Ｌ　０ Ｂ＝Ｏ Ａ＝ＤＳＥＬ１　　・　ＤＳＥＬＯ ＝Ｅ−ＤＳＥＬＯ 第５図は、この論理式を具体化した組合せ論理回路から
なるデータジェネレータ６３の構成例を示す回路図であ
る。

このデータジェネレータ６３は２個のノット回路と１個
のアンド回路とから構成され、カウンタ６２の入力端子
Ｂをアースに落したこと以外は式と図から明らかである
から説明を省略する。

もし、６ビツト以上のカウンタを使用する場合は、５ビ
ツトを超える上位桁をすべて電源に直結してＨ°にして
置けばよい。

データジェネレータ７３についても全く同様に構成すれ
ばよい。

さらに、データジェネレータ７３はこのままとし、カウ
ンタ６２の１ライン毎の最初の設定値だけ、例えば垂直
の繰返しライン数を周期とし、データジェネレータ６３
の出力値から同期信号／ＬＳＹＮＣ毎に１ずつアップ（
またはダウン）カウントした値を設定し、その次から普
通にデータジェネレータ６３の出力を設定するようにす
れば、四角パターンが変形して菱形パターンになり、画
素密度に応じた斜線の画質評価も可能になる。

以上説明した第２実施例によれば、パターンスケール安
定手段であるテストパターン発生装置をプログラマブル
カウンタとその設定値を画素密度信号に応じて設定する
組合せ論理回路とで構成することにより、簡単な回路構
成で画素密度に関係なく常に略同−スケールのテストパ
ターンが得られ、特に同一パータンが繰返し現れるテス
トパターンを作成するのに適している。

以上、この発明をパーソナルコンピュータ等の外部装置
であるレーザプリンタに実施した例について説明したが
、デジタル複写機、高速ファクシミリ等に内蔵された画
像形成装置にも適用することが出来る。

〔発明の効果〕

以上説明したように、この発明による画像形成装置は、
画素密度が切換えられた場合でもその画素密度に関係な
く、常に略同−スケールのテストパターンを生成するこ
とが出来、したがって、テストプリントによる画質の正
確な評価が容易になる。

【図面の簡単な説明】

第１図はこの発明によるレーザプリンタの一実施例の制
御系の構成を示すブロック図、 第２図及び第３図は同じくそのテストパターン発生装置
のそれぞれ第１及び第２実施例を示すブロック図、 第４図は同じくその第２実施例の各部信号の一例を示す
波形図、 第５図は同じくそのデータジェネレータの構成例を示す
回路図、 第６図は同じくそのレーザプリンタの内部機構の一例を
示す概略構成図。 第７図は同じくそのテストパターンの一例を示す拡大説
明図、 第８図はそのテストパターンを従来のプリンタでプリン
トした場合の例を示す拡大説明図である。 １・・・レーザダイオード ２・・・ＣＰＵ（周波数変更手段、テストプリント手段
）３・・・ＤＰＩ切換装置（画素密度切換手段）４・・
モード切換装置（動作モード切換手段）５・・・クロッ
ク制御回路（クロック発生手段）６．５０．６０・・・
テストパターン発生装置（パターンスケール安定手段） ６１．７１・・・パターン発生回路 ６２．７２・・・プログラマブルカウンタ６３．７３・
・・データジェネレータ （組合せ論理回路） 、？、′べｒ、ｕｊ。 第２図 第５図 第７ 図 第８ 図 （Ａ） ＣＢ）

Claims (1)

1. 【特許請求の範囲】 １　ビデオ信号に応じて変調されたレーザビームを出力
   するレーザダイオードと、前記ビデオ信号の同期の基準
   となるクロックを出力するクロック発生手段と、プリン
   トされる画素密度を切換える画素密度切換手段と、その
   画素密度切換手段が出力する画素密度信号に応じて前記
   クロック発生手段が出力するクロックの周波数を変更さ
   せる周波数変更手段と、プリント動作のモードを切換え
   る動作モード切換手段と、その動作モード切換手段が出
   力する動作モード信号に応じてテストプリントを行なう
   テストプリント手段とを備えた画像形成装置において、 前記画素密度切換手段により画素密度が切換えられた時
   にも、テストプリントのためのテストパターンのパター
   ンスケールを略一定に保つようにするパターンスケール
   安定手段を設けたことを特徴とする画像形成装置。 ２　請求項１記載の画像形成装置において、前記パター
   ンスケール安定手段を、プログラマブルカウンタと、そ
   のプログラマブルカウンタの設定値を前記画素密度信号
   に応じて設定する組合せ論理回路とで構成したことを特
   徴とする画像形成装置。