JPH03195082A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPH03195082A
JPH03195082A JP1335560A JP33556089A JPH03195082A JP H03195082 A JPH03195082 A JP H03195082A JP 1335560 A JP1335560 A JP 1335560A JP 33556089 A JP33556089 A JP 33556089A JP H03195082 A JPH03195082 A JP H03195082A
Authority
JP
Japan
Prior art keywords
substrate
integrated circuit
hybrid integrated
conductor layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1335560A
Other languages
English (en)
Inventor
Katsumi Okawa
克実 大川
Akira Kazami
風見 明
Susumu Ota
太田 晋
Sumio Ishihara
石原 純夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1335560A priority Critical patent/JPH03195082A/ja
Publication of JPH03195082A publication Critical patent/JPH03195082A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明はパワー素子が搭載された混成集積回路に関し、
特にパワー素子の発熱を考慮した混成集積回路に関する
(ロ)従来の技術′ 従来から、パワー用の半導体素子を搭載したパワー用の
混成集積回路においては、その動作中に発生する熱放散
を考慮していわゆるヒートシンクを介してパワー素子を
基板上に固着搭載する方式が一般的に用いられている。
第5図は従来の混成集積回路を示す断面図であり、(2
1)はアルミニウムの如き金属基板、(22)はエポキ
シ系あるいはポリイミド系の絶縁樹脂層、(23)は鋼
箔より形成きれた所望形状の導電路、(24)は銅ある
いはインバーよりなるヒートシンク、(25)はパワー
半導体素子である。
説明するまでもなく、導電路(23)のパッド部分(2
3’)上にヒートシンク(24)が半田によって固着さ
れ、そのヒートシンク(24)上にはパワー素子(25
)が固着きれ、そのパワー素子(24)と近傍の導電路
(23)とは金属細線で電気的に接続され所定のパワー
回路が形成されていた。
上述したパワー用の混成集積回路ではパワー素子(24
)から発生した熱は絶縁樹脂層(22)を介して基板(
21)に伝導されるため、絶縁樹脂層(22)の熱抵抗
比が高いことによって熱伝導が非常に悪く大電力用には
あまり適さない構造であった。
しかしながら、絶縁樹脂層(22)中にシリカ等の熱抵
抗比の高い材料を含有させることでIOA〜30Aクラ
スの電流による発熱に対応することが可能となったが、
50A〜300Aクラスの大電流による発熱を考えた場
合、その程度の改良では何んら解決することができなか
った。
また、50A〜300Aクラスの大電流の発熱に対応す
るモジュールを第6図に示す、この構造は第6図に示す
如く、銅板からなる放熱板(31)上にアルミナセラミ
ックス基板(32)を固着してその基板(32)上にパ
ワー用の導電路(33)を形成し、その導電路(33)
の所定部分にパワー素子(34)を固着して熱放散を向
上させるものである。
(八)発明が解決しようとする課題 第5図で示した従来構造では上述した様に50A〜30
0Aクラスの大電流による発熱を考慮したときには熱放
散が悪く大電流の混成集積回路として用いることができ
なかった。
また、第6図で示した従来構造では大電流による発熱と
いう点では考慮できるが、大電流回路以外の回路パター
ンを形成することが非常に困難である。なぜなら、セラ
ミックス基板(32)上に形成される大電流用のパター
ンは銅のメツキ法、メタライズ法、印刷法等の手段で形
成されるため50〜100μの小信号用のパターンを同
一のセラミックス基板(32)上に形成することはその
工程が極めて困難となるからである。
(ニ)課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、金
属基板と前記基板上に付着きれ且つ前記基板表面を露出
させる複数の孔が設けられた絶縁体層と前記絶縁体層上
に形成された所望形状の導電路と前記基板上の所定位置
に固着され且つ隣接する前記導電路と接続される複数の
パワー素子と前記パワー素子がその一主面に搭載され且
つ前記孔で露出した前記基板上にその民主面が配置され
た熱抵抗比の小さいセラミックス片と前記絶縁体層上の
前記孔周端辺に設けられた導体層とを具備し、前記孔周
端辺に設けられた導体層の近傍位置に前記基板表面を露
出させるザグリ部を設け、前記ザグリ部によって露出さ
れた前記基板と前記導体層とをボンディングワイヤで接
続したことを特徴とする。
(*)作用 この様に本発明に依れば、金属基板上に付着される絶縁
薄層に複数の孔を設け、その孔で露出した基板上にパワ
ー素子が固着された熱抵抗比の小さいセラミックス片を
配置することによりパワー素子から発生する熱はセラミ
ックス片を介して効率よく金属基板に伝導され、その結
果熱放散を著しく向上させることができると共に同一基
板上に小信号用回路も形成することが可能となる。また
、孔周端辺に設けられた導体層の近傍に基板表面を露出
させるザグリ部を有し、そのザグリ部と導体層とを接続
することにより、パワー素子からのノイズを抑制するこ
とができる。
(へ)実施例 以下に第1図および第2図に示した実施例に基づいて本
発明の詳細な説明する。
第1図は本発明の混成集積回路の主要部分を示す要部拡
大図であり、第2図は第1図の1−1断面図である。
第11図および第2図に示す如く、本発明の混成集積回
路は、金属基板(1)と、金属基板(1)上に付着され
且つ複数の孔(2a)を有した絶縁薄層(2)と、絶縁
薄層(2)上に形成された所望形状の導電路(3)と、
孔(2a)によって露出された基板(1)上に固着され
た熱抵抗比の小さいセラミックス片(4)と、セラミッ
クス片(4)上に固着されたパワー素子(5)と孔(2
a)を囲む様にその周端部の絶縁薄層(2)上に形成さ
れた導体層(6)と、導体層(6)の近傍に設けられた
ザグリ部(6a)とから構成される。
金属基板(1)として2〜5a+m厚の銅板が用いられ
る。その銅板の表面には銅の酸化および機械的強度を増
すために無電解メツキによってニッケルメッキ膜(1a
)がコーティングされている。
基板(1)の−主面に貼着される絶縁薄層(2)として
はエポキシあるいはポリイミド樹脂が用いられ、その所
定位置には複数の孔(28)が設けられている。孔(2
a)は基板(1)に貼着される前にプレス等の手段によ
ってあらかじめ形成される。
絶縁薄層(2)上には銅箔からなる所望形状の導電路(
3)が形成される。この導電路(3)は第1図から明ら
かな如く、パワー用の導電路(3a)と小信号用の導電
路(3b)とを有する様に形成される。更に述べると、
パワー用の導電路(3a)上には抵抗値を下げるために
銅板が半田等のろう材によって固着され大電流を対応す
る様に設計され、小信号用の導電路(3b)は銅箔のフ
ォトリソエツチング技術によって約30〜100μのフ
ァインパターンとなる様に設計される。即ち、同一基板
(1)上に50A〜300Aクラスの大電流用のパター
ンと30μ〜100μクラスのファインパターンとが形
成されることになる。
本発明の特徴とするところは絶縁薄層(2)に設けた孔
(2a)によって露出された基板(1)上に熱抵抗比の
小さいセラミックス片(4)を介してパワー素子(5)
を固着搭載するところにある。
熱抵抗比の小さいセラミックス片(4)として、例えば
窒化アルミニウム、窒化ホウ素、ベリリア等の材料があ
るが、本実施例でもっとも一般的である窒化アルミニウ
ムを用いるものとする。第4図はそのセラミックス片(
4)を示す断面図であり、その上下面には酸化鋼を介し
て銅板が固着された導体層が形成されている。従って基
板(1)上には半田によって固着される。また、セラミ
ックス片(4)上に固着されるパワー素子(5)も半田
によって固着搭載されることはいうまでもない、また、
上述した銅板上にはメツキ層が形成されている。パワー
素子(5)と近傍のパワー用の導電路(3a)とはワイ
ヤ線で電気的に接続される。第1図および第2図からは
明らかにされないが基板(1)上には小信号用の素子も
搭載され近傍の小信号用導電路(3b)と接続されてい
る。
この構造により、パワー素子(5)から発生する熱は熱
抵抗比の小さいセラミックス片(4)を介して基板(1
)に効率よく伝導され熱放散が著しく向上する。このと
き、熱放散による熱は小信号回路には悪影響を及すこと
はない、何故なら、絶縁薄層(2)はあらかじめ熱抵抗
比の大きいものが選択して用いられているからである。
本発明のもう1つの特徴とするところは、孔(2a)の
周端辺の絶縁薄層(2〉上に導電路(3)と同一材料か
らなる導体層(6)を形成し且つその近傍に基板(1)
表面を露出させるザグリ部(6a)を設け、ザグリ部(
6a)と導体層(6)とを接続するところにある。導体
層(6)は銅箔より形成され且つセラミックス片(4)
を取り囲む様に形成されている。
導体層(6)は本来なら不要なものであるが、製造工程
において不可欠なものとなる。即ち、絶縁薄層(2)に
孔(2a)を設けると導電路(3)を形成する際の銅箔
エツチング工程でのレジスト膜形成時に孔(2a)で露
出した基板(1)表面のみを選択してレジストを形成す
ることは非常に困難となるためである。従って本発明で
は導体層(6)を積極的に残したものである。
更に本発明では積極的に形成した導体層(6)をただ単
に残存させることなく、その導体層(6)の近傍に上述
した様に基板(1)表面を露出させるザグリ部(6a)
を設け、そのザグリ部(6a)と導体層(6)とを電気
的に、例えばワイヤーボンディングによって接続する。
この構造に依れば、導体層(6)と基板(1)とがアー
スされることになり、導体層(6)によって囲まれたパ
ワー素子(5)から発生する自己ノイズを吸収すること
ができ、他の回路素子への悪影響を著しく抑制すること
ができるものである。
次に第3図A乃至第3図りに基づいて本発明の混成集積
回路の製造方法について説明する。
先ず、第3図Aに示す如く、所定の大きさにプレス抜き
された銅基板(1)を準備した後、その表面に無電解ニ
ッケルメッキ処理を行い、ニッケルメッキ被膜(1a)
を形成する。
次に第3図Bに示す如く、エポキシあるいはポリイミド
樹脂等の絶縁性接着樹脂(2)と銅箔(3゛)とがあら
かじめ一体化きれたものの所望位置に複数の孔(2a)
をプレス等によって形成した後、基板(1)上に樹脂(
2)を下面にして貼着する。
次に第3図Cに示す如く、銅箔(3゛)上および孔(2
a)上にレジスト膜(10)を形成する。このとき、孔
(2a)上に形成きれるレジスト膜(10)は孔(2a
)の周囲の銅箔(3゛)と重畳する様に形成し、銅箔を
エツチング除去して所望形状の導電路(3)を形成する
。このとき、孔(2a)の周端辺には銅箔(3゛)が環
内状に残され、この部分が導体層(6)となる、また、
導電路(3)上には銅板が固着される。
最後に第3図りに示す如く、孔(2a)によって露出さ
れた基板(1)上にあらかじめパワー素子(5〉が固着
された熱抵抗比の小さいセラミックス片(4)を半田で
固着した後、近傍の導電路(3)とワイヤで電気的に接
続する。また、導体層(6)の近傍位置にドリル等の装
置を用いて基板(1〉の表面を露出させるザグリ部(6
a)を形成し、そのザグリ部(6a)と導体層(6)と
をワイヤで接続して混成集積回路とする。
斯る本発明に依れば同一基板上にパワー用回路と小信号
用回路を形成したとしても、パワー回路でもっとも発熱
するパワー素子は熱抵抗比の小さいセラミックス片(4
)を介して孔(2a)で露出された基板(1)上に直接
固着搭載されることになり熱放散性を著しく向上するこ
とができ、しかも同一基板上にファインパターンを有し
た小信号回路を形成することができる。
(ト)発明の効果 以上に詳述した如く、本発明に依れば、絶縁薄層に設け
た孔によって露出された基板上に熱抵抗比の小さいセラ
ミックス片を介してパワー素子を固着することにより、
パワー素子から発生する熱を効率よく熱放散することが
できる。その結果、50〜300Aクラスの大電流に対
応する混成集積回路を提供することが可能となった。
また、上述した大電流に対応すると共に同一基板上にフ
ァインパターンを有した小信号回路を形成できるために
極めて優れた混成集積回路を提供することができる。
更に本発明では、パワー素子の周辺に導体層が形成きれ
且つその導体層の近傍に形成されたザグリ部と導体層と
をワイヤで接続することにより、パワー素子の自己ノイ
ズを著しく抑制することができる。
【図面の簡単な説明】
第1図は本発明を示す要部拡大図、第2図は第1図のI
−1断面図、第3図A乃至第3図りは本発明の製造工程
を示す断面図、第4図は本実施例で用いるセラミックス
片を示す断面図、第5図および第6図は従来例を示す断
面図である。 (1)・・・金属基板、 (2)・・・絶縁体層、 (
2a)・・・孔、(3)・・・導電路、(4)・・・セ
ラミックス片、(5〉・・・パワー素子、 (6)・・
・導体層、 (6a)・・・ザグリ部。

Claims (6)

    【特許請求の範囲】
  1. (1)金属基板と 前記基板上に付着され且つ前記基板表面を露出させる複
    数の孔が設けられた絶縁体層と 前記絶縁体層上に形成された所望形状の導電路と 前記基板上の所定位置に固着され且つ隣接する前記導電
    路と接続される複数のパワー素子と前記パワー素子がそ
    の一主面に搭載され且つ前記孔で露出した前記基板上に
    その反主面が配置された熱抵抗比の小さいセラミックス
    片と 前記絶縁体層上の前記孔周端辺に設けられた導体層とを
    具備し、 前記孔周端辺に設けられた導体層の近傍位置に前記基板
    表面を露出させるザグリ部を設け、前記ザグリ部によっ
    て露出された前記基板と前記導体層とをボンディングワ
    イヤで接続したことを特徴とする混成集積回路。
  2. (2)前記金属基板として銅を用いたことを特徴とする
    請求項1記載の混成集積回路。
  3. (3)前記セラミックス片として窒化アルミニウム片、
    窒化ホウ素片、炭化ケイ素片あるいはベリリア片を用い
    たことを特徴とする請求項1記載の混成集積回路。
  4. (4)前記セラミックス片の両面には導体層が形成され
    ていることを特徴とする請求項3記載の混成集積回路。
  5. (5)前記導電路としての銅箔を用いたことを特徴とす
    る請求項1記載の混成集積回路。
  6. (6)前記パワー素子は前記基板と固着されるケース材
    により密封封止されたことを特徴とする請求項1記載の
    混成集積回路。
JP1335560A 1989-12-25 1989-12-25 混成集積回路 Pending JPH03195082A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1335560A JPH03195082A (ja) 1989-12-25 1989-12-25 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1335560A JPH03195082A (ja) 1989-12-25 1989-12-25 混成集積回路

Publications (1)

Publication Number Publication Date
JPH03195082A true JPH03195082A (ja) 1991-08-26

Family

ID=18289949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1335560A Pending JPH03195082A (ja) 1989-12-25 1989-12-25 混成集積回路

Country Status (1)

Country Link
JP (1) JPH03195082A (ja)

Similar Documents

Publication Publication Date Title
KR100395862B1 (ko) 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법
JP2817717B2 (ja) 半導体装置およびその製造方法
KR100411862B1 (ko) 배선기판 및 반도체장치
JP2735912B2 (ja) インバータ装置
US6207354B1 (en) Method of making an organic chip carrier package
JP2783882B2 (ja) 混成集積回路およびその製造方法
JP3520764B2 (ja) 半導体装置およびその製造方法
JP2735920B2 (ja) インバータ装置
JPH03195082A (ja) 混成集積回路
JPH05218606A (ja) 回路装置
JPH03195081A (ja) 混成集積回路およびその製造方法
JP3177934B2 (ja) マルチチップ半導体装置
JPS6135703B2 (ja)
JP2917932B2 (ja) 半導体パッケージ
JP3054249B2 (ja) リードフレーム組立体
JPH0982752A (ja) 半導体装置
JP2744097B2 (ja) 混成集積回路
JP2753764B2 (ja) 電子部品搭載用基板
JPS6041853B2 (ja) 電子回路装置
JPH03222352A (ja) 混成集積回路の製造方法
JPH04352463A (ja) リードフレームおよびこれを用いた半導体装置
JP4817548B2 (ja) 半導体装置およびその接続構造
JPH0414852A (ja) 半導体装置
JP2001267486A (ja) 半導体装置及び半導体モジュール
JPH04359464A (ja) 半導体装置