JPH03195208A - アナログフィルタ回路 - Google Patents
アナログフィルタ回路Info
- Publication number
- JPH03195208A JPH03195208A JP1337560A JP33756089A JPH03195208A JP H03195208 A JPH03195208 A JP H03195208A JP 1337560 A JP1337560 A JP 1337560A JP 33756089 A JP33756089 A JP 33756089A JP H03195208 A JPH03195208 A JP H03195208A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- integrating
- output
- integration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は帰還技術により構成するアナログフィルタ回
路に関覆る。
路に関覆る。
（従来の技術）
集積回路（ＩＣ）内への集積化に適したフィルタ構成方
法とし゛ＣＣパイカッド力がある。パイカッド・フィル
りは、インダクタンスを用いず、増幅器とその帰還技術
を使って、２次の伝達関数を実現する回路を組み立てて
所望のフィルタ特性を合成するものである９、このよう
４丁フィルタは、例えばＳＥＣＡＭ方式カラーテレビジ
：Ｉン受像機の色信弓処理に使用されるベルフィルタが
ある。
法とし゛ＣＣパイカッド力がある。パイカッド・フィル
りは、インダクタンスを用いず、増幅器とその帰還技術
を使って、２次の伝達関数を実現する回路を組み立てて
所望のフィルタ特性を合成するものである９、このよう
４丁フィルタは、例えばＳＥＣＡＭ方式カラーテレビジ
：Ｉン受像機の色信弓処理に使用されるベルフィルタが
ある。
ベルフィルタの伝達関数は、
Ｇ（Ｓ）＝１−１ ・
・・・ （１）
ここに、Ｃ０は固有角周波数（４，２８６Ｍ１−１ｚ
）！」は利得係数（実数）、Ｓは複素数、Ｑ ｐは極選
択度、ＱＮは零点選択度、である。
）！」は利得係数（実数）、Ｓは複素数、Ｑ ｐは極選
択度、ＱＮは零点選択度、である。
尚、Ｃ０での利得をＯｄＢとすると、Ｈ＝ Ｑ Ｎ／
Ｑ ｐとなる。
Ｑ ｐとなる。
（１）式をパイカッド方式にてフィルタを合成すると第
１４図のブロック図となる。第１４図は（１）式を一般
的に合成したちので、Ｔｊｎは入力信号×の入力端子、
Ｔ ｏｕｔは出力信号Ｙの出力端子である。ＷＪ或は、
２つの積分回路６１．６２と、３つの加減算回路５１−
５３と、入力信号Ｘを所定の利得で導くフィードフ丼ワ
ード経路り１．．０２．Ｎ３と、出力信号Ｙを所定の利
得で帰還する帰還経路ｐ４゜、０５．β６とから成る。
１４図のブロック図となる。第１４図は（１）式を一般
的に合成したちので、Ｔｊｎは入力信号×の入力端子、
Ｔ ｏｕｔは出力信号Ｙの出力端子である。ＷＪ或は、
２つの積分回路６１．６２と、３つの加減算回路５１−
５３と、入力信号Ｘを所定の利得で導くフィードフ丼ワ
ード経路り１．．０２．Ｎ３と、出力信号Ｙを所定の利
得で帰還する帰還経路ｐ４゜、０５．β６とから成る。
経路！Ｊ１は利！ ＋−（の係数器７１を有し、経路ρ
２は利得Ｈ／ＱＮの係数器７２を有する。経路ρ３は利
得１の線路である。また、経路９５は利得１−（１／Ｑ
ρ）の係数器７３を右し、経路９４．経路、０６は利得
１の線路である。
２は利得Ｈ／ＱＮの係数器７２を有する。経路ρ３は利
得１の線路である。また、経路９５は利得１−（１／Ｑ
ρ）の係数器７３を右し、経路９４．経路、０６は利得
１の線路である。
このようなブロック図は、式（１）を分解してそのまま
導かれる。
導かれる。
第１４図を実現する実際の回路を第１５図に示す。第１
５図において、８１．８２は、差動回路形の１〜ランス
」ンダクタンス増幅器（以下Ｑｍ増幅器と称する）であ
る。入力信号８３はインピーダンス変換と係数器７１の
機能を兼ねた増幅器８３を介して前段Ｇｍ増幅器８１の
第１入力端子〈＋）に入力し、同Ｇｍ増幅器８１の一方
の出力端子より導出して後段Ｇｍ増幅器８２の第１入力
端子に入カリ−る。後段Ｇｍ増幅器８２の出力端子から
の信号をインピーダンス変換用増幅器８４を通して出力
信号Ｙが得られる。出力信号ＹはぞれぞれＱｍ増幅器８
１．８２の第２入力端子（−）に帰還する。前段Ｇ ｍ
増幅器８１及び後段Ｇｍ増幅器８２は、それぞれ積分回
路６１゜６２に対応し、前段Ｑｍ増幅器８１の出力端子
にはキトバシタ９１ど９２を接続し、後段Ｑｍ増幅器８
２の出力端子にはキャパシタ９３を接続する。キャパシ
タ９１、９２．９３及び増幅器８４は、第１４図にａ３
ける各経路９１〜β６の利得に関与している。
５図において、８１．８２は、差動回路形の１〜ランス
」ンダクタンス増幅器（以下Ｑｍ増幅器と称する）であ
る。入力信号８３はインピーダンス変換と係数器７１の
機能を兼ねた増幅器８３を介して前段Ｇｍ増幅器８１の
第１入力端子〈＋）に入力し、同Ｇｍ増幅器８１の一方
の出力端子より導出して後段Ｇｍ増幅器８２の第１入力
端子に入カリ−る。後段Ｇｍ増幅器８２の出力端子から
の信号をインピーダンス変換用増幅器８４を通して出力
信号Ｙが得られる。出力信号ＹはぞれぞれＱｍ増幅器８
１．８２の第２入力端子（−）に帰還する。前段Ｇ ｍ
増幅器８１及び後段Ｇｍ増幅器８２は、それぞれ積分回
路６１゜６２に対応し、前段Ｑｍ増幅器８１の出力端子
にはキトバシタ９１ど９２を接続し、後段Ｑｍ増幅器８
２の出力端子にはキャパシタ９３を接続する。キャパシ
タ９１、９２．９３及び増幅器８４は、第１４図にａ３
ける各経路９１〜β６の利得に関与している。
上記において、Ｇｍ増幅器８１の１〜ランス：」ンダク
タンス値をｇｍ＋、Ｇｍ増幅器８２のトランスコンダク
タンス値をｇｆｆ＋２、キャパシタ９１〜９３の容量値
をそれぞれＣ１、Ｃ２、Ｃ３どすると、第１５図の回路
の伝達関数Ｔ’（Ｓ）は、 Ｔ（Ｓ）＝ （２） どなり、式（１）と（２）を比較することで、ただちに
各定数が求められる。
タンス値をｇｍ＋、Ｇｍ増幅器８２のトランスコンダク
タンス値をｇｆｆ＋２、キャパシタ９１〜９３の容量値
をそれぞれＣ１、Ｃ２、Ｃ３どすると、第１５図の回路
の伝達関数Ｔ’（Ｓ）は、 Ｔ（Ｓ）＝ （２） どなり、式（１）と（２）を比較することで、ただちに
各定数が求められる。
・・・ （３）
ここＰ、 Ｃ１＋Ｃ２＝Ｃ３＝Ｃｏ 、 ｇｍｔ −ｇ
ｍ２−ｇｍｏとすると、 ω０ Ｃ３＝ＣＯ ・・・ （４） このＪ、うにバイ力ツドプフ式にＪ、るＩＣフィルりは
、各種パラメータが容量比等のＩＣの得意とげる比関係
によって決まるのでＩＣの内蔵化に適し、非常に優れた
特性を呈する。しかし、実際の回路では、以下に説明覆
るような特性劣化を改善する課題がある。
ｍ２−ｇｍｏとすると、 ω０ Ｃ３＝ＣＯ ・・・ （４） このＪ、うにバイ力ツドプフ式にＪ、るＩＣフィルりは
、各種パラメータが容量比等のＩＣの得意とげる比関係
によって決まるのでＩＣの内蔵化に適し、非常に優れた
特性を呈する。しかし、実際の回路では、以下に説明覆
るような特性劣化を改善する課題がある。
第１の問題は寄生容量による影響である。寄生容量はＧ
ｍ増幅器を構成するトランジスタのコレクタ・サブスト
レート容量、コレクタ・ベース容量ヤ）配線容量等であ
る。寄生容量は高インピーダンスの部位に発生したとぎ
大きな影響を及ぼす。
ｍ増幅器を構成するトランジスタのコレクタ・サブスト
レート容量、コレクタ・ベース容量ヤ）配線容量等であ
る。寄生容量は高インピーダンスの部位に発生したとぎ
大きな影響を及ぼす。
第１５図では点線にて示す箇所に発生ずる容量ＣＰ２．
ＣＰ３が問題になる。寄生容量ＣＰ２はキャパシタＣ１
とＣ２間の接続点と接地間に発生ずる寄生容量であり、
ＣＲ２はキレパシタＣ３とＧｍ増幅器８２における第１
入力端子（＋）との接続点と接地間に発伴ツる寄生容量
である。このような寄生容量が発生したときの伝達関数
Ｔｐ（Ｓ）は、 ・・・（５） で表される。式（５）を式（１）と比較すると、Ｑｐ＝ ＱＮ＝ Ｃａ２） ・・・ （６） どなる。（６）式によれば、寄生容ｒＸＣＣ３は、極固
右角周波数ωρの式には関係し−（いるが、零点固有角
周波数ωＮの式には関係していない。このため、容ω値
をどんなに調整しでし極と零点の固有周波数ωＰ、ωＮ
をω０に一致させることはできない。従って、第１５図
のような構成で、パイカッド・フィルタを構成した場合
、特性のずれを生じることは避（〕られない。
ＣＰ３が問題になる。寄生容量ＣＰ２はキャパシタＣ１
とＣ２間の接続点と接地間に発生ずる寄生容量であり、
ＣＲ２はキレパシタＣ３とＧｍ増幅器８２における第１
入力端子（＋）との接続点と接地間に発伴ツる寄生容量
である。このような寄生容量が発生したときの伝達関数
Ｔｐ（Ｓ）は、 ・・・（５） で表される。式（５）を式（１）と比較すると、Ｑｐ＝ ＱＮ＝ Ｃａ２） ・・・ （６） どなる。（６）式によれば、寄生容ｒＸＣＣ３は、極固
右角周波数ωρの式には関係し−（いるが、零点固有角
周波数ωＮの式には関係していない。このため、容ω値
をどんなに調整しでし極と零点の固有周波数ωＰ、ωＮ
をω０に一致させることはできない。従って、第１５図
のような構成で、パイカッド・フィルタを構成した場合
、特性のずれを生じることは避（〕られない。
第２の問題は、積分回路の構成要素であるＧｍ増幅器は
８１．８２は、差動回路形であり、その２人力が使用さ
れているが、この場合の入力信号が第１入力端子と第２
入力端子とで゛対称性がな−いことである。即ち、Ｇｍ
増幅器としてエミッタ結合り０ イブの１−ランジスタ回路又はゲインセルタイプの差動
増幅回路は、対称性の無い２つの入力信号が入力される
場合、一般に周波数特性が劣化してしまう。ベルフィル
タは、選択度ＱがＱｐ ＝１６゜ｏＮ＝ｌＴ７Ｌと定め
られており、特に極の選択度が高いフィルタである。こ
のため、Ｑｍ増幅器８１．８２が差動的に動作していな
いと、積分回路としての位相ずれの影響が大ぎくなり、
フィルタ特性がずれてしまう。
８１．８２は、差動回路形であり、その２人力が使用さ
れているが、この場合の入力信号が第１入力端子と第２
入力端子とで゛対称性がな−いことである。即ち、Ｇｍ
増幅器としてエミッタ結合り０ イブの１−ランジスタ回路又はゲインセルタイプの差動
増幅回路は、対称性の無い２つの入力信号が入力される
場合、一般に周波数特性が劣化してしまう。ベルフィル
タは、選択度ＱがＱｐ ＝１６゜ｏＮ＝ｌＴ７Ｌと定め
られており、特に極の選択度が高いフィルタである。こ
のため、Ｑｍ増幅器８１．８２が差動的に動作していな
いと、積分回路としての位相ずれの影響が大ぎくなり、
フィルタ特性がずれてしまう。
第３の問題は、利得Ｉ」の増幅器８３と利得１の増幅器
８４によるインピーダンス変換回路が電圧出力回路であ
るため、容量を電圧でドライブ覆る形（ローパスフィル
タ）になってしまう。従って、インピーダンス変換回路
の出力インピーダンスと容量で位相遅れが発生し、１）
性ずれを生じることになる。特に、帰還経路０４〜・、
０６に挿入されている利４１１の増幅器８４での位相「
れは、ベルフィルタのようにＱが高いフィルタの場合、
フィルタ特性への影響が大きく、＠悪の場合発振してし
まうことがある。
８４によるインピーダンス変換回路が電圧出力回路であ
るため、容量を電圧でドライブ覆る形（ローパスフィル
タ）になってしまう。従って、インピーダンス変換回路
の出力インピーダンスと容量で位相遅れが発生し、１）
性ずれを生じることになる。特に、帰還経路０４〜・、
０６に挿入されている利４１１の増幅器８４での位相「
れは、ベルフィルタのようにＱが高いフィルタの場合、
フィルタ特性への影響が大きく、＠悪の場合発振してし
まうことがある。
１
（発明が解決しようとする課題）
以上説明したように従来の一般的手法により構成したパ
イカッド・フィルタは、■寄／：１容１８の影響によっ
て極と零点がずれるという問題があった。また、■入力
信号の非対称性及びインピーダンス変換回路の性質によ
って、所望のフィルタ特性がずれるという問題があつＩ
こ。
イカッド・フィルタは、■寄／：１容１８の影響によっ
て極と零点がずれるという問題があった。また、■入力
信号の非対称性及びインピーダンス変換回路の性質によ
って、所望のフィルタ特性がずれるという問題があつＩ
こ。
この発明は上記問題点を除去し、寄生容量の影響をなく
して極と零点のヂれを小さくし、周波数特性の良好なア
ナログフィルタ回路の提供を目的どする。
して極と零点のヂれを小さくし、周波数特性の良好なア
ナログフィルタ回路の提供を目的どする。
［発明の構成］
（課題を解決するための手段）
この発明は入力（Ｍ号を積分する第１の積分回路と、出
力信号をそれぞれ積分する第２及び第３の積分回路と、
前記第１及び第２の積分回路からの信号と入力信号とを
加減算する第１の加減算回路と、この第１の加減算回路
からの信号を積分する第４の積分回路と、前記第３及び
第４の積分回路からの信号と入力信号とを加減算し出力
信号を２ 導出する第２の加減算回路とからオーールパスフィルタ
又はベルフィルタを構成する。
力信号をそれぞれ積分する第２及び第３の積分回路と、
前記第１及び第２の積分回路からの信号と入力信号とを
加減算する第１の加減算回路と、この第１の加減算回路
からの信号を積分する第４の積分回路と、前記第３及び
第４の積分回路からの信号と入力信号とを加減算し出力
信号を２ 導出する第２の加減算回路とからオーールパスフィルタ
又はベルフィルタを構成する。
また、上記構成を基本に、ローパスフィルタ（請求項２
）、バイパスフィルタ（請求項３）。
）、バイパスフィルタ（請求項３）。
ノッヂフィルタ（請求項４）及びバンドパスフィルタ（
請求項５）を構成したものである。
請求項５）を構成したものである。
（作用）
このような構成によれば、入力信号Ｘに関する信６を除
りば、づべて積分回路の出力を加減算して出力信号を形
成しており、出力信号Ｙを低インピーダンスの信号とし
て加減算覆ることがない。
りば、づべて積分回路の出力を加減算して出力信号を形
成しており、出力信号Ｙを低インピーダンスの信号とし
て加減算覆ることがない。
こうすることで、■伝達関数にお（プる各係数項の式は
、高インピーダンス点での寄生容量が本来の積分用のキ
ャパシタと付随して存在する形で表わされ、本来の積分
用キ１／パシタを調整することで、寄生容量のフィルタ
特性への影響を無くずことができる。
、高インピーダンス点での寄生容量が本来の積分用のキ
ャパシタと付随して存在する形で表わされ、本来の積分
用キ１／パシタを調整することで、寄生容量のフィルタ
特性への影響を無くずことができる。
■差動回路の正負の極性を利用した加減算を行う必要が
なくなり、Ｇ ｍ ｌｌ１１ｍ器が差動的に動作してい
ないことによる周波数特性ずれが回避される。
なくなり、Ｇ ｍ ｌｌ１１ｍ器が差動的に動作してい
ないことによる周波数特性ずれが回避される。
３
これによって、各積分回路の増幅器を１人力１出力形式
で使用し、完全差動形式のフィルタを実現する。
で使用し、完全差動形式のフィルタを実現する。
また、インピーダンス変換回路が不要となり、容量を電
圧でドライブすることがなく、位相近れを生じない。
圧でドライブすることがなく、位相近れを生じない。
（実施例）
以下、この発明を図示の実施例によって詳細に説明する
。
。
第１図はこの発明に係るアナログフィルタ回路の一実施
例を示づブロック図Ｃ゛ある。
例を示づブロック図Ｃ゛ある。
第１図はベルフィルタを実現づ−る構成であって、入力
端子１−Ｉｎから出力端子Ｔｏｕｔの２次関数を実現す
る主経路に、入力信号ＸのフイードフＡワード経路ρ１
１及びρ１２と、出力信号Ｙの帰還経路ρ１３及び、Ｑ
１４とを接続している。主経路には、入力化Ｆ’Ｂ×
を１」倍して積分する第１の積分回路１３と、この第１
の積分回路１３の出力、経路、０１２からの信号及び経
路０１３からの信号を反転して加算する第１の加減算回
路１と、この第１の加減算回路１０出４ 力を積分する第４の積分回路１１と、この第４の積分回
路の出力、経路ρ１１からの信号及び経路ρ１４からの
信号とを反転して加Ｃ１る第２の加減算回路２とを接続
しである。第２の加減算回路２の出力は出力信号Ｙとな
る。経路Ｑ ＩＩは入力信号Ｘをｌ］倍リする係数器２
２を石し、Ｑ １２はへカイＵ ’ｆｆｉ Ｘを１−１
（１／Ｑｐ）倍する係数器２１を有し、経路。０１Ｂは
、出力信号Ｙを積分覆る第２の積分回路１２を有し、ｆ
Ｊ１４は、出力伝尼Ｙを１／Ｑｐ倍して積分する第３の
積分回路１４４それぞれもしている。
端子１−Ｉｎから出力端子Ｔｏｕｔの２次関数を実現す
る主経路に、入力信号ＸのフイードフＡワード経路ρ１
１及びρ１２と、出力信号Ｙの帰還経路ρ１３及び、Ｑ
１４とを接続している。主経路には、入力化Ｆ’Ｂ×
を１」倍して積分する第１の積分回路１３と、この第１
の積分回路１３の出力、経路、０１２からの信号及び経
路０１３からの信号を反転して加算する第１の加減算回
路１と、この第１の加減算回路１０出４ 力を積分する第４の積分回路１１と、この第４の積分回
路の出力、経路ρ１１からの信号及び経路ρ１４からの
信号とを反転して加Ｃ１る第２の加減算回路２とを接続
しである。第２の加減算回路２の出力は出力信号Ｙとな
る。経路Ｑ ＩＩは入力信号Ｘをｌ］倍リする係数器２
２を石し、Ｑ １２はへカイＵ ’ｆｆｉ Ｘを１−１
（１／Ｑｐ）倍する係数器２１を有し、経路。０１Ｂは
、出力信号Ｙを積分覆る第２の積分回路１２を有し、ｆ
Ｊ１４は、出力伝尼Ｙを１／Ｑｐ倍して積分する第３の
積分回路１４４それぞれもしている。
以上の構成によ−）でも（１）式の伝達関数を達成する
。（１）式より、第１図のブ１−１ツクが構成で′きる
ことを説明づ゛る。
。（１）式より、第１図のブ１−１ツクが構成で′きる
ことを説明づ゛る。
まず、式（１）の分母１分子を３２ ｒ割る。
・・・ （８）
・・・・・・・・・ （９）
更に、（９）式の左辺第２項を右辺へ移動すると、一
（７）式の分母を払−）で、
５
・・・・・・・・・（１０）
が得られる。この（１０）式は、第１図を直接に表して
いる。
いる。
上記（１０）式ににれば、例えば中括弧内の加減算６
は、入力信号Ｘの項を除けば、すべて積分回路の出ノｒ
ｌｌｌ］ぢ、積分容ｈ）に対する電流耐棹で′加減算し
ている。これに対し、第１４図では、ＨＸ−Ｙのにうな
低インピーダンスの信号を加減算している。
ｌｌｌ］ぢ、積分容ｈ）に対する電流耐棹で′加減算し
ている。これに対し、第１４図では、ＨＸ−Ｙのにうな
低インピーダンスの信号を加減算している。
“’ ｌ−Ｉ Ｘ ”から１１ Ｙ ＩＩを引算づ−る
には、低インピーダンスの電圧１１ Ｙ ＩＩが必要な
ので、インピーダンス変換回路が必要であった。しかし
、本件構成では、上記の理由によりインピーダンス変換
回路は不要であり、容量を電圧でドライブすることがな
く、位相遅れを生じない。
には、低インピーダンスの電圧１１ Ｙ ＩＩが必要な
ので、インピーダンス変換回路が必要であった。しかし
、本件構成では、上記の理由によりインピーダンス変換
回路は不要であり、容量を電圧でドライブすることがな
く、位相遅れを生じない。
また、■記のような積分出力の演算は、差動回路の正負
の極性を利用した加減算と異なり、結線で行うことがで
きる。このため、差動回路が差動的動作し４ｊいことに
よる周波数特性ずれが回避される。また、各積分回路の
増幅器は１人力１出力形式どなるので、完全Ｘ゛動形式
で構成して、差動形式による周波数特性の改善を図るこ
とができる。
の極性を利用した加減算と異なり、結線で行うことがで
きる。このため、差動回路が差動的動作し４ｊいことに
よる周波数特性ずれが回避される。また、各積分回路の
増幅器は１人力１出力形式どなるので、完全Ｘ゛動形式
で構成して、差動形式による周波数特性の改善を図るこ
とができる。
第２図は第１図に基づいてＧｍ増幅器と１−Ｙ７パシタ
によりＩＣ内に構成したベルフィルタ示Ｊ０第２図にお
いて、Ｇｍ増幅器３３は第１の積分回７ 路１３に対応し、Ｇｍ増幅器３２は第２の積分回路１２
に、Ｇｍ増幅器３４は第３の積分回路１４に、Ｇｍ増幅
器３１は第４の積分回路１１にそれぞれ対応している。
によりＩＣ内に構成したベルフィルタ示Ｊ０第２図にお
いて、Ｇｍ増幅器３３は第１の積分回７ 路１３に対応し、Ｇｍ増幅器３２は第２の積分回路１２
に、Ｇｍ増幅器３４は第３の積分回路１４に、Ｇｍ増幅
器３１は第４の積分回路１１にそれぞれ対応している。
但し、Ｇｍ増幅器３３と３１は、トランスコンダクタン
ス値が正で表され、Ｇｍ増幅器３２と３４は負で表され
る。
ス値が正で表され、Ｇｍ増幅器３２と３４は負で表され
る。
各Ｇｍ増幅器３１〜３４の積分容量は、Ｇｍ増幅器３３
の出力端子からＧｍ増幅器３１の入力端子を結ぶ信号ラ
イン１−１と入力信号Ｘの入力端子Ｔ ｉｎとの間に接
続したキャパシタ４１と、同信号ラインＬ１と基準電位
点との間に接続した↓セパシタ４２と、Ｇｍ増幅器３１
の出力端子どＧｍ増幅器３２の入力端子を結ぶ信号ライ
ンＬ２と入力端子 ］−１ｎとの間に接続したキャパシ
タ４３と、同信号ライン１−２と基準電位点との間に接
続したキャパシタ４４とからなる。
の出力端子からＧｍ増幅器３１の入力端子を結ぶ信号ラ
イン１−１と入力信号Ｘの入力端子Ｔ ｉｎとの間に接
続したキャパシタ４１と、同信号ラインＬ１と基準電位
点との間に接続した↓セパシタ４２と、Ｇｍ増幅器３１
の出力端子どＧｍ増幅器３２の入力端子を結ぶ信号ライ
ンＬ２と入力端子 ］−１ｎとの間に接続したキャパシ
タ４３と、同信号ライン１−２と基準電位点との間に接
続したキャパシタ４４とからなる。
上記各Ｇｍ増幅器３１〜３４のトランスコンダクタンス
値をそれぞれあｌ ＋ ｌＴｍ２ ＋ ｇｍ３ ＋ ｇ
ｍ４ 、各キャパシタ４１〜４４の容量値をＣｔ 、
Ｃ２、Ｃ３’。
値をそれぞれあｌ ＋ ｌＴｍ２ ＋ ｇｍ３ ＋ ｇ
ｍ４ 、各キャパシタ４１〜４４の容量値をＣｔ 、
Ｃ２、Ｃ３’。
Ｃ４とすると、ぞの伝達関数−［（Ｓ）は、８
各定数は、ｇｍ’ｌ ’−ｇｍ２ ＝ｇｍ（１、Ｃｉ
十Ｇ２−Ｔ（Ｓ） ＝ Ｃ３ＩＣ４＝Ｃｏど１ノれぽ、ωρ−ωＮ−θン０なの
で、 式（１１）と（１）を比較して、 ・・・・・・・・（１１） θ）０ ｇｍ Ｉ ＝ ｇｍ２ −− ｇｍｏ・・・（１２） となる。（１２）式にＪ、す、第１４図の構成と同様に
、極と零点のパラメータＱｐ、Ｑ＋、ｌが容量化と１〜
ランスニ１ンダクタンス値比で定まり、ＩＣ内への内蔵
に適し、精度の良い値が得られることがわかる。
十Ｇ２−Ｔ（Ｓ） ＝ Ｃ３ＩＣ４＝Ｃｏど１ノれぽ、ωρ−ωＮ−θン０なの
で、 式（１１）と（１）を比較して、 ・・・・・・・・（１１） θ）０ ｇｍ Ｉ ＝ ｇｍ２ −− ｇｍｏ・・・（１２） となる。（１２）式にＪ、す、第１４図の構成と同様に
、極と零点のパラメータＱｐ、Ｑ＋、ｌが容量化と１〜
ランスニ１ンダクタンス値比で定まり、ＩＣ内への内蔵
に適し、精度の良い値が得られることがわかる。
９
・・・（１３）
次に、第２図の回路において、奇生容量の問題０
を検ｓ＝ｉ ？ｌ’る。
第２図において、高インピーダンスの箇所は、信号ライ
ンＬ１とＬ２である。この部分に生ずる寄生容量は、同
図に示づように、キャパシタｃ２と並列にＣｐ２が発生
し、キｔ／パシタｃ４ど並列にＣ１４が発生する。これ
ら寄生容量を考慮した伝達関数Ｔｐ（Ｓ）は、 ・・・・・・・・・（１４） （１４）式Ｌｌ：（１１）式（７）Ｃ２をＣ２」−ＣＩ
）２ ニ、Ｃ４ヲＣ４＋Ｃｐ４に置換えたものと等しい
。このことは、寄生容量があっても、本来の容量Ｃ２，
Ｃ４を寄生容量 Ｃ，２とＣ１４分少なくするだ（プで
、奇生容量の影響をキャンレルできることを示している
。
ンＬ１とＬ２である。この部分に生ずる寄生容量は、同
図に示づように、キャパシタｃ２と並列にＣｐ２が発生
し、キｔ／パシタｃ４ど並列にＣ１４が発生する。これ
ら寄生容量を考慮した伝達関数Ｔｐ（Ｓ）は、 ・・・・・・・・・（１４） （１４）式Ｌｌ：（１１）式（７）Ｃ２をＣ２」−ＣＩ
）２ ニ、Ｃ４ヲＣ４＋Ｃｐ４に置換えたものと等しい
。このことは、寄生容量があっても、本来の容量Ｃ２，
Ｃ４を寄生容量 Ｃ，２とＣ１４分少なくするだ（プで
、奇生容量の影響をキャンレルできることを示している
。
別の見方をづれば、第２図の構成では、（１２）式に示
Ｊように、極と零点の固有周波数ωＰ、ωＮは、独立に
設定でき、従つで寄１容旦にＪ、り牛した伝達パラメー
タのずれを任意に合わせ込み、所定の特性に戻したとい
える。
Ｊように、極と零点の固有周波数ωＰ、ωＮは、独立に
設定でき、従つで寄１容旦にＪ、り牛した伝達パラメー
タのずれを任意に合わせ込み、所定の特性に戻したとい
える。
なお、第２図の回路を完全差動形式の構成にすると第３
図のようになる。このにうな構成によれば、＋１．−〇
Ｇｍ増幅器のペアから成る差動回路は、仮想接地状態で
動作するので、周波数特性が各段に良くなり、位相遅れ
は非常に少なくなる。
図のようになる。このにうな構成によれば、＋１．−〇
Ｇｍ増幅器のペアから成る差動回路は、仮想接地状態で
動作するので、周波数特性が各段に良くなり、位相遅れ
は非常に少なくなる。
このため、積分回路としてほぼ理想的な動作を行い、フ
ィルタ特性におするずれの発生が小さくなる。尚、第３
図で一端が接地されている２組のキ【／パシタ４２と４
４は仮想接地と見なぜるので゛、各々１つの容量で実現
できる。この場合、容量は第３図の容量値の半分のもの
が各Ｇｍ増幅器３１．３２の各出力間に１つずつ有れば
良＜ＩＣ化に更に有利Ｃ′ある。
ィルタ特性におするずれの発生が小さくなる。尚、第３
図で一端が接地されている２組のキ【／パシタ４２と４
４は仮想接地と見なぜるので゛、各々１つの容量で実現
できる。この場合、容量は第３図の容量値の半分のもの
が各Ｇｍ増幅器３１．３２の各出力間に１つずつ有れば
良＜ＩＣ化に更に有利Ｃ′ある。
更に、第１図の構成は、インピーダンス変換回路がなく
、特にベルノイルタのＪ、うに、Ｑの高い場合に生じや
づい発振問題も避けることができる。
、特にベルノイルタのＪ、うに、Ｑの高い場合に生じや
づい発振問題も避けることができる。
２
更に、入力端子Ｔ ｉｎに接続される１１７パシタＣ１
は、Ｑ Ｐに逆比例ザるので、Ｑ値が高くてもフィルタ
入力側のドライブインピーダンスによる影響は少ないと
いう利点がある。
は、Ｑ Ｐに逆比例ザるので、Ｑ値が高くてもフィルタ
入力側のドライブインピーダンスによる影響は少ないと
いう利点がある。
ところで、ここで注目すべぎ点は、第１図（第２図）の
構成は、２次の伝達関数の一般形である双２次関数を実
現していることである。このことはベルフィルタ限らず
、づべての２次の伝達関数が第１図及び第２図を最大構
成として実現可能であることを示唆している。例えばロ
ーパスフィルタのブロック構成を第４図に示し、その構
成例を第５図に示す。
構成は、２次の伝達関数の一般形である双２次関数を実
現していることである。このことはベルフィルタ限らず
、づべての２次の伝達関数が第１図及び第２図を最大構
成として実現可能であることを示唆している。例えばロ
ーパスフィルタのブロック構成を第４図に示し、その構
成例を第５図に示す。
第４図及び第５図において、第１図及び第２図の各構成
要素と共通の要素には同一の符号をイク」シている。即
ち、ローパスフィルタは、第１図の構成より係数器２１
と係数器２２を除いたものである。
要素と共通の要素には同一の符号をイク」シている。即
ち、ローパスフィルタは、第１図の構成より係数器２１
と係数器２２を除いたものである。
第５図では、第２図のキャパシタ４１ど４３を除いたも
のである。
のである。
第５図の伝達関数ＴＬ（Ｓ）は、
Ｔ＋−（Ｓ）＝
３
ｇｍ ３
ｇｍ １ ° ｇｍ２
Ｃ２・ Ｃ４
・・・・・・・・・（１５）
とｔ象る。
第１図から積分回路１３と係数器２１を除くと高域通過
フィルタとなる。第６図はモのブ［ｌツク図を示す。第
７図の回路例は、第２図からＧｍ増幅器３３どキＶパシ
タ４１を除いたｂのＣある。なお、第６図のブロック図
において、加減算回路１は１人力であるので、積分回路
１１または積分回路１２の符号を変えることによって省
略される。
フィルタとなる。第６図はモのブ［ｌツク図を示す。第
７図の回路例は、第２図からＧｍ増幅器３３どキＶパシ
タ４１を除いたｂのＣある。なお、第６図のブロック図
において、加減算回路１は１人力であるので、積分回路
１１または積分回路１２の符号を変えることによって省
略される。
３
２
・・・・・・・・・（１６）
となる。
−７１
第１図から係数器２１を除くとノツチフィルタとなる。
第８図はその構成を示す。第９図は第２図から一ヤセパ
シタ４１を除いたものである。
シタ４１を除いたものである。
第９図の伝達関数ＴＮ（Ｓ）は、
・・・・・・・・・（１７）
となる。
第１図から積分回路１３と係数器２２を除くとバンドパ
スフィルタとなる。第１０図はその構成を示す。第１１
図は第２図からＧｍｌｔｔ幅器３３とキャパシタ４３を
除いたものである。
スフィルタとなる。第１０図はその構成を示す。第１１
図は第２図からＧｍｌｔｔ幅器３３とキャパシタ４３を
除いたものである。
第１１図の伝達関数Ｔｏ（Ｓ）は、
ＴＢ（Ｓ）＝
ｍ４
□Ｓ
Ｃ１・ｇｍｌ Ｃ４５
・・−・・・・・・（１８）
となる。
第１２図及び第１３図はＡ−ルパスフィルタを示す。オ
ールパスフィルタは、第１２図において、加減算回路１
に加える信号の極性を第１図と異にする。第１３図の実
回路例では、Ｇ ｍ増幅器３３と３１のトランスコンダ
クタンス値を負で表し、Ｇｍ増幅器３２のトランスコン
ダクタンス値を正で表Ｊ０その他の構成は第１図及び第
２図と同じである。
ールパスフィルタは、第１２図において、加減算回路１
に加える信号の極性を第１図と異にする。第１３図の実
回路例では、Ｇ ｍ増幅器３３と３１のトランスコンダ
クタンス値を負で表し、Ｇｍ増幅器３２のトランスコン
ダクタンス値を正で表Ｊ０その他の構成は第１図及び第
２図と同じである。
第１３図の伝達関数ＴＡ（Ｓ）は、
ＴＡ（Ｓ）＝
・・・・・・・・・（１９）
となる。
このように第１図のブロック構成は、すべての２次の伝
達関数を実現可能である。
達関数を実現可能である。
６
なお、各実施例において、係数器の接続される経路は、
Ｑｍ増幅器の１〜ランスコンダクタンス仙によって種々
変更され、係数器の利１．Ｆ１が１の場合は、図面上で
は単なる線路どして示される。
Ｑｍ増幅器の１〜ランスコンダクタンス仙によって種々
変更され、係数器の利１．Ｆ１が１の場合は、図面上で
は単なる線路どして示される。
［発明の効果コ
以上説明したようにこの発明によれば、ＩＣ内に構成す
るフィルタ回路にｄ３い工、寄ル容予による特性への影
響を軽減し、Ｑｍ増幅器の１人力１出力形式が可能であ
るので、差動形式の採用による周波数特性が改善され、
インピーダンス変換が不要であるため、位相遅れを生じ
ないという効果がある。
るフィルタ回路にｄ３い工、寄ル容予による特性への影
響を軽減し、Ｑｍ増幅器の１人力１出力形式が可能であ
るので、差動形式の採用による周波数特性が改善され、
インピーダンス変換が不要であるため、位相遅れを生じ
ないという効果がある。
第１図はこの発明に係るアナログフィルタ回路の一実施
例を示すブ「１ツク図、第２図は第１図に基づく具体回
路の構成例を示す回路図、第３図は第１図を完全差動形
式で構成した場合の回路図、第４図及び第５図はこの発
明によるローパスフィルタのブ［Ｊツク図及び回路図、
第６図及び第７図はこの発明によるバイパスフィルタの
ブロック図７ 及び回路図、第８図及び第９図はこの発明によるバンド
パスフィルタの１１１１９９図及び回路図、第１０図及
び第１１図はこの発明ににるノツチノイルタのブ１」ツ
ク図及び回路図、第１２図及び第１３図はこの発明によ
るＡ−ルバスノイルタのプ１１ツク図及び回路図、第１
／１図は従来回路のブロック図、第１５図はＱｍ増幅器
による従来回路を示す回路図て゛ある。 Ｘ・・・入力信号、Ｙ・・・出力信号、Ｔ ｉｎ・・・
入力端子、Ｔｏｕｔ・・・出力端子、１・・・第１の加
減ｈ２（回路、２・・・第２の加減算回路、１１・・・
第４の積分回路、１２・・・第２の積分回路、１３・・
・第１の積分回路、１４・・・第３の積分回路、２１．
２２・・・係数器、 ３１へ２３４−Ｑ ｍ １１１幅器、４１へ４４−・・
キ１７バシタ。
例を示すブ「１ツク図、第２図は第１図に基づく具体回
路の構成例を示す回路図、第３図は第１図を完全差動形
式で構成した場合の回路図、第４図及び第５図はこの発
明によるローパスフィルタのブ［Ｊツク図及び回路図、
第６図及び第７図はこの発明によるバイパスフィルタの
ブロック図７ 及び回路図、第８図及び第９図はこの発明によるバンド
パスフィルタの１１１１９９図及び回路図、第１０図及
び第１１図はこの発明ににるノツチノイルタのブ１」ツ
ク図及び回路図、第１２図及び第１３図はこの発明によ
るＡ−ルバスノイルタのプ１１ツク図及び回路図、第１
／１図は従来回路のブロック図、第１５図はＱｍ増幅器
による従来回路を示す回路図て゛ある。 Ｘ・・・入力信号、Ｙ・・・出力信号、Ｔ ｉｎ・・・
入力端子、Ｔｏｕｔ・・・出力端子、１・・・第１の加
減ｈ２（回路、２・・・第２の加減算回路、１１・・・
第４の積分回路、１２・・・第２の積分回路、１３・・
・第１の積分回路、１４・・・第３の積分回路、２１．
２２・・・係数器、 ３１へ２３４−Ｑ ｍ １１１幅器、４１へ４４−・・
キ１７バシタ。
Claims (5)
- （１）入力信号を積分する第１の積分回路と、出力信号
をそれぞれ積分する第２及び第３の積分回路と、 前記第１及び第２の積分回路からの信号と入力信号とを
加減算する第１の加減算回路と、 この第１の加減算回路からの信号を積分する第４の積分
回路と、 前記第３及び第４の積分回路からの信号と入力信号とを
加減算し出力信号を導出する第２の加減算回路とから構
成したことを特徴とするアナログフィルタ回路。 - （２）入力信号を積分する第１の積分回路と、出力信号
をそれぞれ積分する第２及び第３の積分回路と、 前記第１の積分回路からの信号と第２の積分回路からの
信号とを加減算する第１の加減算回路と、この第１の加
減算回路からの信号を積分する第４の積分回路と、 この第４の積分回路からの信号と前記第３の積分回路か
らの信号とを加減算して出力信号を導出する第２の加減
算回路とから構成したことを特徴とする請求項１に記載
のアナログフィルタ回路。 - （３）出力信号をそれぞれ積分する第２及び第３の積分
回路と、 前記第２の積分回路からの信号を積分する第４の積分回
路と、 前記第３及び第４の積分回路からの信号と入力信号とを
加減算して出力信号を導出する第２の加減算回路とから
構成したことを特徴とする請求項１に記載のアナログフ
ィルタ回路。 - （４）入力信号を積分する第１の積分回路と、出力信号
をそれぞれ積分する第２及び第３の積分回路と、 前記第１の積分回路からの信号と第２の積分回路からの
信号とを加減算する第１の加減算回路と、この第１の加
減算回路からの信号を積分する第４の積分回路と、 前記第３及び４の積分回路からの信号と入力信号とを加
減算して出力信号を導出する第２の加減算回路とから構
成したことを特徴とする請求項１に記載のアナログフィ
ルタ回路。 - （５）出力信号をそれぞれ積分する第２及び第３の積分
回路と、 入力信号と前記第２の積分回路からの信号とを加減算す
る第１の加減算回路と、 この第１の加減算回路からの信号を積分する第４の積分
回路と、 前記第３及び第４の積分回路からの信号を加減算して出
力信号を導出する第２の加減算回路とから構成したこと
を特徴とする請求項１に記載のアナログフィルタ回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1337560A JP2963709B2 (ja) | 1989-12-25 | 1989-12-25 | アナログフィルタ回路 |
| DE69026365T DE69026365T2 (de) | 1989-12-25 | 1990-12-21 | Analog-Filter |
| EP90314127A EP0437970B1 (en) | 1989-12-25 | 1990-12-21 | Analog filter |
| KR1019900021266A KR940005379B1 (ko) | 1989-12-25 | 1990-12-21 | 아날로그 필터 회로 |
| US07/632,948 US5111154A (en) | 1989-12-25 | 1990-12-24 | Analog filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1337560A JP2963709B2 (ja) | 1989-12-25 | 1989-12-25 | アナログフィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03195208A true JPH03195208A (ja) | 1991-08-26 |
| JP2963709B2 JP2963709B2 (ja) | 1999-10-18 |
Family
ID=18309793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1337560A Expired - Lifetime JP2963709B2 (ja) | 1989-12-25 | 1989-12-25 | アナログフィルタ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5111154A (ja) |
| EP (1) | EP0437970B1 (ja) |
| JP (1) | JP2963709B2 (ja) |
| KR (1) | KR940005379B1 (ja) |
| DE (1) | DE69026365T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005083883A1 (ja) * | 2004-03-02 | 2007-11-29 | ローム株式会社 | 波形等化器及びこれを有する情報再生装置 |
| JP2023517838A (ja) * | 2020-03-10 | 2023-04-27 | ザイリンクス インコーポレイテッド | 低電力インバータを用いたｃｔｌｅ |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19622656C1 (de) * | 1996-06-05 | 1997-10-16 | Siemens Ag | Filterschaltung mit Frequenzregelung |
| US5789973A (en) * | 1996-09-04 | 1998-08-04 | Motorola, Inc. | Resistorless operational transconductance amplifier circuit |
| US5880619A (en) * | 1997-12-15 | 1999-03-09 | Motorola, Inc. | Low power precision voltage splitter |
| KR101779623B1 (ko) * | 2012-06-21 | 2017-09-18 | 엘에스산전 주식회사 | 입력 신호 제어 장치 및 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4453132A (en) * | 1982-04-21 | 1984-06-05 | Motorola, Inc. | Active filter |
| JP2664675B2 (ja) * | 1987-03-04 | 1997-10-15 | 株式会社東芝 | バンドパスフイルタ |
-
1989
- 1989-12-25 JP JP1337560A patent/JP2963709B2/ja not_active Expired - Lifetime
-
1990
- 1990-12-21 EP EP90314127A patent/EP0437970B1/en not_active Expired - Lifetime
- 1990-12-21 DE DE69026365T patent/DE69026365T2/de not_active Expired - Fee Related
- 1990-12-21 KR KR1019900021266A patent/KR940005379B1/ko not_active Expired - Fee Related
- 1990-12-24 US US07/632,948 patent/US5111154A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005083883A1 (ja) * | 2004-03-02 | 2007-11-29 | ローム株式会社 | 波形等化器及びこれを有する情報再生装置 |
| JP2023517838A (ja) * | 2020-03-10 | 2023-04-27 | ザイリンクス インコーポレイテッド | 低電力インバータを用いたｃｔｌｅ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2963709B2 (ja) | 1999-10-18 |
| DE69026365D1 (de) | 1996-05-09 |
| US5111154A (en) | 1992-05-05 |
| KR910013696A (ko) | 1991-08-08 |
| DE69026365T2 (de) | 1996-08-14 |
| EP0437970A3 (en) | 1991-12-27 |
| EP0437970A2 (en) | 1991-07-24 |
| KR940005379B1 (ko) | 1994-06-17 |
| EP0437970B1 (en) | 1996-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Yuce | Grounded inductor simulators with improved low-frequency performances | |
| FI108585B (fi) | Taajuusviritysjärjestelmä OTA-C-parille | |
| JP3115741B2 (ja) | 改良された線型性を持つ相互コンダクタンスセル | |
| EP0352790A2 (en) | Integrator and active filter including integrator with simple phase compensation | |
| KR100372123B1 (ko) | 액티브 필터 회로 | |
| JPH03195208A (ja) | アナログフィルタ回路 | |
| KR100298090B1 (ko) | 주파수의존저항기 | |
| WO1995034953A1 (fr) | Amplificateur accorde | |
| US20050218961A1 (en) | Operational amplifier integrator | |
| Huang et al. | A 100 MHz G m-C bandpass filter chip design for wireless application | |
| Rana et al. | Wave active filter: a state-of-the-art review with odd and even order filter implementation | |
| JPH0936702A (ja) | アクティブロ−パスフィルタ | |
| JP2001339275A (ja) | フィルタ回路とこれを用いた検波回路 | |
| Shah et al. | Synthesis of SIFO electronically tunable log-domain universal biquad | |
| JP3148458B2 (ja) | アクティブフィルタ | |
| de Queiroz | Balanced transconductor-C ladder filters with improved linearity | |
| JP4125892B2 (ja) | 複素バンドパスフィルタ | |
| Sun et al. | Performance analysis of multiple loop feedback OTA-C filters | |
| JPH0621758A (ja) | バイカッドｏｔａ−ｃフィルタ | |
| JPH0529876A (ja) | フイルタ回路 | |
| Hadidi et al. | A highly linear second-order stage for 500-MHz third-order and fifth-order filters | |
| JP2736081B2 (ja) | アクティブフィルター回路 | |
| JP5008125B2 (ja) | フィルタ回路及び半導体集積回路装置 | |
| Ishibashi et al. | Realization of a monolithic integrator with improved high‐frequency response using a miller integrator and its application to filters | |
| JPH0955629A (ja) | 広帯域逓倍器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 11 |