JPH03195996A

JPH03195996A - 機器の使用時間計時装置

Info

Publication number: JPH03195996A
Application number: JP1335895A
Authority: JP
Inventors: Takahiro Oosawa; 大沢　崇浩; Kazunori Ito; 伊藤　和範
Original assignee: Tamura Electric Works Ltd
Current assignee: Tamura Electric Works Ltd
Priority date: 1989-12-25
Filing date: 1989-12-25
Publication date: 1991-08-27
Anticipated expiration: 2010-01-30
Also published as: JPH077079B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、各種機器の使用時間を計時したうえ表示する
使用時間計時装置に関し、特に小型で安価な電子式の使
用時間計時装置に関する。

〔従来の技術〕

従来の電子式の使用時間計時装置、特に小型で安価な使
用時間計時装置にあっては、計時した使用時間の積算値
を１つのメモリに書き込んで保持していた。

〔発明が解決しようとする課題〕

このため従来においては、１つのメモリを使用している
ので、ノイズや電源変動によってこのメモリが損傷され
たり、書き込み内容が変わってしまう可能性が高く、信
軌性が低いという欠点があった。

本発明はこの欠点を解消した使用時間計時装置を提供す
ることを目的とする。

〔課題を解決するための手段〕

上記目的を達成するために本発明は、少なくとも３つの
メモリと、停電時には計時内容を前記各メモリに書き込
む一方、復電時には前記各メモリから記憶内容の読み出
しを行い、読み出した記憶内容を比較して最も多く一致
した記憶内容を決定する制御部と、この決定された記憶
内容を表示する表示部とを備えたものである。

また、上記構成に加えて、各メモリの記憶内容を操作毎
に順次読み出して表示部に表示するための操作キーを設
けたものである。

〔作　　用〕

通常時には、機器の使用時間の積算値をメモリの一つに
書き込むとともにこの積算値を表示部に表示する。停電
になると、書き込まれたメモリの記憶内容を他のメモリ
にも書き込む、そして、復電した時に、各メモリの記憶
内容を読み出して比較し、最も多く一致した記憶内容を
決定して、決定された記憶内容を表示部に表示する。ま
た、操作キーを操作することによって、各メモリの記憶
内容を順次読み出し、読み出すごとに表示部に記憶内容
の表示を行う。

〔実　施　例〕

以下、本考案をホストコンピュータの使用時間を計時す
る使用時間計時装置に適用した場合の好適な実施例につ
いて添付図面に基づき詳細に説明する。

ここにおいて、第１図は装置の概略的なブロック図、第
２図は停電処理の制御動作を示すフローチャート、第３
図は復電処理の制？７１動作を示すフローチャート、第
４図はテスト処理の制御動作を示すフローチャートであ
る。

第１図に示すように、ホストコンピュータｌが使用中に
出力する計時信号は、使用時間計時装置２０入力回路３
を介してゲート回路４に入力されるよう構成されている
。このゲート回路４は前記計時信号を受けると開かれ、
基準時間発生回路５から出力された基準時間信号が、前
記ゲート回路４を介してＣＰＵ６に入力される。このＣ
ＰＵ６内には前記基準時間信号をカウントするためのカ
ウンタが設けられており、このカウンタで前記基準時間
信号は積算される。そして、この積算値は７セグメント
で６桁のデジタル表示を液晶を用いて行う表示部７に表
示されるよう構成されている。

また、前記ＣＰＵ５内のＲＡＭには、あらかじめ設定さ
れたプログラムにしたがって前記基準時間・信号の積算
値を書き込み、あるいは読み出すための３つのメモリＡ
、Ｂ、Ｃが設けられている。

使用時間計時装置２に設けたリセットスイッチ８は、Ｃ
ＰＵ６をリセット状態にするとともに、表示部７にテス
ト表示を行うためのものである。

このテスト表示は、表示部７のブランク状態にある各桁
に対して、”１”から”９″までの数字を右側の桁、す
なわち最下位桁から順に１桁ずつ左側にシフトして、全
数字を全桁に表示するものである。また、操作キーたる
表示送りキー９は、リセット状態において押し下げると
、前記ＣＰＵ６によって各メモリＡ、Ｂ、Ｃの記憶内容
が順次、表示部７に表示されるよう構成されている。さ
らに、ホストコンピュータｌに対する給電状態は、停電
・復電検出回路ｌＯで検出されてＣＰｔＪ６に送られ、
検出された給電状態に応じて制御されるよう構成されて
いる。

続いて、上述のように構成した実施例の動作を説明する
。

ホストコンピュータ１に対する給電状態が正常の場合に
は、前記ホストコンピュータ１が使用されると同時に計
時信号が入力回路３を介してゲート回路４に送られ、前
記ゲート回路４が開かれて基準時間発生回路５からの基
準時間信号がＣＰＵ６内のカウンタでカウントされ、積
算される。そして、使用時間の積算値が、３つのメモリ
Ａ、　Ｂ。

ＣのうちメモリＡに書き込まれるとともに、表示部７に
、時間、分、秒を単位としてデジタルに表示される表示
処理がなされる。また、本実施例では、３つのメモリＡ
、Ｂ、Ｃが設けられているので、２つのメモリの記憶内
容が一致すれば、記憶内容を比較して最も多（一致した
ことになる。

ここで、停電時のＣＰＵ６の制御動作を第２図に基づい
て説明する。上述のような表示処理がなされた後に（ス
テップ１０１）、停電・復電検出回路１０により停電状
態が検出されると（ステップ１０２）、その時点での使
用時間の積算値であるメモリＡの記憶内容を他のメモリ
Ｂ、　Ｃへ書き込んで（ステップ１０３）、処理を終了
する。

次に、復電時のＣ：ＰＯ２の制御動作を第３図に基づい
て説明する。停電状態が復旧して停電・復電検出回路Ｉ
Ｏにより復電状態が検出されると（ステップ２０１）、
まず、メモリＡ、Ｂの記憶内容を読み出しくステップ２
０２Ｌ両記ｔｔｌ内容を比較して一致しているかどうか
判断する（ステップ２０３）、−敗していると判断すれ
ば、記憶内容を比較して最も多く一致したことになるの
で、メモリＡの記憶内容を停電時の記憶内容として表示
部７に表示する（ステップ２０４）、そして、カウンタ
でカウントされた使用時間の積算値をメモリＡに書き込
むとともに、表示部７にデジタルに表示する表示処理に
移り（ステップ２０５）、処理を終了する。

一方、前記ステップ２０３でメモリＡ、Ｂの各記憶内容
が不一致と判断されると、メモリＣの記憶内容を睨み出
して（ステップ２０６）、この記憶内容と先に読み出し
たメモリへの記憶内容とを比較し、両記憶内容が一致し
ているかどうか判断する（ステップ２０７）、ここで、
−敗すると判断されれば、記憶内容を比較して最も多く
一致したことになるので、ステップ２０４に進んでメモ
ＩＪ　Ａの記憶内容を停電時の記憶内容として表示部７
に表示し、さらにステップ２０５に進んで、カウンタで
カウントされた使用時間の積算値をメモリ八に書き込む
とともに、表示部７にデジタルに表示する表示処理に移
り、処理を終了する。

前述のステップ２０７で、メモリＡ、Ｃの各記憶内容が
不一致と判断されると、メモリＢ、Ｃの各記憶内容を比
較し、両記憶内容が一致しているかどうか判断する（ス
テップ２０Ｂ）、ここで、一致すると判断されれば、記
憶内容を比較して最も多く一致したことになるので、メ
モリＢの記憶内容を停電時の記憶内容として表示部７に
表示す一方、同一内容をメモリＡに書き込んで相違する
記憶内容を訂正する（ステップ２０９）、そして、ステ
ップ２０５に進んで、カウンタでカウントされた使用時
間の積算値をメモリＡに書き込むとともに、表示部７に
デジタルに表示する表示処理に移り、処理を終了する。

また、ｍ１述のステップ２０ＢでメモリＢ、Ｃの各記憶
内容が不一致と判断されると、各メモリＡ。

Ｂ、Ｃの記憶内容がすべて相違することになるので、停
電時の正確な使用時間の積算値が各メモリＡ、Ｂ、Ｃ内
に保存されていない旨のアラーム表示を表示部７に表示
しくステップ２１０）、処理を終了する。

次に、各メモリＡ、Ｂ、Ｃの記↑、Ｑ内容を確認するテ
スト処理におけるＣＰＵ６の制御動作を第４図に基づき
説明する。リセットスイッチ８が投入されたリセット状
態で（ステップ３０１）、表示送りキー９が押し下げら
れると（ステップ３０２）、まず、メモリＡの記憶内容
が読み出されて表示部７に表示される（ステップ３０３
）。

一方、前記ステップ３０２で、表示送りキー９が押し下
げられな゛いと判断されると、ステップ３０４に進んで
、ブランク状態にある表示部７にテスト表示を行う、こ
のテスト表示が終了した後は、最下位桁に”０”を表示
し、カウント入力を待つ。

ここで、カウント入力があると（ステップ３０５）、表
示部７の最下位桁に”ｌ”を表示して（ステップ３０６
）テスト処理を終了する。そして、通常の動作状態であ
る上述した停電処理に移行する。

上述のステップ３０３に続いて表示送りキー９が押し下
げられると（ステップ３０７）、ステップ３０８に進み
、メモリＢの記憶内容が読み出されて表示部７に表示さ
れる。一方、前記ステップ３０３に続いて表示送りキー
９が押し下げられない場合には、ステップ３０７からス
テップ３０９に進み、ここでリセット状態又は停電状態
のいずれでもないと判断されるとステップ３０３に戻り
、表示部７にメモリＡの記憶内容を表示し続け、ステッ
プ３０７に進む、一方、前記ステップ３０９でリセット
状態又は停電状態と判断されると、処理を終了する。そ
して、通常の動作状態である上述した停電処理に移行す
る。

また、上述のステップ３０８に続いて表示送りキー９が
押し下げられると（ステップ３１０）、ステップ３１１
に進み、メモリＣの記憶内容が読み出されてこれが表示
部７に表示される。前記ステップ３０８に続いて表示送
りキー９が押し下げられない場合には、ステップ３１０
からステップ３１２に進み、ここでリセット状態又は停
電状態のいずれでもないと判断されるとステップ３０８
に戻り、表示部７にメモリＢの記憶内容を表示し続け、
ステップ３１０に進む、一方、前記ステップ３１２でリ
セット状態又は停止ｉ１状態と判断されると、処理を終
了する。そして、通常の動作状態である上述した停電処
理に移行する。

さらに、上述のステップ３１１に続いて表示送りキー９
が押し下げられると（ステップ３１３）、ステップ３０
３に戻ってメモリへ〇記ｊＱ内容を表示部７に表示し、
ステップ３０７に進む、一方、前記ステップ３１１に続
いて表示送りキー９が押し下げられない場合には、ステ
ップ３１３からステップ３１４に進み、ここでリセット
状態又は停電状態のいずれでもないと判断されるとステ
ップ３１１に戻って、メモリＣの記憶内容を表示し続け
、ステップ３１３に進む、また、前記ステップ３１４で
リセット状態あるいは停電状態と判断されると、処理を
終了する。そして、通常の動作状態である上述した停電
処理に移行する。

このように、表示送りキー９によって、各メモリＡ、　
　Ｂ、　Ｃの記憶内容を表示部７に表示することにより
、復電処理でアラーム表示がなされた場合等における調
査が容品となる。

なお、本発明は上述した実施例に限定されるものではな
く、例えば、各メモリＡ、Ｂ、ＣをＣＰＵ６の内部では
なく外部に設けることもでき、またメモリＡ、Ｂ、Ｃの
数は３つに限らず、４つ以上設けることもできる０例え
ば、メモリを５つ設けた場合には、各メモリの記憶内容
を上述した実施例のように２つずつ比較したうえ、最も
多く一致した記憶内容（この場合は最低２つ、最高で３
つの記憶内容の一致があればよい）が表示される。

さらに、表示送りキー９は必ずしも設ける必要はない。

〔効　　　果〕

以上述べたところで明らかなように、本発明によれば、
３つ以上のメモリを設けることによって、メモリがすべ
て同時に１員傷される危険性を回避するとともに、復電
時に各メモリの記憶内容を比較して最も多く一致した記
憶内容を決定したうえ表示部に表示するので、その表示
された記憶内容の信鎖性も向上するという効果を奏する
。

【図面の簡単な説明】

図は本発明の好適な一実施例を示し、第１図は装置の概
略的なブロック図、第２図は停電処理の制御動作を示す
フローチャート、第３図は復電処理の制御動作を示すフ
ローチャート、第４図はテスト処理の制御動作を示すフ
ローチャートである。１・・・ホストコンピュータ　　　２・・・使用時間計
時装置　　　６・・・ＣＰＵ　　　　７・・・表示部　
　　８・・・リセット状態・ノチ９・・・表示送りキー
　　　１０・・・停電・復電検出回路第２図

Claims

【特許請求の範囲】

（１）少なくとも３つのメモリと、停電時には計時内容
を前記各メモリに書き込む一方、復電時には前記各メモ
リから記憶内容の読み出しを行い、読み出した記憶内容
を比較して最も多く一致した記憶内容を決定する制御部
と、この決定された記憶内容を表示する表示部とを備え
たことを特徴とする機器の使用時間計時装置。
（２）操作される毎に制御部に対して信号を出力する操
作キーを設け、この操作キーからの信号が入力すると制
御部は、各メモリの記憶内容を信号入力毎に順次読み出
して表示部に表示するよう構成したことを特徴とする請
求項第１項記載の機器の使用時間計時装置。