JPH03196675A - Optical sensor and image sensor including the optical sensor - Google Patents
Optical sensor and image sensor including the optical sensorInfo
- Publication number
- JPH03196675A JPH03196675A JP1336947A JP33694789A JPH03196675A JP H03196675 A JPH03196675 A JP H03196675A JP 1336947 A JP1336947 A JP 1336947A JP 33694789 A JP33694789 A JP 33694789A JP H03196675 A JPH03196675 A JP H03196675A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- optical sensor
- section
- polycrystalline silicon
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、多結晶材料と非晶質材料を光電変換素子に用
いた光センサ及びこの光センサを有するイメージセンサ
に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to an optical sensor using a polycrystalline material and an amorphous material as a photoelectric conversion element, and an image sensor having this optical sensor.
従来、光電変換素子として用いられている非晶質シリコ
ン膜は光吸収が大きいという特徴を持つため、光センサ
として適しているので賞月されている。しかし、多結晶
シリコンを母材としたTFT部を形成後、非晶質シリコ
ン膜を堆積し、さらにこの非晶質シリコン膜をセンサ部
として機能させる処理工程が必要であり、このため歩留
りの低下、コスト高等に影響を及ぼしている。一方、多
結晶シリコンをTFT部及び光センサ部の両方に用いる
こととすれば工程数は低減できるが、多結晶シリコンは
光吸収が小さいため光電変換素子としては特性が不十分
である。Conventionally, amorphous silicon films used as photoelectric conversion elements have a characteristic of high light absorption, and are therefore suitable for use as optical sensors and have been praised. However, after forming the TFT section using polycrystalline silicon as a base material, a processing step is required in which an amorphous silicon film is deposited and this amorphous silicon film functions as a sensor section, resulting in a decrease in yield. , which has an impact on high costs. On the other hand, if polycrystalline silicon is used for both the TFT section and the optical sensor section, the number of steps can be reduced, but polycrystalline silicon has low light absorption and therefore has insufficient characteristics as a photoelectric conversion element.
特開昭59−126666号では、T F’ Tのドレ
イン電極又はドレインからの引き出し電極上に感光体薄
膜を設け、その上に透明電極を形成することを特徴とし
、感光性の薄膜としては、Zn−5e、Cd−Te、5
e−As−Te、Si等のアモルファス膜や、Siの多
結晶膜がよいことを開示している。JP-A-59-126666 is characterized in that a photoreceptor thin film is provided on the drain electrode of T F' T or an extraction electrode from the drain, and a transparent electrode is formed on the photoreceptor thin film, and the photosensitive thin film is as follows: Zn-5e, Cd-Te, 5
It is disclosed that amorphous films such as e-As-Te and Si, and polycrystalline films of Si are preferable.
また、特開昭60−22881号では、TPTのチャン
ネル部が多結晶シリコンから成り、先主変換素子が非晶
質シリコン薄膜であることを開示している。Furthermore, Japanese Patent Laid-Open No. 60-22881 discloses that the channel portion of the TPT is made of polycrystalline silicon, and the first main conversion element is an amorphous silicon thin film.
本発明の目的は、非晶質シリコン膜が光吸収が太きいと
いう特性を充分利用した光センサを提供するとともに、
該光センサ部とTFT部とを同一工程で形成できる構成
の光センサおよびイメージセンサを提供する点にある。An object of the present invention is to provide an optical sensor that fully utilizes the characteristic that an amorphous silicon film has high light absorption.
An object of the present invention is to provide an optical sensor and an image sensor in which the optical sensor section and the TFT section can be formed in the same process.
本発明の一つは、光センサにおいて1対のコプレーナ電
極に接して酸化シリコン層、非晶質シリコン層、酸化シ
リコン層及び多結晶シリコン層が順次積層されているこ
とを特徴とするものである。One of the present inventions is an optical sensor characterized in that a silicon oxide layer, an amorphous silicon layer, a silicon oxide layer, and a polycrystalline silicon layer are sequentially stacked in contact with a pair of coplanar electrodes. .
本発明のもう一つは、光センサと薄膜トランジスタ(T
FT)より構成されるスキャン回路及びスイッチング回
路を備えたイメージセンサにおいで、該スイッチング回
路に前記光センサが接続されていることを特徴とするも
のである。Another aspect of the present invention is an optical sensor and a thin film transistor (T
The present invention is an image sensor equipped with a scanning circuit and a switching circuit, each of which is composed of an optical fiber (FT), and is characterized in that the optical sensor is connected to the switching circuit.
本発明の最も重要な点は、光センサ部とTFT部の両方
に共通して使用する多結晶シリコン層を形成し、光セン
サ部の多結晶シリコン層の表面層だけを非晶質化した点
である。The most important point of the present invention is that a polycrystalline silicon layer used in both the optical sensor section and the TFT section is formed, and only the surface layer of the polycrystalline silicon layer in the optical sensor section is made amorphous. It is.
コプレーナ電極に接する酸化シリコン層の層厚は500
〜1,500人であること、非晶質シリコン層の層厚は
1 、000〜7,500人であること、コプレーナ電
極に接しない酸化シリコン層の層厚は500〜1 、0
00人であることが好ましい。The thickness of the silicon oxide layer in contact with the coplanar electrode is 500 mm.
The thickness of the amorphous silicon layer is 1,000 to 7,500, and the thickness of the silicon oxide layer not in contact with the coplanar electrode is 500 to 1,0.
00 people is preferable.
前記酸化シリコン層に接するコプレーナ電極は、Cr、
AQ、Ti、Mo等の金属電極であることが好ましい。The coplanar electrode in contact with the silicon oxide layer is made of Cr,
A metal electrode such as AQ, Ti, Mo, etc. is preferable.
前記非晶質シリコン層は1種類の非晶質シリコンより形
成されていてもよいが、2種類の非晶質シリコンを用い
て形成されていてもよい。The amorphous silicon layer may be formed using one type of amorphous silicon, or may be formed using two types of amorphous silicon.
非晶質シリコン層としては、水素原子、ハロゲン原子お
よび不活性ガス原子よりなる群から選ばれた少くとも1
種の原子(以下Aという)を含有することが好ましい。The amorphous silicon layer contains at least one selected from the group consisting of hydrogen atoms, halogen atoms, and inert gas atoms.
It is preferable to contain a seed atom (hereinafter referred to as A).
前記多結晶シリコン層は単一成分でもよいが、前記Aを
含有させることができる。The polycrystalline silicon layer may be made of a single component, but may contain the above-mentioned A.
これらの原子導入方法をつぎに説明する。These atom introduction methods will be explained next.
水素原子を含有させるにはH2プラズマ処理方法、水素
イオン注入(法)等がある。たとえばH2プラズマ処理
をする場合の条件としてはH,0,1〜ITorrの雰
囲気中で1.(1〜2.0kwのRFパワーにより、基
板温度200〜300℃で行なうとよい。また、ハロゲ
ン原子を含有させる場合には、CVD (法)、イオン
注入(法)などがあり、その場合の処理条件としては、
例えばCVD法では母型の多結晶作成時に原料ガスとし
て5iH2F、を混入すればよい。なお、ハロゲン原子
は、特にFはHと同様にa−5iの構造欠陥を補償する
役割をする。イオン注入法の場合は2〜4XIO15/
alfのドープを行う。これにより非晶部及びTPTの
特性が向上する。In order to contain hydrogen atoms, there are H2 plasma treatment method, hydrogen ion implantation (method), etc. For example, when performing H2 plasma treatment, the conditions are H, 0,1 to 1 Torr in an atmosphere. (It is preferable to carry out the process using an RF power of 1 to 2.0 kW at a substrate temperature of 200 to 300°C. In addition, when incorporating halogen atoms, there are methods such as CVD (method) and ion implantation (method). The processing conditions are as follows:
For example, in the CVD method, 5iH2F may be mixed as a raw material gas when creating a polycrystalline matrix. Note that the halogen atoms, particularly F, play a role similar to H in compensating for the structural defects of a-5i. In case of ion implantation method, 2~4XIO15/
Perform alf doping. This improves the characteristics of the amorphous portion and TPT.
本発明を図面を参照しながら具体的に説明する。The present invention will be specifically described with reference to the drawings.
第1図は、本発明にかかるTPTより構成されるスキャ
ン回路及びスイッチング回路を備え。FIG. 1 shows a circuit including a scan circuit and a switching circuit composed of a TPT according to the present invention.
該スイッチング回路に光センサ部を接続したイメージセ
ンサの具体例を示している。A specific example of an image sensor in which an optical sensor section is connected to the switching circuit is shown.
石英ガラスなどの絶縁基板1上には活性層2が必要に応
じてバッファ層(図示せず)を介して形成されている。An active layer 2 is formed on an insulating substrate 1 made of quartz glass or the like with a buffer layer (not shown) interposed therebetween as required.
この活性層2は、たとえば減圧CVD法により多結晶シ
リコン薄膜を630℃の温度で約1 、000〜5,0
00人堆積してパターニングすることにより、ソース2
I、チャンネル22、ドレイン23領域を形成する。こ
の形成部分は、イオン注入法、塗布(法)、ガラス形成
(法)などにより、ソース、ドレイン21.23として
P型又はN型域を作る。ドーズ量は通常B+又はPゝを
2〜4X10”/dである。This active layer 2 is formed by forming a polycrystalline silicon thin film at a temperature of about 1,000 to 5,0
By depositing and patterning source 2
I, channel 22, and drain 23 regions are formed. In this formed portion, a P-type or N-type region is created as the source and drain 21, 23 by ion implantation, coating, glass formation, or the like. The dose is usually 2 to 4×10”/d of B+ or P.
前記活性層2上には、その後、ゲート絶縁膜3が形成さ
れる。活性層2が多結晶シリコン層の場合には、熱酸化
又はCVD法によりゲート絶縁用のシリコン酸化膜3を
形成する。熱酸化膜の場合1020〜1070℃で50
0〜1 、000人程度を形成する。A gate insulating film 3 is then formed on the active layer 2. When the active layer 2 is a polycrystalline silicon layer, a silicon oxide film 3 for gate insulation is formed by thermal oxidation or CVD. 50 at 1020-1070℃ for thermal oxide film
Approximately 0 to 1,000 people will be formed.
その後前記酸化膜上に多結晶シリコンを減圧CVD法に
より、630℃の温度1’2,000〜8,000人堆
積して、パターニングをし、ゲート部4およびセンサ部
の母体51を形成する。ゲート部4にはBo又はP″″
を2〜4X10”/aJドープする。Thereafter, polycrystalline silicon is deposited on the oxide film by low-pressure CVD at a temperature of 630 DEG C. for 2,000 to 8,000 layers, and patterned to form the gate section 4 and the matrix 51 of the sensor section. Gate part 4 has Bo or P″″
Dope 2 to 4×10”/aJ.
センサ部の母体51領域にはイオン注入法等により、タ
トえばSi0をl X 101s〜5 X 10”/d
の範囲内で打込み非晶部51を形成する。この際、非晶
部51の膜厚を1,000〜7,000人になるように
するとよい。The base body 51 region of the sensor section is filled with Si0 by ion implantation or the like in an amount of 1×101s to 5×10”/d.
The implanted amorphous portion 51 is formed within the range of . At this time, it is preferable that the thickness of the amorphous portion 51 be 1,000 to 7,000.
さらに非晶部5Iの最表面に09をイオン注入(1〜2
XIO”/cnt) L、SiO,WI52を形成す
る。そして、900℃、30分間の熱アニールを行なう
。このあと、H2プラズマ処理を行なう。Furthermore, ion implantation of 09 (1 to 2
XIO"/cnt) L, SiO, and WI52 are formed. Then, thermal annealing is performed at 900° C. for 30 minutes. After this, H2 plasma treatment is performed.
H22プラズマ処理件としては、H2が0.1〜IT
orrの雰囲気中1.0〜3.OK WのRFパワーに
より基板温度200〜400℃で行う。これにより非晶
質シリコン層及びTPTの特性が向上する(第2図、第
3図)。For H22 plasma processing, H2 is 0.1~IT
1.0 to 3 in an atmosphere of orr. This is carried out at a substrate temperature of 200 to 400°C using OKW RF power. This improves the characteristics of the amorphous silicon layer and TPT (FIGS. 2 and 3).
さらに、N開維縁膜7としてSiO21S1ON、Si
N膜等を約3,000〜7,000人CVD法により形
成し、ソース部21及びドレイン部23のコンタクトホ
ール9.IOおよびコプレーナ電極用コンタクト11.
12を形成し、この後AQ、AQSi等の金属薄膜を形
成しパターニングし配a13を行なう。Furthermore, as the N-open fiber membrane 7, SiO21S1ON, Si
A N film or the like is formed by approximately 3,000 to 7,000 CVD methods to form contact holes 9 for the source portion 21 and drain portion 23. Contacts for IO and coplanar electrodes 11.
After that, a metal thin film such as AQ, AQSi, etc. is formed and patterned, and a pattern a13 is performed.
本発明の積層光センサにおいては、非晶質シリコン膜が
あるので光吸収特性が大きく、かつ積# JllJli
がTFT部と一部同一なので工程数の低減が図れる。In the laminated optical sensor of the present invention, since there is an amorphous silicon film, the light absorption property is large and the product #JllJli
Since this is partially the same as the TFT section, the number of steps can be reduced.
また、本発明のイメージセンサは、光センサとTFT部
を一部同一工程で作成することができるので、工程数の
低減と共に歩留りの向上が図れる。Further, in the image sensor of the present invention, since the optical sensor and the TFT section can be partially manufactured in the same process, the number of processes can be reduced and the yield can be improved.
第1図は5本発明のイメージセンサの具体例の断面図で
ある。
第2図は、非晶質シリコンの単層での電流特性の照度依
存性を示す。
第3図は、n−TPTの特性図である。
第4図は1本発明のコプレーナ型センサの酸化シリコン
層52の膜厚に対する電流特性図を示し、実線は暗電流
、点線は波長550nm、照度100Ruス時の光電流
である。
1・・・絶縁基板
2・・・活性層(多結晶シリコン)
3・・・ゲート絶縁膜(酸化シリコン層)4・・・ゲー
ト部
7・・・層間絶縁膜
9.10・・・コンタクトホール
11.12・・・コプレーナ電極用コンタクト13・・
・金属配線
21・・・ソース領域
22・・・チャンネル領域
23・・・ドレイン領域
51・・・センサの母体(非晶質シリコン)52・・・
Sin、層
第1図
第4図
5102膜厚(八)FIG. 1 is a sectional view of a specific example of the image sensor of the present invention. FIG. 2 shows the illuminance dependence of current characteristics in a single layer of amorphous silicon. FIG. 3 is a characteristic diagram of n-TPT. FIG. 4 shows a current characteristic diagram with respect to the film thickness of the silicon oxide layer 52 of a coplanar sensor according to the present invention, where the solid line is the dark current and the dotted line is the photocurrent at a wavelength of 550 nm and an illuminance of 100 Ru. 1... Insulating substrate 2... Active layer (polycrystalline silicon) 3... Gate insulating film (silicon oxide layer) 4... Gate portion 7... Interlayer insulating film 9.10... Contact hole 11.12...Contact for coplanar electrode 13...
- Metal wiring 21...Source region 22...Channel region 23...Drain region 51...Sensor base (amorphous silicon) 52...
Sin, layer Fig. 1 Fig. 4 5102 Film thickness (8)
Claims (1)
晶質シリコン層、酸化シリコン層及び多結晶シリコン層
が順次積層されていることを特徴とする光センサ。 2、光センサと薄膜トランジスタ(TFT)より構成さ
れるスキャン回路及びスイッチング回路を備えたイメー
ジセンサにおいて、該スイッチング回路に前記請求項1
の光センサが接続されていることを特徴とするイメージ
センサ。Claims: 1. An optical sensor characterized in that a silicon oxide layer, an amorphous silicon layer, a silicon oxide layer, and a polycrystalline silicon layer are sequentially stacked in contact with a pair of coplanar electrodes. 2. An image sensor equipped with a scanning circuit and a switching circuit composed of an optical sensor and a thin film transistor (TFT), wherein the switching circuit is provided with the above-mentioned claim 1.
An image sensor characterized in that an optical sensor is connected to the image sensor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1336947A JPH03196675A (en) | 1989-12-26 | 1989-12-26 | Optical sensor and image sensor including the optical sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1336947A JPH03196675A (en) | 1989-12-26 | 1989-12-26 | Optical sensor and image sensor including the optical sensor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03196675A true JPH03196675A (en) | 1991-08-28 |
Family
ID=18304093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1336947A Pending JPH03196675A (en) | 1989-12-26 | 1989-12-26 | Optical sensor and image sensor including the optical sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03196675A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194740B1 (en) * | 1997-07-16 | 2001-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor |
| US6787808B1 (en) | 1997-07-16 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor |
-
1989
- 1989-12-26 JP JP1336947A patent/JPH03196675A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194740B1 (en) * | 1997-07-16 | 2001-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor |
| US6787808B1 (en) | 1997-07-16 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor |
| US7176495B2 (en) | 1997-07-16 | 2007-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5864150A (en) | Hybrid polysilicon/amorphous silicon TFT and method of fabrication | |
| US4851363A (en) | Fabrication of polysilicon fets on alkaline earth alumino-silicate glasses | |
| TW322591B (en) | ||
| JPH03173480A (en) | Manufacture of semiconductor device having multilayer conduction line lying on board | |
| JP3402380B2 (en) | Semiconductor circuit and manufacturing method thereof | |
| JPS61166075A (en) | Semiconductor device and manufacture thereof | |
| KR101015847B1 (en) | Thin film transistor, manufacturing method thereof and organic light emitting display device having same | |
| JPS63200572A (en) | Method for manufacturing thin film semiconductor devices | |
| JPH03196675A (en) | Optical sensor and image sensor including the optical sensor | |
| US20040014261A1 (en) | Method for manufacturing thin film transistor | |
| TW200529302A (en) | A method to form a metal silicide gate device | |
| JPH03255675A (en) | Optical sensor and image sensor including the optical sensor | |
| JP2872425B2 (en) | Method for forming semiconductor device | |
| JPH09181324A (en) | Method for manufacturing polycrystalline silicon thin film transistor | |
| JPH0888363A (en) | Semiconductor device and manufacturing method thereof | |
| JPS63292682A (en) | Method for manufacturing thin film semiconductor devices | |
| JPS61187274A (en) | Manufacturing method of thin film transistor | |
| JP4211085B2 (en) | Thin film transistor manufacturing method | |
| CN100367479C (en) | Method for manufacturing thin film transistor | |
| JP4214561B2 (en) | Thin film transistor manufacturing method | |
| JP2501451B2 (en) | Thin film transistor and manufacturing method thereof | |
| JPH03108319A (en) | Manufacturing method of semiconductor device | |
| JPH036865A (en) | Thin film semiconductor device and its manufacturing method | |
| JP2994700B2 (en) | Method for manufacturing polycrystalline silicon thin film and semiconductor device | |
| JPH0536911A (en) | Three-dimensional circuit element and manufacture thereof |