JPH03196675A - 光センサ及び該光センサを有するイメージセンサ - Google Patents
光センサ及び該光センサを有するイメージセンサInfo
- Publication number
- JPH03196675A JPH03196675A JP1336947A JP33694789A JPH03196675A JP H03196675 A JPH03196675 A JP H03196675A JP 1336947 A JP1336947 A JP 1336947A JP 33694789 A JP33694789 A JP 33694789A JP H03196675 A JPH03196675 A JP H03196675A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- optical sensor
- section
- polycrystalline silicon
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、多結晶材料と非晶質材料を光電変換素子に用
いた光センサ及びこの光センサを有するイメージセンサ
に関する。
いた光センサ及びこの光センサを有するイメージセンサ
に関する。
従来、光電変換素子として用いられている非晶質シリコ
ン膜は光吸収が大きいという特徴を持つため、光センサ
として適しているので賞月されている。しかし、多結晶
シリコンを母材としたＴＦＴ部を形成後、非晶質シリコ
ン膜を堆積し、さらにこの非晶質シリコン膜をセンサ部
として機能させる処理工程が必要であり、このため歩留
りの低下、コスト高等に影響を及ぼしている。一方、多
結晶シリコンをＴＦＴ部及び光センサ部の両方に用いる
こととすれば工程数は低減できるが、多結晶シリコンは
光吸収が小さいため光電変換素子としては特性が不十分
である。
ン膜は光吸収が大きいという特徴を持つため、光センサ
として適しているので賞月されている。しかし、多結晶
シリコンを母材としたＴＦＴ部を形成後、非晶質シリコ
ン膜を堆積し、さらにこの非晶質シリコン膜をセンサ部
として機能させる処理工程が必要であり、このため歩留
りの低下、コスト高等に影響を及ぼしている。一方、多
結晶シリコンをＴＦＴ部及び光センサ部の両方に用いる
こととすれば工程数は低減できるが、多結晶シリコンは
光吸収が小さいため光電変換素子としては特性が不十分
である。
特開昭５９−１２６６６６号では、Ｔ Ｆ’ Ｔのドレ
イン電極又はドレインからの引き出し電極上に感光体薄
膜を設け、その上に透明電極を形成することを特徴とし
、感光性の薄膜としては、Ｚｎ−５ｅ、Ｃｄ−Ｔｅ、５
ｅ−Ａｓ−Ｔｅ、Ｓｉ等のアモルファス膜や、Ｓｉの多
結晶膜がよいことを開示している。
イン電極又はドレインからの引き出し電極上に感光体薄
膜を設け、その上に透明電極を形成することを特徴とし
、感光性の薄膜としては、Ｚｎ−５ｅ、Ｃｄ−Ｔｅ、５
ｅ−Ａｓ−Ｔｅ、Ｓｉ等のアモルファス膜や、Ｓｉの多
結晶膜がよいことを開示している。
また、特開昭６０−２２８８１号では、ＴＰＴのチャン
ネル部が多結晶シリコンから成り、先主変換素子が非晶
質シリコン薄膜であることを開示している。
ネル部が多結晶シリコンから成り、先主変換素子が非晶
質シリコン薄膜であることを開示している。
本発明の目的は、非晶質シリコン膜が光吸収が太きいと
いう特性を充分利用した光センサを提供するとともに、
該光センサ部とＴＦＴ部とを同一工程で形成できる構成
の光センサおよびイメージセンサを提供する点にある。
いう特性を充分利用した光センサを提供するとともに、
該光センサ部とＴＦＴ部とを同一工程で形成できる構成
の光センサおよびイメージセンサを提供する点にある。
本発明の一つは、光センサにおいて１対のコプレーナ電
極に接して酸化シリコン層、非晶質シリコン層、酸化シ
リコン層及び多結晶シリコン層が順次積層されているこ
とを特徴とするものである。
極に接して酸化シリコン層、非晶質シリコン層、酸化シ
リコン層及び多結晶シリコン層が順次積層されているこ
とを特徴とするものである。
本発明のもう一つは、光センサと薄膜トランジスタ（Ｔ
ＦＴ）より構成されるスキャン回路及びスイッチング回
路を備えたイメージセンサにおいで、該スイッチング回
路に前記光センサが接続されていることを特徴とするも
のである。
ＦＴ）より構成されるスキャン回路及びスイッチング回
路を備えたイメージセンサにおいで、該スイッチング回
路に前記光センサが接続されていることを特徴とするも
のである。
本発明の最も重要な点は、光センサ部とＴＦＴ部の両方
に共通して使用する多結晶シリコン層を形成し、光セン
サ部の多結晶シリコン層の表面層だけを非晶質化した点
である。
に共通して使用する多結晶シリコン層を形成し、光セン
サ部の多結晶シリコン層の表面層だけを非晶質化した点
である。
コプレーナ電極に接する酸化シリコン層の層厚は５００
〜１，５００人であること、非晶質シリコン層の層厚は
１ 、０００〜７，５００人であること、コプレーナ電
極に接しない酸化シリコン層の層厚は５００〜１ 、０
００人であることが好ましい。
〜１，５００人であること、非晶質シリコン層の層厚は
１ 、０００〜７，５００人であること、コプレーナ電
極に接しない酸化シリコン層の層厚は５００〜１ 、０
００人であることが好ましい。
前記酸化シリコン層に接するコプレーナ電極は、Ｃｒ、
ＡＱ、Ｔｉ、Ｍｏ等の金属電極であることが好ましい。
ＡＱ、Ｔｉ、Ｍｏ等の金属電極であることが好ましい。
前記非晶質シリコン層は１種類の非晶質シリコンより形
成されていてもよいが、２種類の非晶質シリコンを用い
て形成されていてもよい。
成されていてもよいが、２種類の非晶質シリコンを用い
て形成されていてもよい。
非晶質シリコン層としては、水素原子、ハロゲン原子お
よび不活性ガス原子よりなる群から選ばれた少くとも１
種の原子（以下Ａという）を含有することが好ましい。
よび不活性ガス原子よりなる群から選ばれた少くとも１
種の原子（以下Ａという）を含有することが好ましい。
前記多結晶シリコン層は単一成分でもよいが、前記Ａを
含有させることができる。
含有させることができる。
これらの原子導入方法をつぎに説明する。
水素原子を含有させるにはＨ２プラズマ処理方法、水素
イオン注入（法）等がある。たとえばＨ２プラズマ処理
をする場合の条件としてはＨ，０，１〜ＩＴｏｒｒの雰
囲気中で１．（１〜２．０ｋｗのＲＦパワーにより、基
板温度２００〜３００℃で行なうとよい。また、ハロゲ
ン原子を含有させる場合には、ＣＶＤ （法）、イオン
注入（法）などがあり、その場合の処理条件としては、
例えばＣＶＤ法では母型の多結晶作成時に原料ガスとし
て５ｉＨ２Ｆ、を混入すればよい。なお、ハロゲン原子
は、特にＦはＨと同様にａ−５ｉの構造欠陥を補償する
役割をする。イオン注入法の場合は２〜４ＸＩＯ１５／
ａｌｆのドープを行う。これにより非晶部及びＴＰＴの
特性が向上する。
イオン注入（法）等がある。たとえばＨ２プラズマ処理
をする場合の条件としてはＨ，０，１〜ＩＴｏｒｒの雰
囲気中で１．（１〜２．０ｋｗのＲＦパワーにより、基
板温度２００〜３００℃で行なうとよい。また、ハロゲ
ン原子を含有させる場合には、ＣＶＤ （法）、イオン
注入（法）などがあり、その場合の処理条件としては、
例えばＣＶＤ法では母型の多結晶作成時に原料ガスとし
て５ｉＨ２Ｆ、を混入すればよい。なお、ハロゲン原子
は、特にＦはＨと同様にａ−５ｉの構造欠陥を補償する
役割をする。イオン注入法の場合は２〜４ＸＩＯ１５／
ａｌｆのドープを行う。これにより非晶部及びＴＰＴの
特性が向上する。
本発明を図面を参照しながら具体的に説明する。
第１図は、本発明にかかるＴＰＴより構成されるスキャ
ン回路及びスイッチング回路を備え。
ン回路及びスイッチング回路を備え。
該スイッチング回路に光センサ部を接続したイメージセ
ンサの具体例を示している。
ンサの具体例を示している。
石英ガラスなどの絶縁基板１上には活性層２が必要に応
じてバッファ層（図示せず）を介して形成されている。
じてバッファ層（図示せず）を介して形成されている。
この活性層２は、たとえば減圧ＣＶＤ法により多結晶シ
リコン薄膜を６３０℃の温度で約１ 、０００〜５，０
００人堆積してパターニングすることにより、ソース２
Ｉ、チャンネル２２、ドレイン２３領域を形成する。こ
の形成部分は、イオン注入法、塗布（法）、ガラス形成
（法）などにより、ソース、ドレイン２１．２３として
Ｐ型又はＮ型域を作る。ドーズ量は通常Ｂ＋又はＰゝを
２〜４Ｘ１０”／ｄである。
リコン薄膜を６３０℃の温度で約１ 、０００〜５，０
００人堆積してパターニングすることにより、ソース２
Ｉ、チャンネル２２、ドレイン２３領域を形成する。こ
の形成部分は、イオン注入法、塗布（法）、ガラス形成
（法）などにより、ソース、ドレイン２１．２３として
Ｐ型又はＮ型域を作る。ドーズ量は通常Ｂ＋又はＰゝを
２〜４Ｘ１０”／ｄである。
前記活性層２上には、その後、ゲート絶縁膜３が形成さ
れる。活性層２が多結晶シリコン層の場合には、熱酸化
又はＣＶＤ法によりゲート絶縁用のシリコン酸化膜３を
形成する。熱酸化膜の場合１０２０〜１０７０℃で５０
０〜１ 、０００人程度を形成する。
れる。活性層２が多結晶シリコン層の場合には、熱酸化
又はＣＶＤ法によりゲート絶縁用のシリコン酸化膜３を
形成する。熱酸化膜の場合１０２０〜１０７０℃で５０
０〜１ 、０００人程度を形成する。
その後前記酸化膜上に多結晶シリコンを減圧ＣＶＤ法に
より、６３０℃の温度１’２，０００〜８，０００人堆
積して、パターニングをし、ゲート部４およびセンサ部
の母体５１を形成する。ゲート部４にはＢｏ又はＰ″″
を２〜４Ｘ１０”／ａＪドープする。
より、６３０℃の温度１’２，０００〜８，０００人堆
積して、パターニングをし、ゲート部４およびセンサ部
の母体５１を形成する。ゲート部４にはＢｏ又はＰ″″
を２〜４Ｘ１０”／ａＪドープする。
センサ部の母体５１領域にはイオン注入法等により、タ
トえばＳｉ０をｌ Ｘ １０１ｓ〜５ Ｘ １０”／ｄ
の範囲内で打込み非晶部５１を形成する。この際、非晶
部５１の膜厚を１，０００〜７，０００人になるように
するとよい。
トえばＳｉ０をｌ Ｘ １０１ｓ〜５ Ｘ １０”／ｄ
の範囲内で打込み非晶部５１を形成する。この際、非晶
部５１の膜厚を１，０００〜７，０００人になるように
するとよい。
さらに非晶部５Ｉの最表面に０９をイオン注入（１〜２
ＸＩＯ”／ｃｎｔ） Ｌ、ＳｉＯ，ＷＩ５２を形成す
る。そして、９００℃、３０分間の熱アニールを行なう
。このあと、Ｈ２プラズマ処理を行なう。
ＸＩＯ”／ｃｎｔ） Ｌ、ＳｉＯ，ＷＩ５２を形成す
る。そして、９００℃、３０分間の熱アニールを行なう
。このあと、Ｈ２プラズマ処理を行なう。
Ｈ２２プラズマ処理件としては、Ｈ２が０．１〜ＩＴ
ｏｒｒの雰囲気中１．０〜３．ＯＫ ＷのＲＦパワーに
より基板温度２００〜４００℃で行う。これにより非晶
質シリコン層及びＴＰＴの特性が向上する（第２図、第
３図）。
ｏｒｒの雰囲気中１．０〜３．ＯＫ ＷのＲＦパワーに
より基板温度２００〜４００℃で行う。これにより非晶
質シリコン層及びＴＰＴの特性が向上する（第２図、第
３図）。
さらに、Ｎ開維縁膜７としてＳｉＯ２１Ｓ１ＯＮ、Ｓｉ
Ｎ膜等を約３，０００〜７，０００人ＣＶＤ法により形
成し、ソース部２１及びドレイン部２３のコンタクトホ
ール９．ＩＯおよびコプレーナ電極用コンタクト１１．
１２を形成し、この後ＡＱ、ＡＱＳｉ等の金属薄膜を形
成しパターニングし配ａ１３を行なう。
Ｎ膜等を約３，０００〜７，０００人ＣＶＤ法により形
成し、ソース部２１及びドレイン部２３のコンタクトホ
ール９．ＩＯおよびコプレーナ電極用コンタクト１１．
１２を形成し、この後ＡＱ、ＡＱＳｉ等の金属薄膜を形
成しパターニングし配ａ１３を行なう。
本発明の積層光センサにおいては、非晶質シリコン膜が
あるので光吸収特性が大きく、かつ積＃ ＪｌｌＪｌｉ
がＴＦＴ部と一部同一なので工程数の低減が図れる。
あるので光吸収特性が大きく、かつ積＃ ＪｌｌＪｌｉ
がＴＦＴ部と一部同一なので工程数の低減が図れる。
また、本発明のイメージセンサは、光センサとＴＦＴ部
を一部同一工程で作成することができるので、工程数の
低減と共に歩留りの向上が図れる。
を一部同一工程で作成することができるので、工程数の
低減と共に歩留りの向上が図れる。
第１図は５本発明のイメージセンサの具体例の断面図で
ある。 第２図は、非晶質シリコンの単層での電流特性の照度依
存性を示す。 第３図は、ｎ−ＴＰＴの特性図である。 第４図は１本発明のコプレーナ型センサの酸化シリコン
層５２の膜厚に対する電流特性図を示し、実線は暗電流
、点線は波長５５０ｎｍ、照度１００Ｒｕス時の光電流
である。 １・・・絶縁基板 ２・・・活性層（多結晶シリコン） ３・・・ゲート絶縁膜（酸化シリコン層）４・・・ゲー
ト部 ７・・・層間絶縁膜 ９．１０・・・コンタクトホール １１．１２・・・コプレーナ電極用コンタクト１３・・
・金属配線 ２１・・・ソース領域 ２２・・・チャンネル領域 ２３・・・ドレイン領域 ５１・・・センサの母体（非晶質シリコン）５２・・・
Ｓｉｎ、層 第１図 第４図 ５１０２膜厚（八）
ある。 第２図は、非晶質シリコンの単層での電流特性の照度依
存性を示す。 第３図は、ｎ−ＴＰＴの特性図である。 第４図は１本発明のコプレーナ型センサの酸化シリコン
層５２の膜厚に対する電流特性図を示し、実線は暗電流
、点線は波長５５０ｎｍ、照度１００Ｒｕス時の光電流
である。 １・・・絶縁基板 ２・・・活性層（多結晶シリコン） ３・・・ゲート絶縁膜（酸化シリコン層）４・・・ゲー
ト部 ７・・・層間絶縁膜 ９．１０・・・コンタクトホール １１．１２・・・コプレーナ電極用コンタクト１３・・
・金属配線 ２１・・・ソース領域 ２２・・・チャンネル領域 ２３・・・ドレイン領域 ５１・・・センサの母体（非晶質シリコン）５２・・・
Ｓｉｎ、層 第１図 第４図 ５１０２膜厚（八）
Claims (1)
- 【特許請求の範囲】 １、１対のコプレーナ電極に接して酸化シリコン層、非
晶質シリコン層、酸化シリコン層及び多結晶シリコン層
が順次積層されていることを特徴とする光センサ。 ２、光センサと薄膜トランジスタ（ＴＦＴ）より構成さ
れるスキャン回路及びスイッチング回路を備えたイメー
ジセンサにおいて、該スイッチング回路に前記請求項１
の光センサが接続されていることを特徴とするイメージ
センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1336947A JPH03196675A (ja) | 1989-12-26 | 1989-12-26 | 光センサ及び該光センサを有するイメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1336947A JPH03196675A (ja) | 1989-12-26 | 1989-12-26 | 光センサ及び該光センサを有するイメージセンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03196675A true JPH03196675A (ja) | 1991-08-28 |
Family
ID=18304093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1336947A Pending JPH03196675A (ja) | 1989-12-26 | 1989-12-26 | 光センサ及び該光センサを有するイメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03196675A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194740B1 (en) * | 1997-07-16 | 2001-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor |
| US6787808B1 (en) | 1997-07-16 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor |
-
1989
- 1989-12-26 JP JP1336947A patent/JPH03196675A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194740B1 (en) * | 1997-07-16 | 2001-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor |
| US6787808B1 (en) | 1997-07-16 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor |
| US7176495B2 (en) | 1997-07-16 | 2007-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5864150A (en) | Hybrid polysilicon/amorphous silicon TFT and method of fabrication | |
| US4851363A (en) | Fabrication of polysilicon fets on alkaline earth alumino-silicate glasses | |
| TW322591B (ja) | ||
| JPH03173480A (ja) | 基板の上に横たわる多層導電ラインを有する半導体装置を製作するための方法 | |
| JP3402380B2 (ja) | 半導体回路およびその作製方法 | |
| JPS61166075A (ja) | 半導体装置およびその製造方法 | |
| KR101015847B1 (ko) | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 | |
| JPS63200572A (ja) | 薄膜半導体装置の製造方法 | |
| JPH03196675A (ja) | 光センサ及び該光センサを有するイメージセンサ | |
| US20040014261A1 (en) | Method for manufacturing thin film transistor | |
| TW200529302A (en) | A method to form a metal silicide gate device | |
| JPH03255675A (ja) | 光センサ及び該光センサを有するイメージセンサ | |
| JP2872425B2 (ja) | 半導体デバイスの形成方法 | |
| JPH09181324A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 | |
| JPH0888363A (ja) | 半導体装置及びその製造方法 | |
| JPS63292682A (ja) | 薄膜半導体装置の製造方法 | |
| JPS61187274A (ja) | 薄膜トランジスタの製造方法 | |
| JP4211085B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN100367479C (zh) | 一种薄膜晶体管的制造方法 | |
| JP4214561B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2501451B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH03108319A (ja) | 半導体装置の製造方法 | |
| JPH036865A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2994700B2 (ja) | 多結晶シリコン薄膜の製造方法及び半導体装置 | |
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 |