JPH0319724B2 - - Google Patents
Info
- Publication number
- JPH0319724B2 JPH0319724B2 JP56121728A JP12172881A JPH0319724B2 JP H0319724 B2 JPH0319724 B2 JP H0319724B2 JP 56121728 A JP56121728 A JP 56121728A JP 12172881 A JP12172881 A JP 12172881A JP H0319724 B2 JPH0319724 B2 JP H0319724B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- impedance element
- impedance
- variable
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
- H04B3/14—Control of transmission; Equalising characterised by the equalising network used
- H04B3/143—Control of transmission; Equalising characterised by the equalising network used using amplitude-frequency equalisers
- H04B3/145—Control of transmission; Equalising characterised by the equalising network used using amplitude-frequency equalisers variable equalisers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Networks Using Active Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
本発明は回路構成の簡単な広帯域可変等化器に
関し、特に所要周波数域の全域に渡つて、ある量
の利得又は損失を容易に実現できる可変等化器に
関する。 可変等化器はＨ、Ｗ、Bodeにより発明され、
以後Oswald型、渡部、前園型など、種々の拡張
が行なわれてきた。 以下、Bode型の可変等化器の原理について説
明すると、第１図はその基本構成を示すもので、
この第１図において、１，１′は信号入力端子、
２，２′は信号出力端子、３は３端子対回路網、
４は可変抵抗、５，５′は可変抵抗の接続端子で
ある。 ところで、Ｈ・Ｗ・Bodeによれば、信号入力
端子１，１′より信号出力端子２，２′への伝達ア
ドミタンスＹは Ｙ＝ZYs＋RY0／Ｚ＋Ｒ…… (1) である。 ただし、この(1)式において、 Ｒは可変抵抗値 YsはＲ＝０としたときの伝達アドミタンス、 Y0はＲ＝∽としたときの伝達アミドタンス、 Ｚは接続端子５，５′より３端子対回路網３を
みたインピーダンス、 である。 ここで、R0を基準抵抗値とし、Ｚ＝√0
Ys・R0を３対子対回路網３が満足している場合
には、e-〓＝Ｙ、e-〓0＝√0、ｘ＝Ｒ／R0、
e- (〓)＝Ｚ／R0と変数変換を行なえば、上記(1)式
より、 Ｙ＝e-〓＝e-〓0１＋xe- (〓)／ｘ＋e- (〓)……
(2) が得られる。 この(2)式のθを−（ω）について（ω）＝０
のまわりにテーラー展開すると、関数の対称性に
より、（ω）の高次の項は無視でき、 θ＝θ0＋ｘ−１／ｘ＋１（ω）……(3) と近似される。 この(3)式は、可変等化器としてのネーバーで表
示した所要の伝達特性、 Ｆ（ω）＝F1（ω）＋F2（Ｒ）・F3（ω） ……(4) を満足する。 ここで、 F1（ω）は固定等化特性、 F2（Ｒ）は周波数によらない可変抵抗値のみの
関数、 F3（ω）は可変等化特性、 を表わす。 また、先に示したθ0は(1)式を(3)式に変換する際
に発生する定数項であり、先に示した変数変換 e-〓0＝√0・ により定義される量である。 なお、Oswald型、渡部、前園型なども同様の
原理による。 以上、Bodeの示した可変等化器の理論に基づ
き、高周波領域に於て、上記(2)式を実現する回路
構成が、特公昭55−42767号公報に開示されてい
る。第２図は、この公報に開示された実施例図で
ある。第２図に於て、６，６′は信号入力端子で
あり、１５，１５′は信号出力端子である。１０
は可変抵抗で、７，１１及び１３はトランジスタ
である。そして、固定抵抗８及び固定抵抗９の互
いの抵抗値を等しく設定し、かつインピーダンス
素子９と、インピーダンス素子１２の互いのイン
ピーダンス値を等しく設定することにより、信号
入力端子６，６′から信号出力端子１５，１５′へ
の伝達関数が前記の(2)式を満し、可変等化器が構
成できる。従つて片側接地可能な単一の可変抵抗
により可変性が実現でき、フイードバツク回路を
含まず構成が簡単で広帯域に渡り安定な動作を実
現する点に於て、秀れたものである。ところが所
要周波数域の全域に渡つて、利得あるいは損失を
付加することができず、他回路との信号レベルを
合せる為にレベル設定回路、すなわち独立した増
幅回路あるいは減衰回路を設ける必要があり、可
変等化機能と、レベル設定機能を一体化具備した
可変等化器が望まれている。 本発明の目的は、上記の点にかんかみなされた
もので、前記特公昭55−42767号の有する利点を
保有しつつ、可変等化機能とレベル設定機能とを
一体化具備した可変等化器を提供することにあ
る。 本発明の可変等化器は、第１のトランジスタの
ベースとアースを信号入力端子とし、第１のトラ
ンジスタのエミツタと第２のトランジスタのベー
スを、第１のインピーダンス素子を介して接続
し、第２のトランジスタのベースを可変抵抗を介
して接地し、第１のトランジスタのコレクタを第
１の固定抵抗を介して接地するとともに、第３の
トランジスタのベースに接続し、第２のトランジ
スタのコレクタを第２のインピーダンス素子を介
して第３のトランジスタのエミツタに接続し、第
３のトランジスタのコレクタを直接に又は、間接
に接地し、第２のトランジスタのエミツタを第２
の固定抵抗を介して接地し、第２のトランジスタ
のコレクタとアースを信号出力端子とするよう構
成し、さらに、第１のインピーダンス素子と、第
２のインピーダンス素子は互いのインピーダンス
が等しいか又は、インピーダンスレベルのみが異
なる関係に設定し、さらに、第１のインピーダン
ス素子に対する第２のインピーダンス素子のイン
ピーダンス比をαとする時、少なくとも第１の固
定抵抗に対する第２の固定抵抗の抵抗比βを前記
αと異なる値に設定し、所要周波数域の全域にわ
たつて
関し、特に所要周波数域の全域に渡つて、ある量
の利得又は損失を容易に実現できる可変等化器に
関する。 可変等化器はＨ、Ｗ、Bodeにより発明され、
以後Oswald型、渡部、前園型など、種々の拡張
が行なわれてきた。 以下、Bode型の可変等化器の原理について説
明すると、第１図はその基本構成を示すもので、
この第１図において、１，１′は信号入力端子、
２，２′は信号出力端子、３は３端子対回路網、
４は可変抵抗、５，５′は可変抵抗の接続端子で
ある。 ところで、Ｈ・Ｗ・Bodeによれば、信号入力
端子１，１′より信号出力端子２，２′への伝達ア
ドミタンスＹは Ｙ＝ZYs＋RY0／Ｚ＋Ｒ…… (1) である。 ただし、この(1)式において、 Ｒは可変抵抗値 YsはＲ＝０としたときの伝達アドミタンス、 Y0はＲ＝∽としたときの伝達アミドタンス、 Ｚは接続端子５，５′より３端子対回路網３を
みたインピーダンス、 である。 ここで、R0を基準抵抗値とし、Ｚ＝√0
Ys・R0を３対子対回路網３が満足している場合
には、e-〓＝Ｙ、e-〓0＝√0、ｘ＝Ｒ／R0、
e- (〓)＝Ｚ／R0と変数変換を行なえば、上記(1)式
より、 Ｙ＝e-〓＝e-〓0１＋xe- (〓)／ｘ＋e- (〓)……
(2) が得られる。 この(2)式のθを−（ω）について（ω）＝０
のまわりにテーラー展開すると、関数の対称性に
より、（ω）の高次の項は無視でき、 θ＝θ0＋ｘ−１／ｘ＋１（ω）……(3) と近似される。 この(3)式は、可変等化器としてのネーバーで表
示した所要の伝達特性、 Ｆ（ω）＝F1（ω）＋F2（Ｒ）・F3（ω） ……(4) を満足する。 ここで、 F1（ω）は固定等化特性、 F2（Ｒ）は周波数によらない可変抵抗値のみの
関数、 F3（ω）は可変等化特性、 を表わす。 また、先に示したθ0は(1)式を(3)式に変換する際
に発生する定数項であり、先に示した変数変換 e-〓0＝√0・ により定義される量である。 なお、Oswald型、渡部、前園型なども同様の
原理による。 以上、Bodeの示した可変等化器の理論に基づ
き、高周波領域に於て、上記(2)式を実現する回路
構成が、特公昭55−42767号公報に開示されてい
る。第２図は、この公報に開示された実施例図で
ある。第２図に於て、６，６′は信号入力端子で
あり、１５，１５′は信号出力端子である。１０
は可変抵抗で、７，１１及び１３はトランジスタ
である。そして、固定抵抗８及び固定抵抗９の互
いの抵抗値を等しく設定し、かつインピーダンス
素子９と、インピーダンス素子１２の互いのイン
ピーダンス値を等しく設定することにより、信号
入力端子６，６′から信号出力端子１５，１５′へ
の伝達関数が前記の(2)式を満し、可変等化器が構
成できる。従つて片側接地可能な単一の可変抵抗
により可変性が実現でき、フイードバツク回路を
含まず構成が簡単で広帯域に渡り安定な動作を実
現する点に於て、秀れたものである。ところが所
要周波数域の全域に渡つて、利得あるいは損失を
付加することができず、他回路との信号レベルを
合せる為にレベル設定回路、すなわち独立した増
幅回路あるいは減衰回路を設ける必要があり、可
変等化機能と、レベル設定機能を一体化具備した
可変等化器が望まれている。 本発明の目的は、上記の点にかんかみなされた
もので、前記特公昭55−42767号の有する利点を
保有しつつ、可変等化機能とレベル設定機能とを
一体化具備した可変等化器を提供することにあ
る。 本発明の可変等化器は、第１のトランジスタの
ベースとアースを信号入力端子とし、第１のトラ
ンジスタのエミツタと第２のトランジスタのベー
スを、第１のインピーダンス素子を介して接続
し、第２のトランジスタのベースを可変抵抗を介
して接地し、第１のトランジスタのコレクタを第
１の固定抵抗を介して接地するとともに、第３の
トランジスタのベースに接続し、第２のトランジ
スタのコレクタを第２のインピーダンス素子を介
して第３のトランジスタのエミツタに接続し、第
３のトランジスタのコレクタを直接に又は、間接
に接地し、第２のトランジスタのエミツタを第２
の固定抵抗を介して接地し、第２のトランジスタ
のコレクタとアースを信号出力端子とするよう構
成し、さらに、第１のインピーダンス素子と、第
２のインピーダンス素子は互いのインピーダンス
が等しいか又は、インピーダンスレベルのみが異
なる関係に設定し、さらに、第１のインピーダン
ス素子に対する第２のインピーダンス素子のイン
ピーダンス比をαとする時、少なくとも第１の固
定抵抗に対する第２の固定抵抗の抵抗比βを前記
αと異なる値に設定し、所要周波数域の全域にわ
たつて
【式】なる量の利得又は損失を得るよ
う構成したことを特徴とする。
次に図面を参照して本発明について説明する。
第３図は本発明の一実施例を示す回路図であつ
て、同図における６，６′は信号入力端子である。 信号入力端子６はトランジスタ７のベースに接
続されており、また、信号入力端子６′は接地さ
れている。 トランジスタ７のコレクタは固定抵抗８を介し
て接地されているとともに、トランジスタ１１の
ベースに接続されており、また、トランジスタ７
のエミツタはインピーダンス素子９を介してトラ
ンジスタ１３のベースに接続されている。そし
て、このトランジスタ１３のベースは可変抵抗１
０を介して接地されている。 上記トランジスタ１１のコレクタは接地され、
そのエミツタはインピーダンス素子１２を経てト
ランジスタ１３のコレクタに接続されている。 トランジスタ１３のエミツタは固定抵抗１４を
経て接地されている。 １５，１５′は信号出力端子であつて、信号出
力端子１５はトランジスタ１３のコレクタに接続
され、出力端子１５′は接地されている。 さらに、第１のインピーダンス素子９と第２の
インピーダンス素子１２は、互いのインピーダン
スが等しいか、又は、インピーダンスレベルのみ
が異なる関係に設定されている。 さらに、第１のインピーダンス素子９に対する
第２のインピーダンス素子１２のインビーダンス
比をαとする時、少なくとも、第１の固定抵抗８
に対する第２の固定抵抗１４の抵抗比βを、前記
のαと異なる値に設定されている。 つまり、第１のインピーダンス素子９のインピ
ーダンスをZ0（ω）、第２のインピーダンス素子１
２のインピーダンスZ1（ω）、第１の固定抵抗８の
抵抗値をR0、第２の固定抵抗１４の抵抗値をR1
とする時、(5)式、(6)式で与えられるα、βは(7)式
の関係を満すように設定されている。 α＝Z1（ω）／Z0（ω） ……(5) β＝R1／R0 ……(6) β≠α ……(7) α及びβはインピーダンスレベルの比により決
まる量であるから角周波数ωに依存しない量であ
る。 第３図に於て、信号入力端子６，６′から信号
出力端子１５，１５′への伝達関数Ｇ（ω）を求め
ると（８−１）式を得る。但し、Ｒは可変抵抗１
０の抵抗値である。 Ｇ（ω）＝R0＋Ｒ・Z1（ω）／R1／Ｒ＋Z0（ω）……
（８−１） (5)、(6)式の関係を用いて（８−１）式を整理す
ると、 Ｇ（ω）＝R0＋Ｒ・α／β・Z0（ω）／R0／Ｒ＋Z0（
ω）
……（８−２） （８−２）式を得る。さらに（８−２）式を整
理すると(9)式を得る。 ここで、 e-〓＝Ｇ（ω） ……（10−４） とおけば（11）式を得る。 e-〓＝e-〓0・１＋ｘ・e-〓(〓)／ｘ＋e-〓(〓)…
…（11） この（11）式より本発明の構成による回路の伝
達関数はＨ・Ｗ−Bodeにより示された可変等化
器としての所要特性(2)式を満足している事がわか
る。 従つてαとβを異なる値に設定する様に構成す
る本発明は、所要周波数帯域の全域に渡つて、
て、同図における６，６′は信号入力端子である。 信号入力端子６はトランジスタ７のベースに接
続されており、また、信号入力端子６′は接地さ
れている。 トランジスタ７のコレクタは固定抵抗８を介し
て接地されているとともに、トランジスタ１１の
ベースに接続されており、また、トランジスタ７
のエミツタはインピーダンス素子９を介してトラ
ンジスタ１３のベースに接続されている。そし
て、このトランジスタ１３のベースは可変抵抗１
０を介して接地されている。 上記トランジスタ１１のコレクタは接地され、
そのエミツタはインピーダンス素子１２を経てト
ランジスタ１３のコレクタに接続されている。 トランジスタ１３のエミツタは固定抵抗１４を
経て接地されている。 １５，１５′は信号出力端子であつて、信号出
力端子１５はトランジスタ１３のコレクタに接続
され、出力端子１５′は接地されている。 さらに、第１のインピーダンス素子９と第２の
インピーダンス素子１２は、互いのインピーダン
スが等しいか、又は、インピーダンスレベルのみ
が異なる関係に設定されている。 さらに、第１のインピーダンス素子９に対する
第２のインピーダンス素子１２のインビーダンス
比をαとする時、少なくとも、第１の固定抵抗８
に対する第２の固定抵抗１４の抵抗比βを、前記
のαと異なる値に設定されている。 つまり、第１のインピーダンス素子９のインピ
ーダンスをZ0（ω）、第２のインピーダンス素子１
２のインピーダンスZ1（ω）、第１の固定抵抗８の
抵抗値をR0、第２の固定抵抗１４の抵抗値をR1
とする時、(5)式、(6)式で与えられるα、βは(7)式
の関係を満すように設定されている。 α＝Z1（ω）／Z0（ω） ……(5) β＝R1／R0 ……(6) β≠α ……(7) α及びβはインピーダンスレベルの比により決
まる量であるから角周波数ωに依存しない量であ
る。 第３図に於て、信号入力端子６，６′から信号
出力端子１５，１５′への伝達関数Ｇ（ω）を求め
ると（８−１）式を得る。但し、Ｒは可変抵抗１
０の抵抗値である。 Ｇ（ω）＝R0＋Ｒ・Z1（ω）／R1／Ｒ＋Z0（ω）……
（８−１） (5)、(6)式の関係を用いて（８−１）式を整理す
ると、 Ｇ（ω）＝R0＋Ｒ・α／β・Z0（ω）／R0／Ｒ＋Z0（
ω）
……（８−２） （８−２）式を得る。さらに（８−２）式を整
理すると(9)式を得る。 ここで、 e-〓＝Ｇ（ω） ……（10−４） とおけば（11）式を得る。 e-〓＝e-〓0・１＋ｘ・e-〓(〓)／ｘ＋e-〓(〓)…
…（11） この（11）式より本発明の構成による回路の伝
達関数はＨ・Ｗ−Bodeにより示された可変等化
器としての所要特性(2)式を満足している事がわか
る。 従つてαとβを異なる値に設定する様に構成す
る本発明は、所要周波数帯域の全域に渡つて、
【式】なる量の利得又は損失を有しつつ、
【式】を所望の等化特性に等しく選
ぶことで、可変等化器として動作することがあき
らかである。尚、トランジスタ１１のコレクタは
直接に接地せず、何等かの素子を介して接地して
も(9)式の伝達関数に影響しないのはあきらかであ
る。 以上の様に、本発明による可変等化器は回路構
成が簡単で、フイードバツク回路を含まず、ま
た、片側接地の可能な単一の可変抵抗により実現
できるという秀れた特徴を保有しつつ、さらに利
得又は損失の設定が何等の部品追加を行なわずし
て実現でき、可変等化機能とレベル設定機能を一
体化具備している点で秀れた利点を有するもので
ある。
らかである。尚、トランジスタ１１のコレクタは
直接に接地せず、何等かの素子を介して接地して
も(9)式の伝達関数に影響しないのはあきらかであ
る。 以上の様に、本発明による可変等化器は回路構
成が簡単で、フイードバツク回路を含まず、ま
た、片側接地の可能な単一の可変抵抗により実現
できるという秀れた特徴を保有しつつ、さらに利
得又は損失の設定が何等の部品追加を行なわずし
て実現でき、可変等化機能とレベル設定機能を一
体化具備している点で秀れた利点を有するもので
ある。
第１図及び第２図は従来の可変等化器を示す回
路図、第３図は本発明の一実施例を示す回路図で
ある。 ６，６′……信号入力端子、７，１１，１３…
…トランジスタ、８，１４……固定抵抗、９，１
２……インピーダンス素子、１０……可変抵抗、
１５，１５′……信号出力端子。
路図、第３図は本発明の一実施例を示す回路図で
ある。 ６，６′……信号入力端子、７，１１，１３…
…トランジスタ、８，１４……固定抵抗、９，１
２……インピーダンス素子、１０……可変抵抗、
１５，１５′……信号出力端子。
Claims (1)
- 【特許請求の範囲】 １ 第１のトランジスタのベースとアースを信号
入力端子とし、第１のトランジスタのエミツタと
第２のトランジスタのベースを第１のインピーダ
ンス素子を介して接続し、第２のトランジスタの
ベースを可変抵抗を介して接地し、第１のトラン
ジスタのコレクタを第１の固定抵抗を介して接地
するとともに、第３のトランジスタのベースに接
続し、第２のトランジスタのコレクタを第２のイ
ンピーダンス素子を介して、第３のトランジスタ
のエミツタに接続し、第３のトランジスタのコレ
クタを直接に又は、間接に接地し、第２のトラン
ジスタのエミツタを第２の固定抵抗を介して接地
し、第２のトランジスタのコレクタとアースを信
号出力端子とするよう構成し、さらに、第１のイ
ンピーダンス素子と、第２のインピーダンス素子
は互いのインピーダンスが等しいか又は、インピ
ーダンスレベルのみが異なる関係に設定し、さら
に第１のインピーダンス素子に対する第２のイン
ピーダンス素子のインピーダンス比をαとする
時、少なくとも、第１の固定抵抗に対する第２の
固定抵抗の抵抗比βを前記αと異なる値に設定
し、所要周波数域の全域にわたつて【式】な る量の利得又は損失を得るよう構成して成る可変
等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12172881A JPS5824219A (ja) | 1981-08-03 | 1981-08-03 | 可変等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12172881A JPS5824219A (ja) | 1981-08-03 | 1981-08-03 | 可変等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5824219A JPS5824219A (ja) | 1983-02-14 |
| JPH0319724B2 true JPH0319724B2 (ja) | 1991-03-15 |
Family
ID=14818406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12172881A Granted JPS5824219A (ja) | 1981-08-03 | 1981-08-03 | 可変等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5824219A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6276822B1 (ja) * | 2016-10-05 | 2018-02-07 | 住友商事株式会社 | ガーメントケース |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS591553B2 (ja) * | 1978-09-22 | 1984-01-12 | 豊田工機株式会社 | 心押台 |
-
1981
- 1981-08-03 JP JP12172881A patent/JPS5824219A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5824219A (ja) | 1983-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4291276A (en) | Equalizer amplifier | |
| JPH0828644B2 (ja) | アクテイブ型位相等化器 | |
| JP2573081Y2 (ja) | オールパス・フィルタ | |
| JPH0319724B2 (ja) | ||
| JPH077376A (ja) | 有極型リ−プフロッグ・フィルタ | |
| JPS6362133B2 (ja) | ||
| US5298813A (en) | Polar leapfrog filter | |
| US5293086A (en) | Polar leapfrog filter | |
| JPS6245726B2 (ja) | ||
| JPH0319725B2 (ja) | ||
| JPS6127216Y2 (ja) | ||
| JPS6245727B2 (ja) | ||
| JPS6117369B2 (ja) | ||
| US4151493A (en) | Negative impedance converters | |
| JP2515821B2 (ja) | 制御増幅器 | |
| JPS6319925Y2 (ja) | ||
| JPS623936Y2 (ja) | ||
| JPS6218088B2 (ja) | ||
| JPS623937Y2 (ja) | ||
| JPS6053482B2 (ja) | 可変等化器 | |
| JPS628967B2 (ja) | ||
| JPH0380706A (ja) | 演算増幅器 | |
| JPH0467367B2 (ja) | ||
| JPS60117908A (ja) | 減衰歪補償型遅延等化器 | |
| JPH0339409B2 (ja) |