JPH03198329A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH03198329A
JPH03198329A JP33654489A JP33654489A JPH03198329A JP H03198329 A JPH03198329 A JP H03198329A JP 33654489 A JP33654489 A JP 33654489A JP 33654489 A JP33654489 A JP 33654489A JP H03198329 A JPH03198329 A JP H03198329A
Authority
JP
Japan
Prior art keywords
layer
wiring
tin
oxygen
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33654489A
Other languages
English (en)
Other versions
JP2868021B2 (ja
Inventor
Atsuo Fushida
伏田 篤郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP33654489A priority Critical patent/JP2868021B2/ja
Publication of JPH03198329A publication Critical patent/JPH03198329A/ja
Application granted granted Critical
Publication of JP2868021B2 publication Critical patent/JP2868021B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 IC,LSIなどの半導体装置の配線、より詳しくは、
シリコン基板とアルミニウムないしその合金の配線層と
の拡散防止(バリアー)層を有する配線の形成方法に関
し、 既に提案した方法による酸素添加にともなう特性低下を
生じないように、TiNバリアー層形成時に酸素添加し
て従来よりもバリアー効果を高めた配線を形成する方法
を提供することを目的とし、シリコン基板上に、コンタ
クト層と、チタン、ジルコニウム、ハフニウムおよびタ
ングステンのいずれかの金属の窒化物、ホウ化物又は炭
化物であるバリアー層と、アルミニウム又はその合金の
配線層とを順次形成する配線形成方法において、前記バ
リアー層の形成の途中で、酸素ガスを雰囲気ガスにパル
ス式又は一時期だけ添加することを特徴とするように構
成する。
〔産業上の利用分野〕
本発明は、IC,LSIなどの半導体装置の配線、より
詳しくは、シリコン基板とアルミニウムないしその合金
(以下、アルミニウム合金とする)の配線層との拡散防
止(バリアー)層を有する配線の形成方法に関する。
〔従来の技術〕
半導体装置の高集積化、高密度化にともない、金属電極
である配線が微細化されかつシリコン基板とのコンタク
ト部が小さくされてきた。浅い接合へのアルミニウムス
パイク(ジャンクションリーク)を防ぐためおよび基板
のシリコンがアルミニウム配線層に拡散するのを防ぐた
めにシリコンを添加したAf−1〜2%Si合金が広く
用いられてきた。しかしながら、アルミニウム配線層の
形成時及びそれ以後のプロセスでの熱処理によって、基
板シリコンとアルミニウム配線層とのコンタクト部にア
ルミニウム配線層中で固溶限界以上になったシリコンが
析出することがある。この析出したシリコンは高抵抗で
あるために、基板と配線層との有効接触面積が減少して
コンタクト抵抗が高くなってしまう。そこで、最近の微
細化が進んだ配線構造では、シリコンを添加しないで、
マイグレーション断線不良対策で銅を添加したAA−2
%Cu合金が用いられている。さらに、基板シリコンと
アルミニウムとの相互拡散を防止するために、シリコン
基板とアルミニウム配線層との間にバリアー層(例えば
、TiN、 TiW、 MoSi、などの薄膜層)が設
けられる。このようなバリアー層として、高融点金属の
窒化物、炭化物ないしホウ化物の薄膜が注目されるよう
になった。特に、TiNは電気伝導度が良好でかつ耐熱
性が優れているので注目され、TiN /Siのコンタ
クト抵抗が高いので、シリコン基板とTiNバリアー層
との間にコンタクト抵抗の低いコンタクト層(例えば、
Ti層)を挾むのが好ましい。
本出願人も、シリコン基板上にTi/TiN/Al構造
の配線を形成する方法を特願昭63−185005号(
昭和63年7月25日出願日)にて提案した。
〔発明が解決しようとする課題〕
従来の通常条件(アルゴンガスと窒素ガスとの雰囲気中
でチタンターゲットをスパッタリングす分であった。そ
こで、特願昭63−185005号にて提案した方法で
は、TiN膜のバリアー効果を向上させるために、アル
ゴンおよび窒素の雰囲気に酸素を添加してTiN膜を形
成し、真空を破ることなくその上にアルミニウム配線層
を形成する。しかしながら、この提案した方法では、次
のような問題が生じる。
まず第1に、形成するTiN膜の比抵抗が、第5図に示
すように、添加する酸素量を増加するにつれて大きくな
ることである。第5図中の温度(200゜400および
600℃)はスパッタリング時の基板加熱ヒーター設定
温度である。一方、第6図に示した配線構造にて、Ti
N膜形成時の酸素添加量と、450℃×30分+500
℃X60分の熱処理後のジャンクションリーク電流(バ
イアス電流: −5V)との関係では、リーク電流を抑
えには添加酸素量が多いほうが好ましい。第6図の配線
構造とするには、まず、p型シリコン基板1上に熱酸化
法で5in2膜(厚さ:1.0−)2を形成し、フォト
エツチング法でこのS10□膜2にコンタクトホール(
直径:1.2−)を開ける。イオン注入法によってヒ素
(As”)を70keVの加速電圧にて4 x l Q
 I S cm−2ドーズ量にてシリコン基板1に注入
し、活性化アニール処理してn″−領域3(深さ:0.
34μ)を形成する。次に、スパッタリング装置にて、
Tiターゲットを用い、アルゴンガス雰囲気中にて、6
00℃に加熱したヒーター上に基板をのせた状態でTI
 コンタクト層4 (厚さ: 20nm)をコンタクト
ホールを含め全面に形成し、スパッタリングを継続しか
つ窒素ガスを流してTiN層5 (厚さ:lQQnm 
)を形成する。このTiN層形成時に、酸素ガスも設定
量[:4secm(5流量%) 、7sccm (9流
量%)〕流す。次に、真空を破ることなく、純アルミニ
ウムターゲットを用いてアルゴンガスでスパッタリング
してアルミニウム配線層6 (厚さ=1.0−)を形成
して製作される。そして、得られた配線構造を有する基
板を上述した熱処理を施こしからジャンクションリーク
電流測定し、得られた結果を度数分布で示したのが第7
A図、第7B図および第7C図である。これら図面から
、リーク電流抑制には酸素添加量を9流量%以上にしな
ければならない。このように大きな酸素添加量では第6
図の600℃線から推定して比抵抗がかなり大きくなり
、実際の半導体装置に使用することは困難である。
第2に、上述したように酸素ガス添加雰囲気にてTiN
層を形成し、その上にアルミニウム配線層を形成すると
、酸素添加量が増加するにつれて平均故障時間MTFが
第8図に示すように短かくなる。この場合の配線構造は
第6図に示したのと同様であるが、アルミニウム配線層
にはAf−2%Cuを用いている。第8図かられかるよ
うに、酸素無添加の場合のMTFを1として、酸素9%
添加した場合のMTFは半分以下になっている。
本発明の目的は、上述した提案した方法による酸素添加
にともなう特性低下を生じないように、TiNバリアー
層形成時に酸素添加して従来よりもバリアー効果を高め
た配線を形成する方法を提供することである。
〔課題を解決するための手段〕
上述した目的が、シリコン基板上に、コンタクト層と、
チタン、ジルコニウム、ハフニウムおよびタングステン
のいずれかの金属の窒化物、ホウ化物又は炭化物である
バリアー層と、アルミニウム又はその合金の配線層とを
順次形成する配線形成方法いおいて、前記バリアー層の
形成の途中で、酸素ガスを雰囲気ガスにパルス式又は一
時期だけ添加することを特徴とする配線形成方法によっ
て達成される。
〔作 用〕
本発明によると、特願昭63−185005号にて提案
した場合のようにバリアー(TiN)層形酸中窒素ガス
と同期して酸素ガスを流す(添加する)のではな(、T
iN層形成の途中の一時期にパルス式に反復してか又は
−回だけ流す(添加する)ことによって、酸素をバリア
ー(TiN)層中の一部層状に局在化させる。このこと
によってバリアー効果を向上させかつ全期間酸素添加に
よる比抵抗の上昇と配線MTFの短縮とを大幅に減少さ
せることができる。
〔実施例〕
以下、添付図面を参照して、本発明の実施態様例によっ
て本発明の詳細な説明する。
第4図は、本発明に係る配線形成方法を適用したMOS
FETの概略断面図であり、その配線構造は基本的には
従来技術の説明にて参照した第6図と同じである。この
MOSFETおよびその配線の構造は公知であり、その
製造もバリアー層(TiN層)の形成時に酸素ガス添加
要領が異なるだけで公知方法に基づいて行なえる。
第4図に示すように、p型シリコン基板11を用意し、
選択酸化法(LOGOSプロセス)によってフィールド
SlO□酸化膜12を形成する。ゲー) (Sin□)
酸化膜13を形成してからポリシリコンゲート電極14
を形成する。このゲート電極14およびフィールド酸化
膜13をマスクとして、イオン注入によってヒ素(As
”)をシリコン基板11ヘドーブしてN゛領域ソース領
域15およびドレイン領域16を形成し、所定のアニー
ル熱処理を施こす。層間絶縁膜17となるPSG膜をC
VD法によって全面に形成し1フオトエツチング法によ
ってソース・ドレイン領域15.16が表出するコンタ
クトホール(直径:0.6−1深:0.6J−)を形成
する。
次に、特願昭63−185005号にて用いたのと同様
なスパッタリング装置を用いて、コンタクト(Ti)層
18、バリアー層(TiN層)19およびアルミニウム
配線層20を順次形成する。
Ti コンタクト層18の形成を下言己スパッタリング
条件にて行なう。
ターゲット:純度99.99%の金属チタン導入ガス 
:アルゴン(20secm)装置内圧カニ 2mTor
r 基板加熱ヒーター温度二600℃ スパッタ直流電カニ5kv! Ti層厚さ: 2Qnm 次に、同じターゲットを用いて、窒素ガス(80sec
m一定)を導入することおよび酸素ガスを第1図又は第
2図に示すように添加(導入)することを除いて上述ス
パッタリング条件にてTiN層19(厚さ:  101
00nを71層18上に形成する。
第1図の場合には、TiN層形成の途中で酸素ガス(2
0secm)を5秒間5秒間隔で3回パルス的に添加し
ており、第2図の場合には、15秒間だけ成膜途中に添
加する。TiN層形成の最終段階では酸素ガスを添加し
ない状態にする。TiN層の表面から10〜25nmの
深さまでは酸素を含んでいないので、上層のアルミニウ
ム配線層への影響はない。なお、第1図および第2図に
て、アルゴンガス(合計20sccm)が別系統(異な
る導入管)で導入されており、Ar(1)は基板加熱台
上に搭載した基板の背面から流し、Ar(,2)はスパ
ッタ室内へ直接に流して供給されている。
比較のために、特願昭63−185005号にて提案し
た方法によると、第3図に示すようにガス(窒素ガス、
酸素ガスおよびアルゴンガス)をスパッタリング装置に
導入してTiN層を形成することになり、酸素ガスが窒
素ガスと共にTiN層形成中添加されている。
上述した条件にてTiN層(厚さ: 500nm)を5
in2膜上に直接にスパッタリングにて形成して、その
比抵抗を測定したところ下記第1表の結果が得られた。
第1表 TiN層の比抵抗 このように、本発明に係る形成方法でのTiN層はその
比抵抗が提案した方法の場合よりも約十分の−と大幅に
小さい。
Ti8層19の形成後に、同じスパッタリング装置でア
ルミニウム層20の形成を下記スパッタリング条件にて
行なう。
ターゲット:純AA 導入ガス :アルゴン(50secm)装置内圧カニ 
5mTorr 基板加熱温度:180℃ スパッタ直流電カニ 10kW A1層厚さ:l、Qm このようにして形成された配線を有するMO5F[ET
において、MTFは第8図にて示した酸素無添加の場合
とほぼ同じになり、TiN層形成時の酸素添加にかかわ
らずMTFの低下はなく、提案した従来方法の場合より
も改善されている。
コンタクト層18には上述のT1の他にポリシリコンを
用いることができ、この場合にはCVD法によって形成
する。さらに、チタンシリサイド、タングステン、タン
グステンシリサイドをもコンタクト層18の材料として
使用可能である。
バリアー層19には窒化チタン(TiN)の他に第2表
に示すようなチタン、ジルコニウム、ハフニウムおよび
タングステンの窒化物、炭化物ないしホウ化物が使用で
きる。
金 属   窒化物 Ti    (TiN) Ta     TaN Z r     ZrN If     HfN W     WN 第2表 炭化物  ホウ化物 Tic     TiB TaCTaB ZrC2rB HfCHfB WCWB 炭化物およびホウ化物を形成するためには、窒素ガスに
代えて、炭素化合物ガス(例えば、メタンCH,)ある
いは、ホウ素化合物ガス(例えば、ジボラン82H6)
を用いればよい。あるいは、ターゲットにTi STa
 SZr SHf SWの炭化物、ホウ化物を用いても
よい。
〔発明の効果〕
以上説明したように、本発明によればアルミニウム配線
のバリアー層を形成する際に、酸素ガスの添加方式を従
来とは異なるパルス式ないし一時期添加にして、バリア
ー膜中の一部に局在化させる。このようにしてバリアー
効果を向上させることができ、かつ従来の酸素添加によ
るバリアー層の比抵抗上昇環よび配線としてのMTF低
下を大幅に防止することができる。したがって、半導体
装置の性能向上および信頼性向上が図れる。
【図面の簡単な説明】
第1図は、本発明に係る方法にしたがって、バリアー(
TiN)層形成スパッタリング時のパルス式酸素添加方
式でのガス流量と形成時間との関係を示すグラフであり
、 第2図は、本発明に係る方法にしたがって、バリアー(
TiN)層形成スパッタリング時の一時期酸素添加方式
でのガス流量と形成時間との関係を示すグラフであり、 第3図は、従来の酸素継続添加方式でのガス流と形成時
間との関係を示すグラフであり、第4図は、本発明の方
法で形成された配線を有するMO3FIETの部分断面
図であり、第5図は、TiN層形成時に従来方法で酸素
添加したときの比抗比と酸素流量及び基板加熱温度との
関係を示すグラフであり、 第6図は、バリアー層を有する配線構造を示す半導体装
置の部分断面図であり、 第7A図、第7B図および第7C図は、TiNバリアー
層のある配線を有する半導体装置でのジャンクションリ
ーク電流の度数分布を示すグラフであり、 第8図は、TiNバリアー層のある配線を有する半導体
装置でのMTFとTiN層形成時酸素添加量との関係を
示すグラフである。 11・・・シリコン基板、 15・・・ソース領域、 16・・・ドレイン領域、 17・・・層間絶縁膜、 18・・・コンタクト (T1)層、 19・・・バリアー(TiN)層、 20・・・アルミニウム配線層。

Claims (1)

    【特許請求の範囲】
  1. 1、シリコン基板上に、コンタクト層と、チタン、ジル
    コニウム、ハフニウムおよびタングステンのいずれかの
    金属の窒化物、ホウ化物又は炭化物であるバリアー層と
    、アルミニウム又はその合金の配線層とを順次形成する
    配線形成方法において、前記バリアー層の形成の途中で
    、酸素ガスを雰囲気ガスにパルス式又は一時期だけ添加
    することを特徴とする配線形成方法。
JP33654489A 1989-12-27 1989-12-27 配線形成方法 Expired - Fee Related JP2868021B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33654489A JP2868021B2 (ja) 1989-12-27 1989-12-27 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33654489A JP2868021B2 (ja) 1989-12-27 1989-12-27 配線形成方法

Publications (2)

Publication Number Publication Date
JPH03198329A true JPH03198329A (ja) 1991-08-29
JP2868021B2 JP2868021B2 (ja) 1999-03-10

Family

ID=18300232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33654489A Expired - Fee Related JP2868021B2 (ja) 1989-12-27 1989-12-27 配線形成方法

Country Status (1)

Country Link
JP (1) JP2868021B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321068A (ja) * 1994-05-24 1995-12-08 Samsung Electron Co Ltd 金属配線形成方法及びこれに使用されるスパッタリング装置
JP2014012868A (ja) * 2012-07-04 2014-01-23 Ulvac Japan Ltd バリア絶縁膜形成方法及びバリア絶縁膜形成装置
JP2022541067A (ja) * 2019-09-23 2022-09-21 マイクロン テクノロジー,インク. シリコン含有材料とシリコンと反応する別の材料との間にバリア材料を有する集積アセンブリ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321068A (ja) * 1994-05-24 1995-12-08 Samsung Electron Co Ltd 金属配線形成方法及びこれに使用されるスパッタリング装置
JP2014012868A (ja) * 2012-07-04 2014-01-23 Ulvac Japan Ltd バリア絶縁膜形成方法及びバリア絶縁膜形成装置
JP2022541067A (ja) * 2019-09-23 2022-09-21 マイクロン テクノロジー,インク. シリコン含有材料とシリコンと反応する別の材料との間にバリア材料を有する集積アセンブリ

Also Published As

Publication number Publication date
JP2868021B2 (ja) 1999-03-10

Similar Documents

Publication Publication Date Title
JP3704427B2 (ja) 半導体装置の銅金属配線形成方法
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
KR100237095B1 (ko) 반도체 소자의 제조방법
JP3626773B2 (ja) 半導体デバイスの導電層、mosfet及びそれらの製造方法
JPS6213819B2 (ja)
JP3401757B2 (ja) 半導体チップ上に低応力ポリサイド導体を形成する方法
JPH06244185A (ja) 配線構造とその製法
JPH03198329A (ja) 配線形成方法
JPH06204170A (ja) 半導体装置およびその製造方法
JPS62188268A (ja) 半導体装置
JP2000183349A (ja) シリコン製fetの製造方法
JP3109091B2 (ja) 半導体装置の製造方法
JPH0329189B2 (ja)
JP3186053B2 (ja) 半導体集積回路装置の金属配線構造の形成方法
JP3416205B2 (ja) 半導体装置およびその製造方法
JPS62115776A (ja) 半導体装置の製造方法
JPH06120355A (ja) 半導体装置の製造方法
JP3095452B2 (ja) 半導体素子の製造方法
JPH09260376A (ja) 半導体装置およびその製造方法
JPH05102154A (ja) 半導体装置
JPS63240017A (ja) 半導体装置の製造方法
JPH05102148A (ja) 半導体装置
JPS59177926A (ja) 半導体装置の製造方法
JPS59208772A (ja) 半導体装置の製造方法
JPH11162879A (ja) 半導体装置用配線構造及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071225

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081225

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees