JPH06120355A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】高融点金属を用いた電極配線の酸化を防止す
る。 【構成】Ｓｉ基板１に形成された拡散層２に電極配線が
コンタクトする。多結晶Ｓｉ膜５、ＴｉＮ膜６、及びＷ
膜７からなる配線層はＡｌ₂ Ｏ₃ 膜９により被覆され
る。Ａｌ₂ Ｏ₃ 膜９は陽極酸化により形成される。配線
層５〜７の形成に続いてＳｉＯ₂ 膜１０が形成される
際、Ａｌ₂ Ｏ₃ 膜９により該配線層が保護され、該配線
層の酸化が防止される。

Description

【発明の詳細な説明】

【０００１】［発明の目的］

【０００２】

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、より具体的には電極配線構造の製造方法に関す
る。

【０００３】

【従来の技術】従来、半導体装置の電極や配線としては
多結晶シリコンが広く使用されている。しかしながら、
半導体装置の高集積化、高速化にともない電極配線の低
抵抗による信号伝達遅延が重大な問題となってきてい
る。特に大容量、高集積化の進んでいるＭＯＳＬＳＩの
分野では、従来ゲート電極に使用されている多結晶シリ
コンは、第１層配線と共用となるので、ここでの抵抗が
デバイスの高速動作の障害となっている。

【０００４】そこで多結晶シリコンに代わる配線材料と
して、熱的な安定性と電気的な抵抗性とを有する高融点
金属のシリサイドが使用されつつある。また、最近では
Ｗ，Ｍｏなどの高融点金属そのものも電極配線として使
用しようという試みもある。高融点金属例えばＷやＭｏ
は、その電気抵抗率が多結晶シリコンよりも２桁も低
く、またシリサイドの抵抗率の１／４〜１／３であり低
抵抗の電極配線として有望視されている。

【０００５】高融点金属を用いた電極配線を形成する方
法の一例として、下記の方法が挙げられる。まず、シリ
コン基板上にゲート酸化膜を介して、多結晶シリコン膜
をＬＰＣＶＤ法で堆積し、ｎ型またはｐ型の不純物を導
入し、その上にＴｉＮ膜及びＷ膜をスパッタリングによ
り順次堆積する。次いで、通常のフォトリソグラフィ
と、フッ素系ガスを用いた反応性イオンエッチングによ
り、これらをパターニングすることにより、電極の形成
を完了する。

【０００６】このようにして形成された電極配線は、そ
の後に続く、多結晶シリコンや、シリサイドで通常用い
られている後酸化工程や、層間絶縁膜堆積工程を経なけ
ればならない。後酸化工程は８００℃〜９００℃といっ
た高温で且つ酸化性雰囲気で行われ、絶縁膜堆積工程は
通常４００℃〜５００℃で行われる。しかしＷやＭｏと
いった高融点金属や純金属は酸化に対して耐性がなく、
数ｐｐｍ程度の残留酸素が存在する雰囲気における熱処
理で容易に酸化してしまう。このため、高融点金属を用
いた電極配線は、その後に続く後酸化や絶縁膜堆積工程
により、抵抗上昇や膜剥がれ、さらに甚だしい場合は配
線自体の消失といった問題を起こす。

【０００７】そこで最近、高融点金属を堆積した後に、
高融点金属より酸化物生成エネルギが負で且つ大きい値
をとる金属あるいは半導体を被覆し、その後配線を形成
する方法が提案されている（特開昭58-171852 号公報参
照）。この方法は、高融点金属上に形成した金属あるい
は半導体膜を酸化の保護膜とすることをねらったもので
ある。

【０００８】しかしこの方法では熱処理時に、高融点金
属とその上に形成した金属あるいは半導体との間で反応
が起こり、配線抵抗が上昇する。また配線形成後の高融
点金属は側壁部が露出しており、その後に続く酸化工程
や、絶縁膜堆積工程により、側壁部から酸化されてしま
う。そのため、上記の方法は有効な対策とはなっていな
い。

【０００９】

【発明が解決しようとする課題】このように、Ｗ，Ｍｏ
等の高融点金属を用いた電極配線にあっては、後酸化
や、絶縁膜堆積等による電極配線の酸化を防止する必要
があり、これに保護膜を形成する試みが行われている。
しかしこれまで提案されている方法では配線抵抗上昇や
側壁部からの酸化等の不具合が発生し、有効な解決策に
はなっていない。

【００１０】本発明は上記事情を考慮してなされたもの
で、その目的とするところは、高融点金属を用いた電極
配線の表面及び側壁に安定な酸化防止層を形成し、高温
の酸化雰囲気でも高融点金属の酸化を防止し、配線抵抗
の増大及び膜剥がれを防止することができ、スループッ
ト及び歩留まりの向上をはかり得る半導体装置の製造方
法を提供することにある。

【００１１】［発明の構成］

【００１２】

【課題を解決するための手段】本発明は、半導体素子が
形成された半導体基板上に高融点金属層を含む電極配線
層を形成し、その後に熱処理、酸化処理、または絶縁膜
堆積等を行う工程を有する半導体装置の製造方法におい
て、電極配線層形成後に、該電極配線層の表面に被膜を
形成し、その後に熱処理、酸化処理または絶縁膜堆積等
を行う工程を行う。被膜としては酸化アルミニウム或い
は高融点金属のホウ化物を使用する。

【００１３】

【作用】酸化アルミニウム中の酸素の拡散係数は、従来
用いられているシリコン酸化物中の拡散係数に比べ、４
桁小さい。そのため、これを被膜として使用すると、半
導体装置を酸化雰囲気で熱処理した場合でも、雰囲気か
らの酸化種が、酸化アルミニウム中を拡散しにくく、電
極配線である高融点金属層が酸化されることはない。

【００１４】酸化アルミニウムは、化成スパッタなどの
ＰＶＤ膜やＣＶＤ法による堆積膜では、必然的に存在す
る欠陥やピンホール、またさらに低密度性のため、有効
な保護膜とはなり得ない。本発明では、酸化アルミニウ
ムはウエハ全面にアルミニウムを形成した後、５００℃
以下の低温で酸化して形成する。ここで５００℃以上の
酸化ではアルミニウムが高融点金属中に拡散するため、
均一な酸化アルミニウムが形成できない。均一な酸化ア
ルミニウムを形成する他の方法としては、電極配線層表
面にアルミニウムを選択的に形成するか、或いは高融点
金属中にアルミニウムを含有させておき熱酸化する方法
がある。この様にしても、高密度の酸化アルミニウムを
電極配線層のまわりに形成することができる。

【００１５】金属ホウ化物は純金属に比べ、平衡酸素分
圧が高く、酸化されにくい。また、たとえホウ化物が酸
化されたとしても、その際形成される酸化ほう素は融点
が低いため、高温で液状のガラスとなり、金属酸化物層
の隙間を埋め、これにより酸化物層が緻密化する。従っ
て、酸化物層内の酸化種の内方拡散が抑制され、酸化の
進行が極めて遅いものとなる。

【００１６】この様に、被膜として酸化アルミニウム或
いは高融点金属のホウ化物を使用することにより、電極
配線の耐酸化性が飛躍的に向上する。それによって、そ
の後の熱工程での電極配線の酸化に対するプロセスマー
ジンが拡大し、炉の構成や雰囲気条件を厳密に制御する
必要がなくなるので、生産のスループット及び歩留まり
を向上させることが可能となる。

【００１７】

【実施例】以下、本発明の詳細を図示の実施例によって
説明する。

【００１８】図１乃至図３は本発明の第１実施例に係る
製造方法を説明するための工程断面図であり、これらは
電極配線と拡散層とのコンタクト部の様子を示してい
る。

【００１９】まず、図１（ａ）に示すごとく、例えばｐ
形シリコン基板１表面の所望領域にｎ型不純物、例えば
砒素をイオン注入した後、９００℃、３０分間の熱処理
を施してｎ⁺ 型拡散層２を形成した。続いて、ＬＰＣＶ
Ｄ法により基板１全面にＳｉＯ₂ 膜３を堆積した後、通
常のフォトリソグラフィ法と反応性イオンエッチング技
術によりＳｉＯ₂ 膜３を選択的に除去して拡散層２に対
応する部分にコンタクトホール４を開孔した。

【００２０】次いで、図１（ｂ）に示す如く、縦型ＬＰ
ＣＶＤ炉内でコンタクトホール４を含むＳｉＯ₂ 膜３全
面に厚さ５０ｎｍの多結晶シリコン膜５を堆積した後、
多結晶シリコン膜５に飛程距離（Ｒｐ）が表面から４０
ｎｍ程度（基板１と膜５との界面付近）となるように砒
素イオンを加速電圧６５ｋｅＶの条件で注入した。この
砒素イオン注入により、多結晶シリコン膜５内に拡散層
２と同一導電型の不純物が導入されると共に、シリコン
基板１と多結晶シリコン膜５の界面に生成した自然酸化
膜がイオンミキシングにより破壊され、多結晶シリコン
膜５が拡散層２に対して良好にコンタクトされた。

【００２１】次いで、図１（ｃ）に示す如く、スパッタ
蒸着法によりＴｉターゲットを窒素とアルゴンとの混合
ガス（５０％づつ）で、スパッタリングして多結晶シリ
コン膜５上に厚さ５０ｎｍのＴｉＮ膜６を堆積した。

【００２２】続いて、図２（ｄ）に示す如く、Ｈ₂ 、Ｓ
ｉＨ₄ 及びＷＦ₆ の混合ガスを用いたＬＰＣＶＤ法によ
り、ＴｉＮ膜６上に厚さ１５０ｎｍのＷ膜７を堆積し
た。ここでガスの圧力はＨ₂ を０．１７３Ｔｏｒｒ、Ｓ
ｉＨ₄ を０．０１３Ｔｏｒｒ、ＷＦ₆ を０．０６５Ｔｏ
ｒｒの各分圧に保持し、基板温度は４２０℃に保持し
た。その後、図２（ｅ）に示す如く、通常のフォトリソ
グラフィとＳＦ₆ ガスを用いた反応性イオンエッチング
により、Ｗ膜７、ＴｉＮ膜６、多結晶シリコン膜５を順
次選択的に除去して多結晶シリコン膜５、ＴｉＮ膜６及
びＷ膜７からなる三層構造の配線を形成した。この後
に、図２（ｆ）に示す如く全面にＡｌ膜８を２０ｎｍ形
成した。次いで、基板をほう酸アンモニウムのエチレン
グリコール溶液中に浸し、ウエハを陽極として２０Ｖの
直流電圧を印可し１０分間の陽極酸化を行った。このと
きのほう酸アンモニウムのエチレングリコール溶液は室
温で、人為的には加熱していない。

【００２３】この陽極酸化で、図３（ｇ）に示す如くＷ
膜７、ＴｉＮ膜６、多結晶シリコン膜５からなる三層構
造の配線層の表面及びＳｉＯ₂ 膜３上に約２５ｎｍの酸
化アルミニウム膜（Ａｌ₂ Ｏ₃ ）９が形成された。オー
ジェ電子分光（ＡＥＳ）分析によるとＡｌ膜８はすべて
酸化され、酸化アルミニウム膜（Ａｌ₂ Ｏ₃ ）９になっ
ており、またＷ中にはＡｌの拡散は全くないことが確認
された。

【００２４】次いで、図３（ｈ）及び（ｉ）に示す如
く、７００℃に設定された石英管炉に前記基板を導入
し、Ｎ₂ ガスをキャリアガスとし、ＴＥＯＳガスを導入
し、全圧０．８ＴｏｒｒでＬＰＣＶＤ法により、ＳｉＯ
₂ 膜１０を０．１μｍ堆積した。続いて、６１０℃に設
定された石英管炉に前記基板を導入して、ＴＥＯＳ２０
０ｓｃｃｍ、ＰＨ₃ を３００ｓｃｃｍ、ＴＭＢ（テトラ
メトキシボラン）を２０ｓｃｃｍ、Ｏ₂ を３００ｓｃｃ
ｍ導入し、全圧を０．８ＴｏｒｒでＢＰＳＧ膜１１を
０．３μｍ堆積した。その後、Ｎ₂ を３０ｌ／ｍｉｎ、
ＰＯＣｌ₃ を４ｌ／ｍｉｎ、Ｏ₂ を０．５ｌ／ｍｉｎ導
入し、８５０℃、１５分の熱処理を行った。以上により
配線の形成を完了した。なお、図３（ｉ）は図３（ｈ）
のＸ−Ｘ線に沿う断面図である。

【００２５】ここで従来の方法により形成された配線、
すなわち配線表面を陽極酸化で形成した酸化アルミニウ
ムで被覆しなかった場合は、Ｗ膜７が酸化され、膜剥が
れした。しかし本実施例の方法により形成された配線で
は、抵抗の上昇や、層間膜の剥がれ等の異常は一切見ら
れず良好なものであった。

【００２６】図４は本発明の第２実施例に係る製造方法
を説明するための工程断面図である。

【００２７】まず、図４（ａ）に示す如く、比抵抗６Ω
・ｃｍのｐ型（１００）Ｓｉ基板２１上に、プラズマＣ
ＶＤ法によって３５０℃で、ＳｉＨ₄ とＮ₂ Ｏとの混合
ガスを用い、０．８μｍのＳｉＯ₂ 膜２２を形成し、続
いて１０ｎｍのＴｉＮ膜２３を形成した。ＴｉＮ膜２３
は２００℃の基板温度でＴｉのターゲットをＮ₂ とＡｒ
（５０％ずつ）の混合ガス中で圧力を５ｍＴｏｒｒと設
定し、スパッタ法により形成した。

【００２８】次いで、ＬＰＣＶＤ法により水素
（Ｈ₂ ）、モノシラン（ＳｉＨ₄ ）及び６弗化タングス
テン（ＷＦ₆ ）の混合ガスを用い、Ｈ₂ を０．１７３Ｔ
ｏｒｒ、ＳｉＨ₄ を０．０１３Ｔｏｒｒ、ＷＦ₆ を０．
０６５Ｔｏｒｒの各分圧に保持し、４２０℃の基板温度
で、図４（ｂ）に示す如くＴｉＮ膜２３上にＷ膜（高融
点金属膜）２４を約１５０ｎｍ形成した。その後、図４
（ｃ）に示す如く、通常のリソグラフィと反応性イオン
エッチング（ＲＩＥ）を用いて、Ｗ膜２４及びＴｉＮ膜
２３を選択エッチングし、配線パターンを加工した。そ
の後、ＬＰＣＶＤ法によりＷ／ＴｉＮ配線２５表面のみ
に選択的に２〜２０ｎｍのＡｌ膜２６を形成した。この
ときＡｌの堆積は基板温度を３００℃で、Ａｒをキャリ
アガスとし、ＴＩＢＡ（トリイソブチルアルミ）を反応
槽へ供給した。

【００２９】次いで、図４（ｄ）に示す如く、７００℃
に設定された石英管炉に前記基板を導入し、Ｎ₂ ガスを
キャリアガスとし、ＴＥＯＳガスを導入し、全圧０．８
ＴｏｒｒでＬＰＣＶＤ法により、層間絶縁膜であるＳｉ
Ｏ₂ 膜２７を０．３μｍ堆積した。以上により配線の形
成を完了した。このときＡｌ膜２６は一部酸化され、酸
化アルミニウム（Ａｌ₂ Ｏ₃ ）になっていることがオー
ジェ電子分光（ＡＥＳ）分析により判明した。

【００３０】ここで従来の方法により形成された配線、
すなわち配線表面をＡｌで被覆しなかった場合は、層間
絶縁膜形成後に、Ｗ膜２４が酸化され、抵抗の上昇や、
一部膜剥がれが起きていた。しかし本実施例の方法にに
より形成された配線では、抵抗の上昇や、層間膜の剥が
れ等の異常は一切見られず良好なものであった。

【００３１】図５及び図６は本発明の第３実施例に係る
製造方法を説明するための工程断面図であり、ＣＭＯＳ
構造の例を示している。

【００３２】まず、図５（ａ）に示す如く、比抵抗５Ω
・ｃｍ、面方位（１００）のｎ型Ｓｉ基板３１に１００
０℃乾燥酸素中にて１０ｎｍのＳｉＯ₂ ３２を形成し
た。そして、Ｂ⁺ を１ＭｅＶで２×１０¹³ｃｍ^-2イオン
注入し、１０００℃において６０分の熱処理を行い、ボ
ロン濃度が１×１０¹⁷ｃｍ^-3程度のｐ型ウエル３３を形
成した。

【００３３】次いで、図５（ｂ）に示す如く、フィール
ド酸化膜を形成する部分にチャネルストップイオン注入
を行った後、０．６μｍのフィールド酸化膜３４を形成
した。

【００３４】続いて、トランジスタ形成領域のＳｉ表面
層を露出した後、酸素及び水蒸気分圧を１ｐｐｍ以下に
コントロールしたＡｒ中にて１０００℃３０分の熱処理
し、さらに８５０℃、１０％ＨＣｌを含む乾燥酸素中
で、７〜１０ｎｍのゲート酸化膜３５を形成した。その
後、ＳｉＨ₄ を用いたＬＰＣＶＤ法で５０ｎｍの多結晶
Ｓｉ膜３６を堆積した。堆積温度は６２０℃、ＳｉＨ₄
流量は５０〜１００ｓｃｃｍ、圧力は０．１Ｔｏｒｒ
で、Ｓｉの堆積速度は１０〜１５ｎｍ／ｍｉｎであっ
た。多結晶Ｓｉ膜３６に対して、ｎチャネルＭＯＳＦＥ
Ｔ形成領域には、Ａｓ⁺ イオンを１２ｋｅＶで１×１０
¹⁵ｃｍ^-2イオン注入し、ｐチャネルＭＯＳＦＥＴ形成領
域には、ＢＦ₂ ⁺ イオンを１０ｋｅＶで１×１０¹⁵ｃｍ
^-2イオン注入した。選択的なイオン注入はレジストマス
クを用いて行った。

【００３５】次いで、Ｔｉ（Ｎ（ＣＨ₃ ）₂ ）₄ を用い
たＬＰＣＶＤで、基板温度７００〜８００℃、０．０１
〜０．５Ｔｏｒｒの条件で５ｎｍのＴｉＮ３７を形成し
た。続いて、Ａｌを含んだＷターゲットを５ｍＴｏｒｒ
のＡｒ雰囲気中でスパッタリングし、ＴｉＮ膜３７上に
１５０ｎｍのＷ−Ａｌ合金膜３８を形成した。このとき
形成される合金膜中のＡｌ組成は１〜７５％（原子濃
度）の範囲がよい。

【００３６】次いで、図５（ｃ）に示すように、エキシ
マレーザ・リソグラフィ技術を用いて所望の電極・配線
形状のレジストパターンを形成し、さらにＣｌ₂ ／Ｈｅ
ガス系反応性イオンエッチング技術を用いＷ−Ａｌ（１
５０ｎｍ）／ＴｉＮ（５ｎｍ）／Ａｓドープ及びＢドー
プ多結晶Ｓｉ（５０ｎｍ）積層構造をエッチングした。
続いて、レジストを酸素プラズマアッシングで剥離した
後、エチレングリコール洗浄、アルコール洗浄、脱イオ
ン純水洗浄を順次行ない、窒素中にて乾燥させた。ソー
ス、ドレイン上のＳｉＯ₂ 膜３５の残厚を３〜５ｎｍと
してｎチャネルＭＯＳＦＥＴ形成領域にはＡｓ⁺ イオン
を２０ｋｅＶで１×１０¹⁴ｃｍ^-2イオン注入し、注入層
３９を形成した。ｐチャネルＭＯＳＦＥＴ形成領域には
Ｇｅ⁺ を１０ｋｅＶで１×１０¹⁵ｃｍ^-2イオン注入し、
Ｓｉ基板の表面を非晶質化した後に、ＢＦ₂ ⁺ イオンを
２０ｋｅＶで１×１０¹⁴ｃｍ^-2イオン注入し、注入層４
０を形成した。

【００３７】次いで、減圧可能な縦型炉に基板をセット
し、１×１０^-7Ｔｏｒｒに減圧した後に窒素１０ｌ／ｍ
ｉｎを流して１気圧とし、８００℃まで５分以内に昇温
した後に水素を２００ｓｃｃｍ、水蒸気を２０ｓｃｃｍ
導入して、３０分酸化した。この酸化工程によって、図
６（ｄ）に示すように、Ｗ−Ａｌ合金膜３８の表面には
５〜２０ｎｍの酸化アルミニウム（Ａｌ₂ Ｏ₃ ）膜４１
が形成された。さらに多結晶Ｓｉ膜３６の側壁には２０
ｎｍの酸化膜４２が、ソース、ドレイン上には１８ｎｍ
の酸化膜４３が形成された。このとき、Ｎ₂ 希釈水素／
水蒸気酸化以外に、６００〜８００℃のＮ₂ 希釈の酸素
中にて１気圧以上の圧力で酸化してもよい。

【００３８】この後に７００℃に設定された石英管炉に
前記基板を導入し、Ｎ₂ ガスをキャリアガスとし、ＴＥ
ＯＳガスを導入し、全圧０．８ＴｏｒｒでＬＰＣＶＤ法
により、層間絶縁膜であるＳｉＯ₂ 膜４４を全面に２０
０ｎｍ堆積した。

【００３９】次いで、図６（ｅ）に示すように、ＣＨＦ
₃ とＨ₂ ガスを用いた反応性イオンエッチングによって
ＳｉＯ₂ 膜４３、４４を一部除去し、電極・配線の側壁
部に選択的にＳｉＯ₂ 膜を残置させた。このとき電極・
配線の上部の酸化アルミニウム（Ａｌ₂ Ｏ₃ ）膜はエッ
チングされずに残っていた。そしてｎチャネルＭＯＳＦ
ＥＴ形成領域にはＡｓ⁺ イオンを３０ｋｅＶで３．５×
１０¹⁵ｃｍ^-2イオン注入して注入層４５を、ｐチャネル
ＭＯＳＦＥＴ形成領域にはＢＦ₂ ⁺ イオンを２０ｋｅＶ
で５×１０¹⁵cm^-2イオン注入して注入層４６を形成し、
ＴＥＯＳを用いたＬＰＣＶＤ法によって０．５μｍのＳ
ｉＯ₂ 膜４７を堆積した。その後、１０００℃３０秒の
Ａｒ熱処理を行うことによってソース・ドレインを形成
した。この後ソース・ドレインにＮｉＳｉ₂ 、ＣｏＳｉ
₂ 、ＴｉＳｉ₂ などを形成してもよい。この工程の後、
ＢＰＳＧ膜、プラズマＳｉＯ₂ 膜を堆積しコンタクトホ
ールを開孔して配線を形成すればＭＯＳ−ＦＥＴが完成
する。

【００４０】このようにして、本実施例の方法を用いる
ことによってＷの酸化に起因する膜剥がれや抵抗増加は
全く観察されなかった。

【００４１】図７及び図８は本発明の第４実施例に係る
製造方法を説明するための工程断面図である。

【００４２】まず、図７（ａ）に示す如く、比抵抗６Ω
・ｃｍのｐ型（１００）Ｓｉ基板５１上にプラズマＣＶ
Ｄ法によって３５０℃でＳｉＨ₄ とＮ₂ Ｏとの混合ガス
を用いて、０．８μｍのＳｉＯ₂ 膜５２を形成し、続い
て１０ｎｍのＴｉＮ膜５３を形成した。ＴｉＮ膜５３は
２００℃の基板温度でＴｉのターゲットをＮ₂ とＡｒ
（５０％ずつ）の混合ガス中で圧力を５ｍＴｏｒｒと設
定し、スパッタ法により形成した。

【００４３】次いで、ＬＰＣＶＤ法により水素
（Ｈ₂ ）、モノシラン（ＳｉＨ₄ ）及び６弗化タングス
テン（ＷＦ₆ ）の混合ガスを用い、Ｈ₂ を０．１７３Ｔ
ｏｒｒ、ＳｉＨ₄ を０．０１３Ｔｏｒｒ、ＷＦ₆ を０．
０６５Ｔｏｒｒの各分圧に保持し、４２０℃の基板温度
で、図７（ｂ）に示す如くＴｉＮ膜５３上にＷ膜（高融
点金属膜）５４を約１５０ｎｍ形成した。その後、図７
（ｃ）に示す如く、通常のリソグラフィと反応性イオン
エッチング（ＲＩＥ）を用いて、Ｗ膜５４及びＴｉＮ膜
５３を選択エッチングし、配線パターンを加工した。そ
の後、４００℃の乾燥酸素中で１５分間の酸化を行っ
た。この酸化によりＷ膜５４上には約１０ｎｍのタング
ステン酸化物５５が形成された。その後、基板全面に約
２０ｎｍのＡｌ膜５６を形成した。次いで、７００℃の
乾燥酸素中で３０分の熱処理をした。この熱処理でＡｌ
膜５６が表面から熱酸化されると同時に、Ｗ膜５４上の
タングステン酸化物５５がＡｌ膜５６により還元され、
したがって、Ｗ膜５４に接しているＡｌ膜５６は酸化さ
れた。これにより、図８（ｄ）に示す如くＡｌ膜５６が
表と裏側から酸化され、全て酸化アルミニウム膜５７と
なった。ここで、Ａｌ膜５６形成前にＷ膜５４の表面を
酸化しておくことにより、Ａｌ膜５６の選択酸化の条件
のマージンが広がる。

【００４４】次いで、図８（ｅ）に示す如く、７００℃
に設定された石英管炉に前記基板を導入し、Ｎ₂ ガスを
キャリアガスとし、ＴＥＯＳガスを導入し、全圧０．８
ＴｏｒｒでＬＰＣＶＤ法により、層間接絶縁であるＳｉ
Ｏ₂ 膜５８を０．３μｍ堆積した。以上により配線の形
成を完了した。

【００４５】ここで従来の方法により形成された配線、
すなわち配線表面をＡｌで被覆しなかった場合は、層間
絶縁膜形成後に、Ｗ膜５４が酸化され、抵抗の上昇や、
一部膜剥がれが起きていた。しかし本実施例の方法によ
り形成された配線では、抵抗の上昇や、層間膜の剥がれ
等の異常は一切見られず良好なものであった。

【００４６】図９は、本発明の第５実施例に係る製造方
法を説明するための工程で断面図である。

【００４７】まず、図９（ａ）に示す如く、比抵抗６Ω
・ｃｍのＰ型（１００）Ｓｉ基板６１上にプラズマＣＶ
Ｄ法によって３５０℃でＳｉＨ₄ とＮ₂ Ｏとの混合ガス
を用いて、０．８μｍのＳｉＯ₂ 膜６２を形成し、続い
て１０ｎｍのＴｉＮ膜６３を形成した。ＴｉＮ膜６３は
２００℃の基板温度でＴｉのターゲットをＮ₂ とＡｒ
（５０％ずつ）の混合ガス中で圧力を５ｍＴｏｒｒと設
定し、スパッタ法により形成した。

【００４８】次いで、ＬＰＣＶＤ法により水素
（Ｈ₂ ）、モノシラン（ＳｉＨ₄ ）及び６弗化タングス
テン（ＷＦ₆ ）の混合ガスを用い、Ｈ₂ を０．１７３Ｔ
ｏｒｒ、ＳｉＨ₄ を０．０１３Ｔｏｒｒ、ＷＦ₆ を０．
０６５Ｔｏｒｒの各分圧に保持し、４２０℃の基板温度
で、図９（ｂ）に示す如くＴｉＮ膜６３上にＷ膜（高融
点金属膜）６４を約１５０ｎｍ形成した。その後、図９
（ｃ）に示す如く、通常のリソグラフィと反応性イオン
エッチング（ＲＩＥ）を用いて、Ｗ膜６４及びＴｉＮ膜
６３を選択エッチングし、配線パターンを加工した。

【００４９】その後、基板を４００℃〜８００℃に加熱
した状態でＢを含むガスを用いＷ膜６４の表面にプラズ
マホウ化により保護層として、Ｗ₂ Ｂ₅ 膜６５（金属ホ
ウ化物層）を形成した。このホウ化物層の厚さは１〜５
０ｎｍの範囲がよく、特に５〜３０ｎｍの範囲が望まし
い。このホウ化物層によりＷの耐酸化性が向上する。ま
た６００℃以上のホウ化の場合、ＴｉＮ膜が露出する部
分ではＴｉＮの表面がＴｉＢ₂ 化し、ＴｉＮの耐酸化性
が向上する。

【００５０】一例としてここで、ホウ化物層の形成は次
のようにして行った。すなわち、Ｗ膜６４を形成し、パ
ターニングした試料を、平行平板型高周波電極を設けた
真空装置内にセットし、ターボ分子ポンプを用いて１×
１０^-7Ｔｏｒｒに減圧した後、ジボラン（Ｂ₂ Ｈ₆ ）を
１００ｓｃｃｍ導入して真空装置内の圧力を０．３３Ｔ
ｏｒｒとした。この状態で、１３．５６ＭＨｚの高周波
電力を印加し、プラズマを１０分間発生させた。このと
き基板はセラミックヒータにより、約５００℃に加熱し
た。このジボラン（Ｂ₂ Ｈ₆ ）プラズマ処理によりＷ膜
６４の表面にＷ₂ Ｂ₅ に近い組成のタングステンホウ化
物が形成されていることがＸ線光電子分光法により確認
された。ここで、ほう素はホウ化物層中に１０〜９０ａ
ｔｍ％存在することが好ましい。

【００５１】なお、上記プラズマホウ化は、プラズマが
安定に発生する条件、例えば０．０１〜０．５Ｔｏｒｒ
の圧力下で１〜３０分行うのがよい。

【００５２】次いで、７００℃に設定された石英管炉に
前記基板を導入し、Ｎ₂ ガスをキャリアガスとし、ＴＥ
ＯＳガスを導入し、全圧０．８ＴｏｒｒでＬＰＣＶＤ法
により、層間絶縁膜であるＳｉＯ₂ ６６を０．３μｍ堆
積した。以上により配線の形成を完了した。

【００５３】ここで従来の方法により形成された配線、
すなわち表面ホウ化処理を施さなかった配線では、層間
絶縁膜形成後に、Ｗ膜６４が酸化され、抵抗の上昇や、
一部膜剥がれが起きていた。しかし本実施例の方法によ
り形成された配線では、抵抗の上昇や、層間膜の剥がれ
等の異常は一切見られず良好なものであった。

【００５４】図１０乃至図１２は本発明の第６実施例に
係る製造方法を説明するための工程断面図であり、これ
らは配線電極と拡散層とのコンタクト部の様子を示して
いる。

【００５５】まず、図１０（ａ）に示すごとく、例えば
ｐ形シリコン基板７１表面の所望領域にｎ型不純物、例
えば砒素をイオン注入した後、９００℃、３０分間の熱
処理を施してｎ⁺ 型拡散層７２を形成した。続いて、Ｌ
ＰＣＶＤ法により基板７１全面にＳｉＯ₂ 膜７３を堆積
した後、通常のフォトリソグラフィ法と反応性イオンエ
ッチング技術によりＳｉＯ₂ 膜７３を選択的に除去して
拡散層７２に対応する部分にコンタクトホール７４を開
孔した。

【００５６】次いで、図１０（ｂ）に示す如く、縦型Ｌ
ＰＣＶＤ炉内でコンタクトホール７４を含むＳｉＯ₂ 膜
７３全面に厚さ５０ｎｍの多結晶シリコン膜７５を酸素
の取り込みを少なくした条件で堆積した後、多結晶シリ
コン膜７５に飛程距離（Ｒｐ）が表面から４０ｎｍ程度
（基板７１と膜７５との界面付近）となるように砒素イ
オンを加速電圧６５ｋｅＶの条件で注入した。この砒素
イオン注入により、多結晶シリコン膜７５内に拡散層７
２と同一導電型の不純物が導入されると共に、シリコン
基板７１と多結晶シリコン膜７５の界面に生成した自然
酸化膜がイオンミキシングにより破壊され、多結晶シリ
コン膜７５が拡散層７２に対して良好にコンタクトされ
た。

【００５７】次いで図１０（ｃ）に示す如く、スパッタ
蒸着法によりＴｉターゲットを窒素とアルゴンとの混合
ガス（５０％づつ）で、スパッタリングして多結晶シリ
コン膜７５上に厚さ５０ｎｍのＴｉＮ膜７６を堆積し
た。

【００５８】続いて、図１１（ｄ）に示す如く、Ｈ₂ 、
ＳｉＨ₄ 及びＷＦ₆ の混合ガスを用いたＬＰＣＶＤ法に
より、ＴｉＮ膜７６上に厚さ１５０ｎｍのＷ膜７７を堆
積した。ここでガスの圧力はＨ₂ を０．１７３Ｔｏｒ
ｒ、ＳｉＨ₄ を０．０１３Ｔｏｒｒ、ＷＦ₆ を０．０６
５Ｔｏｒｒの各分圧に保持し、基板温度は４２０℃に保
持した。その後、図１１（ｅ）に示す如く、通常のフォ
トリソグラフィとＳＦ₆ガスを用いた反応性イオンエッ
チングにより、Ｗ膜７７、ＴｉＮ膜７６、多結晶シリコ
ン膜７５を順次選択的に除去して多結晶シリコン膜７
５、ＴｉＮ膜７６及びＷ膜７７からなる三層構造の配線
を形成した。この後に、基板に７度の角度をつけた回転
イオン注入法で、全面にＢ⁺ イオンを２０ｋｅＶ、２×
１０¹⁶ｃｍ^-2で注入した。次いで、これを真空装置の中
にセットし、ターボ分子ポンプを用いて１×１０^-6Ｔｏ
ｒｒに減圧した後、酸素分圧を１０ｐｐｍ以下に抑えて
ＡｒまたはＮ₂ を導入し、８５０℃、３０分の熱処理を
行った。これにより、図１１（ｆ）に示す如くＷ膜７７
の表面にＷ₂ Ｂ₅ の組成に近いタングステンホウ化物層
７８が形成された。

【００５９】次いで図１２（ｇ）及び（ｈ）に示す如
く、基板温度を４５０℃に設定し、アルゴン（Ａｒ）に
より希釈されたモノシラン（ＳｉＨ₄ ）と酸素（Ｏ₂ ）
の混合ガスを用いて常圧化学気相成長（ＡＰＣＶＤ）法
により、配線上に層間絶縁膜であるＳｉＯ₂ 膜７９を
０．５μｍ堆積した。以上により配線の形成を完了し
た。なお、図１２（ｈ）は図１２（ｇ）のＸ−Ｘ′線に
沿う断面図である。

【００６０】このようにして形成された配線では、抵抗
の上昇や、層間膜の剥がれ等の異常は一切見られず良好
なものであった。

【００６１】図１３及び図１４は本発明の第７実施例に
係る製造方法を説明するための工程断面図であり、ＣＭ
ＯＳ構造の例を示している。

【００６２】まず、図１３（ａ）に示す如く、比抵抗５
Ω・ｃｍ、面方位（１００）のｎ型Ｓｉ基板８１に１０
００℃乾燥酸素中にて１０ｎｍのＳｉＯ₂ ８２を形成し
た。そして、Ｂ⁺ を１ＭｅＶで２×１０¹³ｃｍ^-2イオン
注入し、１０００℃において６０分の熱処理を行い、ボ
ロン濃度が１×１０¹⁷ｃｍ^-3程度のｐ型ウエル８３を形
成した。

【００６３】次いで、図１３（ｂ）に示す如く、フィー
ルド酸化膜を形成する部分にチャネルストップイオン注
入を行った後、０．６μｍのフィールド酸化膜８４を形
成した。

【００６４】続いて、トランジスタ形成領域のＳｉ表面
層を露出した後、酸素及び水蒸気分圧を１ｐｐｍ以下に
コントロールしたＡｒ中にて１０００℃３０分の熱処理
し、さらに８５０℃、１０％ＨＣｌを含む乾燥酸素中
で、７〜１０ｎｍのゲート酸化膜８５を形成した。その
後、ＳｉＨ₄ を用いたＬＰＣＶＤ法で５０ｎｍの多結晶
Ｓｉ膜８６を堆積した。堆積温度は６２０℃、ＳｉＨ₄
流量は５０〜１００ｓｃｃｍ、圧力は０．１Ｔｏｒｒ
で、Ｓｉの堆積速度は１０〜１５ｎｍ／ｍｉｎであっ
た。多結晶Ｓｉ膜８６に対して、ｎチャネルＭＯＳＦＥ
Ｔ形成領域には、Ａｓ⁺ イオンを１２ｋｅＶで１×１０
¹⁵ｃｍ^-2イオン注入し、ｐチャネルＭＯＳＦＥＴ形成領
域には、ＢＦ₂ ⁺ イオンを１０ｋｅＶで１×１０¹⁵ｃｍ
^-2イオン注入した。選択的なイオン注入はレジストマス
クを用いて行った。

【００６５】次いで、この状態の試料を真空装置の中に
セットし、真空装置内を５００ｌ／ｓｅｃの排気容量の
ターボ分子ポンプを用いて１×１０^-8Ｔｏｒｒに減圧し
た後、基板表面にハロゲンランプを照射し、Ｓｉ基板温
度を４５０〜７００℃の温度に昇温した。１分後に、Ｎ
Ｈ₃ 、ＷＦ₆ 、Ｈ₂ 及びＡｒを各々１００ｓｃｃｍ、４
００ｓｃｃｍ、５００ｓｃｃｍ、５００ｓｃｃｍ流し
て、スロットルバルブを用いて全圧０．２Ｔｏｒｒにコ
ントロールした。１００ｓｅｃの堆積時間で２０ｎｍの
Ｗ₂ Ｎ膜８７を形成し、続いてＨ₂ 、ＳｉＨ₄ 及びＷＦ
₆ の混合ガスを用いて各々０．１７３Ｔｏｒｒ、０．０
１３Ｔｏｒｒ、０．０６５Ｔｏｒｒ圧に保持し、４５０
℃の基板温度で、Ｗ₂ Ｎ膜８７上に１００ｎｍのＷ膜８
８を形成した。

【００６６】次いで、図１３（ｃ）に示すように、エキ
シマレーザ・リソグラフィ技術を用いて所望の電極・配
線形状のレジストパターンを形成し、さらにＣｌ₂ ／Ｈ
ｅガス系反応性イオンエッチング技術を用いＷ（１００
ｎｍ）／Ｗ₂ Ｎ（２０ｎｍ）／Ａｓドープ及びＢドープ
多結晶Ｓｉ（５０ｎｍ）積層構造をエッチングした。続
いて、レジストを酸素プラズマアッシングで剥離した
後、エチレングリコール洗浄、アルコール洗浄、脱イオ
ン純水洗浄を順次行ない、窒素中にて乾燥させた。ソー
ス、ドレイン上のＳｉＯ₂ 膜８５の残厚を３〜５ｎｍと
してｎチャネルＭＯＳＦＥＴ形成領域にはＡｓ⁺ イオン
を２０ｋｅＶで１×１０¹⁴ｃｍ^-2イオン注入し、注入層
８９を形成した。ｐチャネルＭＯＳＦＥＴ形成領域には
Ｇｅ⁺ を１０ｋｅＶで１×１０¹⁵ｃｍ^-2イオン注入し、
Ｓｉ基板の表面を非晶質化した後に、ＢＦ₂ ⁺ イオンを
２０ｋｅＶで１×１０¹⁴ｃｍ^-2イオン注入し、注入層９
０を形成し、窒素中にて８５０℃、３０分の熱処理を行
った。

【００６７】次いで、Ｓｉ基板を真空槽に入れターボ分
子ポンプを用いて１×１０^-7Ｔｏｒｒに減圧した後に、
ランプを用いて基板を５００℃に昇温して１分後にジボ
ラン（Ｂ₂ Ｈ₆ ）ガスを１００〜５００ｓｃｃｍ導入
し、スロットルバルブを用い１×１０^-2Ｔｏｒｒにした
状態で、２．４５ＧＨｚのマイクロ波（パワー：５００
Ｗ〜１ｋＷ）を印加した。１０分間のジボランプラズマ
ホウ化によってＷ膜８８の表面に約１５〜２０ｎｍのＷ
₂ Ｂ₅ 膜９１を形成した。

【００６８】次いで、減圧可能な縦型炉に基板をセット
し、１×１０^-7Ｔｏｒｒに減圧した後に窒素１０ｌ／ｍ
ｉｎを流して１気圧とし、８００℃まで５分以内に昇温
した後に水素を２００ｓｃｃｍ、水蒸気を２０ｓｃｃｍ
導入して、３０分酸化した。この酸化工程によって、図
１４（ｄ）に示すように多結晶Ｓｉ膜８６の側壁には２
０ｎｍの酸化膜９２が、ソース、ドレイン上には１８ｎ
ｍの酸化膜９３が形成された。このとき、Ｎ₂ 希釈水素
／水蒸気酸化以外に、６００〜８００℃のＮ₂希釈の酸
素中にて１気圧以上の圧力で酸素ラジカルを用いたプラ
ズマ酸化で後酸化してもよい。さらに、陽極酸化などの
方法を用いてもよい。この後に基板温度を４５０℃と
し、Ａｒで希釈されたＳｉＨ₄ とＯ₂ 混合ガスを用いた
ＡＰ（常圧）ＣＶＤ法によって、全面にＳｉＯ₂ 膜９４
を２００ｎｍ堆積した。

【００６９】次いで、図１４（ｅ）に示すように、ＣＨ
Ｆ₃ とＨ₂ ガスを用いた反応性イオンエッチングによっ
てＳｉＯ₂ 膜９３，９４を一部除去し、電極・配線の側
壁部に選択的にＳｉＯ₂ 膜を残置させた。続いてＳｉ基
板を真空槽に入れ、ターボ分子ポンプを用いて１×１０
^-7Ｔｏｒｒに減圧した。その後ランプを用いて基板を５
００℃に昇温して１分後にジボラン（Ｂ₂ Ｈ₆ ）ガスを
１００〜５００ｓｃｃｍ導入し、スロットルバルブを用
いて１×１０^-2Ｔｏｒｒにした状態で２．４５ＧＨｚの
マイクロ波（パワー：５００Ｗ〜１ｋＷ）を加えた。１
０分のホウ化によって再度Ｗ膜８８の表面のＷ₂ Ｂ₅ 膜
９１の厚みを２０ｎｍとした。そして、ｎチャネルＭＯ
ＳＦＥＴ形成領域にはＡｓ⁺ イオンを３０ｋｅＶで３．
５×１０¹⁵ｃｍ^-2イオン注入して注入層９５を、ｐチャ
ネルＭＯＳＦＥＴ形成領域には、ＢＦ₂ ⁺ イオンを２０
ｋｅＶで５×１０¹⁵ｃｍ^-2イオン注入して注入層９６を
形成し、ＡＰＣＶＤ法によって０．５μｍのＳｉＯ₂ 膜
９７を堆積した。その後、１０００℃で３０秒のＡｒ熱
処理を行うことによってソース・ドレインを形成した。
この後ソース・ドレインにＮｉＳｉ₂ 、ＣｏＳｉ₂ 、Ｔ
ｉＳｉ₂ などを形成してもよい。この工程の後、ＢＰＳ
Ｇ膜、プラズマＳｉＯ₂ 膜を堆積しコンタクトホールを
開孔して配線を形成すればＭＯＳＦＥＴが完成する。

【００７０】このように、本実施例の方法を用いること
によってＷの酸化に起因する膜剥がれや抵抗増加は全く
観察されなかった。

【００７１】図１５に、図１３及び図１４図示の第７実
施例に係る方法より形成された、Ｗ／Ｗ₂ Ｎ／不純物導
入多結晶シリコンからなる三層ゲート電極のシート抵抗
を測定した結果を示す。Ｗ膜８８の表面に形成したＷ₂
Ｂ₅ 膜９１の厚みに対し、シート抵抗をプロットする
と、表面にＷ₂ Ｂ₅ が存在する場合に大きくシート抵抗
が低下し、５〜４０ｎｍで０．７〜０．８Ω／□の値が
得られた。表面にＷ₂ Ｂ₅ が存在しない時、すなわち表
面ボライド化なしの場合は２桁以上の著しい抵抗上昇が
見られ、且つＷ配線の表面は局所的にＷ酸化物が大きく
成長していた。このことからもＷ表面のボライド化の耐
酸化性向上効果が大きいことが判る。なお本実施例では
Ｗ／Ｗ₂ Ｎ／Ｓｉ構造について説明したがＷ／ＴｉＮ／
Ｓｉ構造についても同様の効果が得られた。

【００７２】ＴｉＮを用いた場合には、本実施例で用い
た熱工程より高い温度の熱工程を通しても、Ｗと多結晶
Ｓｉとの間の相互反応はみられなかった。ＴｉＮを用い
た場合、下地段差の激しいときにはＬＰＣＶＤ−ＴｉＮ
膜が有効である。典型的な成膜条件は、Ｔｉ（Ｎ（ＣＨ
₃ ）₂ ）₄ を用いたＬＰＣＶＤで、基板温度７００〜８
００℃、０．０１〜０．５Ｔｏｒｒの条件であり、５〜
２０ｎｍ程度の堆積速度が得られる。

【００７３】なお上記各実施例において、高融点金属膜
としてＷを用いて説明したが、Ｍｏ等の膜であっても同
様の効果が得られる。

【００７４】

【発明の効果】本発明によれば、高融点金属層を含む電
極配線層を設けた構造の半導体装置の製造方法におい
て、配線形成後に、配線層の露出表面を本発明に係る被
膜により被覆した構造とすることにより、後工程として
熱処理、酸化処理または絶縁膜堆積処理を行う際、金属
層が酸化されることを防ぐことができる。従って、抵抗
上昇や、膜剥がれといった不良をなくすすことができ、
スループットと共に、信頼性及び製造歩留りの大幅な向
上をはかることができる。

【図面の簡単な説明】

【図１】本発明の第１実施例に係る半導体装置の製造方
法を工程順に示す断面図。

【図２】本発明の第１実施例に係る半導体装置の製造方
法を図１に続いて工程順に示す断面図。

【図３】本発明の第１実施例に係る半導体装置の製造方
法を図２に続いて工程順に示す断面図。

【図４】本発明の第２実施例に係る半導体装置の製造方
法を工程順に示す断面図。

【図５】本発明の第３実施例に係る半導体装置の製造方
法を工程順に示す断面図。

【図６】本発明の第３実施例に係る半導体装置の製造方
法を図５に続いて工程順に示す断面図。

【図７】本発明の第４実施例に係る半導体装置の製造方
法を工程順に示す断面図。

【図８】本発明の第４実施例に係る半導体装置の製造方
法を図７に続いて工程順に示す断面図。

【図９】本発明の第５実施例に係る半導体装置の製造方
法を工程順に示す断面図。

【図１０】本発明の第６実施例に係る半導体装置の製造
方法を工程順に示す断面図。

【図１１】本発明の第６実施例に係る半導体装置の製造
方法を図１０に続いて工程順に示す断面図。

【図１２】本発明の第６実施例に係る半導体装置の製造
方法を図１１に続いて工程順に示す断面図。

【図１３】本発明の第７実施例に係る半導体装置の製造
方法を工程順に示す断面図。

【図１４】本発明の第７実施例に係る半導体装置の製造
方法を図１３に続いて工程順に示す断面図。

【図１５】第７実施例における、Ｗ／Ｗ₂ Ｎ／多結晶シ
リコン配線抵抗（シート抵抗で示す）とＷ表面のＷ₂ Ｂ
₅ 膜厚との関係を示す特性図。

【符号の説明】

１、２１、３１、５１、６１、７１、８１…Ｓｉ基板、
３、２３、３５、５２、６２、７３、…ＳｉＯ₂ 膜、
５、３６、７５、８６…Ｓｉ膜、６、２３、３７、５
３、６３、７６、…ＴｉＮ膜、７、２４、５４、６４、
７７、８８…Ｗ膜、８、２６、５６…Ａｌ膜、９、４
１、５７…Ａｌ₂ Ｏ₃ 膜、３８…Ｗ−Ａｌ合金膜、６
５、７８、９１…Ｗ₂ Ｂ₅ 膜、８７…Ｗ₂ Ｎ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体装置の製造方法において、熱処
   理、酸化処理、若しくは絶縁物堆積処理に先立って電極
   配線層を形成する方法であって、 半導体基板上に電極配線の材料となる高融点金属の層を
   形成する工程と、前記高融点金属層を選択的にエッチン
   グし、パターニングされた電極配線層を形成する工程
   と、前記電極配線層をアルミニウム膜で被覆する工程
   と、前記アルミニウム膜を、前記高融点金属とアルミニ
   ウムとが合金化する温度より低温で酸化し、酸化アルミ
   ニウム膜に変換する工程と、を具備する方法。
2. 【請求項２】 半導体装置の製造方法において、熱処
   理、酸化処理、若しくは絶縁物堆積処理に先立って電極
   配線層を形成する方法であって、 半導体基板上に電極配線の材料となる高融点金属の層を
   形成する工程と、前記高融点金属層を選択的にエッチン
   グし、パターニングされた電極配線層を形成する工程
   と、前記電極配線層上にアルミニウム膜を選択成長さ
   せ、前記電極配線層を前記アルミニウム膜で被覆する工
   程と、を具備する方法。
3. 【請求項３】 半導体装置の製造方法において、熱処
   理、酸化処理、若しくは絶縁物堆積処理に先立って電極
   配線層を形成する方法であって、 半導体基板上に電極配線の材料となる高融点金属とアル
   ミニウムとの合金からなる層を形成する工程と、前記合
   金層を選択的にエッチングし、電極配線パターンを形成
   する工程と、前記電極配線パターンを酸化し、表面が酸
   化アルミニウム膜で被覆された電極配線層を形成する工
   程と、を具備する方法。
4. 【請求項４】 半導体装置の製造方法において、熱処
   理、酸化処理、若しくは絶縁物堆積処理に先立って電極
   配線層を形成する方法であって、 半導体基板上に電極配線の材料となる高融点金属の層を
   形成する工程と、前記高融点金属層を選択的にエッチン
   グし、パターニングされた電極配線層を形成する工程
   と、前記電極配線層の表面をホウ化し、前記電極配線層
   を前記高融点金属のホウ化物で被覆する工程と、を具備
   する方法。