JPH03201050A - データ入出力システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は、複数のデータ入出力装置がデータ入出力動
作を同期信号により同期して行うデータ入出カシステム
に関する。

（従来の技術） この種のデータ入出力システム、例えばプラントの監視
等に使用されるプロセス入出力システムは、一般に複数
のプロセス入出力装置を備えている。この複数のプロセ
ス入出力装置のうちの１つはマスター側プロセス入出力
装置として、残りの幾つかはスレーブ側プロセス入出力
装置として、それぞれ位置付けられている。マスター側
プロセス入出力装置は各プロセス入出力装置が共通に使
用する同期信号（同期クロック）を生成する。この同期
信号は全てのプロセス入出力装置に供給され、この信号
をもとに全プロセス入出力装置が同期してデータの入力
または出・力が行えるようになっている。

さて、上記した従来のプロセス入出力システムでは、マ
スター側プロセス入出力装置が故障した場合には全プロ
セス入出力装置が停止することになる。またスレーブ側
プロセス入出力装置における同期信号の入力回路部分が
故障した場合には、該当するスレーブ側プロセス入出力
装置が停止する。以上は、プロセス入出力システム以外
のデータ入出カシステムにおいても同様である。

（発明が解決しようとする課題） 上記したように従来のデータ入出カシステムでは、各デ
ータ入出力装置が共通に使用する同期信号を生成するマ
スター側データ入出力装置が故障した場合には、同装置
と同期してデータの入力または出力を行う全データ入出
力装置が停止するため、システムに多大な影響を及ぼす
という問題があった。また、スレーブ側データ入出力装
置における同期信号入力回路部分が故障した場合には、
同装置のデータ入出力回路は正常でも、同装置でのデー
タ入出力が不可能となる問題もあった。

この発明は上記事情に鑑みてなされたものでその目的は
、マスター側データ入出力装置が故障して同期信号が遮
断されても、各データ入出力装置が同期してデータ入出
力が行えるデータ入出力システムを提供することにある
。

この発明の他の目的は、スレーブ側データ入出力装置の
同期信号入力回路部分が故障した場合でも、同装置のデ
ータ入出力動作が継続できるデータ入出カシステムを提
供することにある。

［発明の構成］ （課題を解決するための手段） この発明は、共通の同期信号により同期してデータ入出
力を行うプロセス入出力装置などの複数のデータ入出力
装置のそれぞれに、同期信号に利用可能な内部クロック
を生成して、自身がマスターとなった場合にはこの内部
クロックを同期信号として送出し、更に同期信号または
内部クロックをデータ入出力動作用のクロックとして人
力する同期信号入出力手段と、同期信号の状態を監視し
て同期信号異常を有する同期信号入出力手段と、この同
期信号入出力手段により同期信号異常が検出され、且つ
自身が次のマスター権を持つと共にマスター側データ入
出力装置が異常な場合には自身をマスターに切替える制
御手段とを設けたことを特徴とするものである。

（作　用） 上記の構成によれば、各データ入出力装置の同期信号入
出力手段では内部クロックが生成される。この内部クロ
ックうち、マスターとなっているデータ入出力装置で生
成される内部クロ・ツクだけが、同期信号として各デー
タ入出力装置に送出される。この同期信号が存在する場
合には、この同期信号によりデータ入出力動作が行われ
る。これに対して同期信号が存在しない場合には、自装
置内で生成される内部クロックによりデータ入出力動作
が行われ、データ入出力を継続することができる。

上記同期信号の状態は、各データ入出力装置に設けられ
た同期信号入出力手段により常時監視される。この同期
信号監視により同期信号異常（例えば同期信号が所定期
間以上存在しない場合）が検出され、且つ自身がマスタ
ー権を持つ場合には、同期信号異常の要因がマスター側
データ入出力装置にあるか否かが調べられる。もし同期
信号異常がマスター側データ入出力装置に起因するもの
であるならば、自装置がマスターに切替えられ、自装置
内（の同期信号入出力手段）で生成される内部クロック
が同期信号として各データ入出力装置に送出される。こ
れにより、データ入出力を継続することができる。

（実施例） 第１図はこの発明の一実施例に係るプロセス入出力シス
テムのブロック構成を示す。同図において、１０−１．
１０−２・・・（０−ｎは例えばプラントの各種状態を
監視するためのセンサ、２０−１．２０−２・・・２０
−ｎはセンサ１０−１．１０−２・・・Ｉ　Ｏ−ｎから
のデータの人力またはセンサ１０−１．１０−２・・・
１０−ｎへのデータの出力を同期クロック（同期信号）
ＳＹＮＣＬＫＯにより同期して行うためのプロセス入出
力装置である。

ここではプロセス入出力装置２０−１〜２０−ｎのうち
の１つがマスターとして割当てられ、他のプロセス入出
力装置の幾つかがスレーブとして割当てられている。ま
た、マスターでもスレーブでもないプロセス入出力装置
もある。

プロセス入出力装置２０−ｉ　（ｉ　−１〜ｎ）は、セ
ンサ１０−ｉとの間でデータの入出力を行うデータ入出
力インタフェース２１．センサ１０−１との間のデータ
入出力を、各プロセス入出力装置間で同期して行うため
の同期信号の生成、出力または人力を司る同期クロック
入出力回路２２、同期クロック５ＹＮＣＬＫＯの状態を
監視する同期クロック監視回路２３、およびデータ入出
力インタフェース２１、同期クロック入出力回路２２お
よび同期クロック監視回路２３を制御する制御回路、例
えばマイクロプロセッサユニット（以下、ＭＰＵと称す
る）２４を有している。プロセス入出力装置２０−１〜
２０−ｎの各同期クロック入出力回路２２は同期クロッ
ク５ＹＮＣＬＫＯの転送に供される同期クロックライン
３１により接続されている。また、プロセス入出力装置
２０−１〜２０−ｎの各同期クロック監視回路２３は、
マスター（マスター側プロセス入出力装置）の動作状態
を間合わせるための応答要求信号ＣＲＥＱＯの転送に供
される応答要求ライン３２、および上記応答要求信号Ｃ
ＲＥＱＯに対するマスターからの応答信号ＣＡＣＫＯの
転送に供される応答ライン３３により接続されている。

第２図は上記プロセス入出力装置２０−ｉ　（ｉ　−１
〜ｎ）の同期クロック入出力回路２２および同期クロッ
ク監視回路２３の内部構成を示す。

同期クロック入出力回路２２は、図示せぬ水晶発振器（
Ｏ５Ｃ）により発生される周期１μｓのクロックをもと
にＭＰＵ２４によって設定された周期（サンプリング周
期）の内部クロックＣＬＫＯＵＴＯを生成するための例
えばタイマーにより構成されるクロック発生回路４（、
内部クロックＣＬＫＯＵＴＯのレベルを反転するインバ
ータ４２、内部クロックＣＬＫＯＵＴＯを同期クロック
Ｓ　Ｙ　Ｎ　ＣＬ　Ｋ　Ｏとして同期クロックライン３
１に出力するためのオープンコレクタ出力のナントゲー
ト４３を有している。ナントゲート４３の人力には、イ
ンバータ４２の出力信号と同期クロック５ＹＮＣＬＫＯ
の出力を許可する（マスターのみ）ための同期クロック
出力イネーブル信号（ＣＬＫＥＮＩ）が供給され、ナン
トゲート４３の出力は抵抗Ｒを介して電源電圧Ｖｃｃに
よりプルアップされている。同期クロック入出力回路２
２は更に、同期クロックライン３１上の同期クロ・ツク
５ＹＮＣＬＫ○を入力してレベル反転するインバータ４
４、上記同期クロック出力イネーブル信号ＣＬＫＥＮＩ
のレベルを反転するインバータ４５、インバータ４４．
４５の出力信号が供給されるナントゲート４６、および
インバータ４２の出力信号（内部クロック）と同期クロ
ックライン３１上の同期クロック５ＹＮＣＬＫＯとをオ
ア（ＯＲ）して、データ入出力動作を各プロセス入出力
装置で同期して行うための割込み信号５ＹＮＩＮＴＩを
ＭＰＵ２４に出力するオアゲート４７を有している。上
記ナントゲート４６の出力信号は、クロック発生回路４
１の起動制御（タイマー再スタート）に用いられる。

次に同期クロック監視回路２３は、同期クロック入出力
回路２２のインバータ４４の出力信号をレベル反転する
インバータ５１．およびインバータ４２の出力信号（内
部クロック）をカウントして、同期クロック５ＹＮＣＬ
Ｋ○の異常を有するためのエラーカウンタ（ＣＮＴＲ）
５２を有している。このエラーカウンタ５２は、同期ク
ロック５ＹＮＣＬＫＯに対応するインバータ５１の出力
信号によりリセット（低レベルの場合）される一方、カ
ウント８で同期クロック人力エラーを示す割込み信号５
ＹＮＥＲＲＩをＭＰＵ２４に出力するようになっている
。同期クロック監視回路２３はまた、同期クロック入力
エラーに基づくマスターの動作確認のために（スレーブ
のみ）、ＭＰＵ２４から出力される応答要求信号ＣＲＥ
ＱＩのレベルを反転し、信号ＣＲＥＱＯとして応答要求
ライン３２に出力するのに用いられるオープンコレクタ
出力のナントゲート５３、および応答要求ライン３２上
の応答要求信号ＣＲＥＱＯを入力してレベル反転し、信
号ＣＲＥＱＩＡとしてＭＰＵ２４に出力するインバータ
５４を有している。同期クロック監視回路２３は更に、
マスター動作確認用の応答要求信号ＣＲＥＱＩＡに対す
る応答のために（マスターのみ）ＭＰＵ２４から出力さ
れる応答信号ＣＡＣＫＩのレヘルを反転し、信号ＣＡ　
ＣＫ　Ｏとして応答ライン３３に出力するのに用いられ
るオープンコレクタ出力のナントゲート５５、および応
答ライン３３上の応答信号ＣＡ　ＣＫ　Ｏを人力してレ
ベル反転し、信号ＣＡＣＫＩＡとしてＭＰＵ２４に出力
するインバータ５６を有している。

次に、第１図および第２図の構成の動作を説明する。

まず、図示せぬホスト装置により、各プロセス入出力装
置２０−１〜２０−ｎ　（のＭ　Ｐ’Ｕ　２４）に対し
て、サンプリング周期、動作モード等の設定が行われる
。これにより、各プロセス入出力装置２０−ｉ〜２０−
ｎが同期してデータの人力または出力を行う動作モード
が設定されたものとする。また、同期クロック５ＹＮＣ
ＬＫＯを生成・出力するマスターとしてプロセス入出力
装置２０−１が、マスターの故障時にマスター権を付与
されるスレーブとしてプロセス入出力装置２０−２が、
それぞれ前もって設定されているものとする。この場合
、プロセス入出力装置２０−１の同期クロック入出力回
路２２から同期クロックライン３１上に同期クロック５
ＹＮＣＬＫＯが出力される。同期クロックライン３１上
の同期クロック５ＹＮＣＬＫＯはプロセス入出力装置２
０−ｌを含む全プロセス入出力装置内に取込まれる。

これにより全てのプロセス入出力装置２０−１〜２０−
ｎにおいては、マスター側プロセス入出力装置２０−１
からの同期クロック５ＹＮＣＬＫＯに同期して、データ
入出力インタフェース２１を介してセンサ１０−１〜１
０−ｎを対象とするデータの人力または出力が行われる
。

以上の更に詳細な動作は次の通りである。まずマスタ７
側プロセス入出力装置２０−１のＭＰＵ２４は、同期ク
ロック入出力回路２２内のクロック発生回路（タイマー
）　４１にホスト装置から指示されたサンプリング周期
を設定し、同期クロック出力イネーブル信号ＣＬ　Ｋ　
Ｅ　Ｎ　１を高レベル（アクティブ）に設定する。この
高レベルの信号ＣＬＫＥＮ１はナントゲート４３に供給
される。ナントゲート４３には、クロック発生回路４１
から生成出力される（設定されたサンプリング周期の）
内部クロックＣＬＫＯＵＴＯのレベル反転信号も供給さ
れる。

ナントゲート４３は、ＭＰＵ２４からの同期クロック出
力イネーブル信号ＣＬＫＥＮＩが高レベルの期間、上記
内部クロックＣＬＫＯＵＴＯを各プロセス入出力装置２
０−１〜２０−ｎに共通の同期クロック５ＹＮＣＬＫＯ
として同期クロックライン３１に出力する。

さて本実施例では、ＭＰＵ２４は基本的に、同期クロッ
ク５ＹＮＣＬＫＯにより転送タイミングを得るようにし
ている。しかし、マスター側プロセス入出力装置の故障
、あるいは同期クロック入力回路部分の故障等により、
同期クロック５ＹＮＣＬＫＯが入力されなかった場合に
は、転送タイミングを得ることができない。そこで、各
プロセス入出力装置２０−１〜２０−ｎにおいては、同
期クロックライン３１上の同期クロック５ＹＮＣＬＫＯ
をインバータ４４によってレベル反転した信号と自プロ
セス入出力装置内のクロック発生回路４１からの内部ク
ロックＣＬＫＯＵＴＯをインバータ４２によってレベル
反転した信号とをオアゲート４７によってＯＲ（オア）
するようにしている。

そして、オアゲート４７の出力信号をＭＰＵ２４への割
込み信号５ＹＮＩＮＴＩとして用いることで、同期クロ
ック５ＹＮＣＬＫＯまたは内部クロックＣＬＫＯＵＴＯ
で転送タイミングが得られるようにしている。

同期クロック５ＹＮＣＬＫＯと内部クロックＣＬＫＯＵ
ＴＯのＯＲ条件で転送タイミングを得るには、両クロッ
クの同期をとらなければならない。このためには、同期
クロック入力でクロック発生回路（タイマー）４１のゲ
ート（ＥＮ）を制御し、クロック発生回路４１を再起動
させればよい。

但し、マスター側プロセス入出力装置については、同期
クロック出力の周期ずれが生じるため、再起動を行わな
いようにしなければならない。そこでプロセス入出力装
置２０−１〜２０−ｎにおいては、同期クロックライン
３１上の同期クロック５ＹＮＣＬＫＯをインバータ４４
によってレベル反転した信号と自装置のＭＰＵ２４から
の同期クロック出力イネーブル信号ＣＬＫＥＮＩをイン
バータ４５によってレベル反転した信号とをナントゲー
ト４６に人力し、その出力信号をクロック発生回路４（
の再起動用に用いるようにしている。明らかなように、
マスクでないプロセス入出力装置２０−２〜２０−ｎに
おいては同期クロック出力イネーブル信号ＣＬＫＥＮＩ
が低レベルであることから、ナントゲート４６の出力は
同期クロック５ＹＮＣＬＫＯの状態に一致し、このクロ
ック５ＹＮＣＬＫＯの状態によってクロック発生回路４
１の再起動が制御される。この様子を第３図のタイミン
グチャートに示す。一方、マスター側プロセス入出力装
置２０−（においては、同期クロック出力イネーブル信
号ＣＬ　Ｋ　Ｅ　Ｎ　１が高レベルであることから、ナ
ントゲート４６の出力は同期クロック５ＹＮＣＬＫＯの
状態に無関係に高レベルとなり、クロック発生回路４１
の再起動は行われない。

次に、プロセス入出力装置２０−１〜２０−ｎの同期ク
ロック監視回路２３による同期クロック監視動作、およ
びマスター／スレーブの切替え動作について、第４図の
タイミングチャートを参照して説明する。まず同期クロ
ック監視回路２３に設けられたエラーカウンタ５２のク
ロッ・り人力ＣＫには、自装置内のクロック発生回路４
１からの内部クロックＣＬＫＯＵＴＯのレベル反転信号
が供給されている。エラーカウンタ５２のクリア人力Ｃ
ＬＲには同期クロックライン３１上の同期クロック５Ｙ
ＮＣＬＫＯがインバータ４４．５１を介して供給されて
いる。

エラーカウンタ５２は内部クロックＣＬＫＯＵＴＯをカ
ウントする動作を繰返す。但し、エラーカウンタ５２は
同期クロック５ＹＮＣＬＫＯが低レベルとなるとリセッ
トされることから、同期クロ・ツク５ＹＮＣＬＫＯの状
態が正常である限りは、カウント値は２以上とならない
。もし、同期クロ・ツク５ＹＮＣＬＫＯが異常となり、
エラーカウンタ５２が内部クロックＣＬ　Ｋ　ＯＵ　Ｔ
　Ｏを例えば８クロック分カウントすると、即ち同期ク
ロ・ツク５ＹＮＣＬＫＯが第４図に示すように８クロ・
ンク分（以上）連続して人力されない状態が続くと、エ
ラーカウンタ５２から同期クロック人力エラーを示す割
込み信号５ＹＮＥＲＲＩが出力される。

この割込み信号５ＹＮＥＲＲＩは、自装置内のＭ　Ｐ　
Ｕ　２４に出力される。なお、同期クロ・ツク５ＹＮＣ
ＬＫＯが人力されない状態では、前記したように自装置
内の内部クロ・ツクＣＬＫＯＵＴＯがオアゲート４７を
介して割込み信号ＳＹＮ　Ｉ　ＮＴ１としてＭＰＵ２４
に供給される。この結果、各プロセス入出力装置のＭ　
Ｐ　Ｕ　２４は、同期クロ・ツク５ＹＮＣＬＫＯが入力
されない期間にお０て番ヨ、自装置内の内部クロックＣ
ＬＫＯＵＴＯでデータ入出力を行うことになる。

さて、スレーブ側プロセス入出力装置２０−２内のＭＰ
Ｕ２４は、自装置の（同期クロック監視回路２３に設け
られた）エラーカウンタ５２からの割込み信号５ＹＮＥ
ＲＲＩにより同期クロック入力エラーを有すると、マス
ター側プロセス入出力装置（ここではプロセス入出力装
置２Ｏ−１）の動作を確認するために応答要求信号ＣＲ
ＥＱＩを出力する。

この信号ＣＲＥＱＩは同期クロック監視回路２３に設け
られたナントゲート５３によりレベル反転され、第４図
に示すように応答要求信号ＣＲＥＱＯとして応答要求ラ
イン３２上に送出される。なお、スレーブ以外のプロセ
ス入出力装置内のＭＰＵ２４では、上記割込み信号５Ｙ
ＮＥＲＲＩは無視される。

応答要求ライン３２上の応答要求信号ＣＲＥＱＯは、各
プロセス入出力装置２０−１〜２０−ｎの同期クロック
監視回路２３に設けられたインバータ５４を介し、応答
要求信号ＣＲＥＱＩＡとしてＭ　Ｐ　Ｕ　２４に伝達さ
れる。マスター側プロセス入出力装置２０−１内のＭＰ
Ｕ２４は、インバータ５４を介して供給されるアクティ
ブな応答要求信号ＣＲＥＱＩＡを有すると、応答信号Ｃ
ＡＣＫＩを出力する。この信号ＣＡＣＫＩは同期クロッ
ク監視回路２３に設けられたナントゲート５５によりレ
ベル反転され、第４図に示すように応答信号ＣＡＣＫＯ
として応答ライン３３上に送出される。なお、マスター
以外のプロセス入出力装置内のＭＰＵ２４では、上記応
答要求信号ＣＲＥＱＩＡは無視される。

応答ライン３３上の応答信号ＣＡＣＫＯは、各プロセス
入出力装置！　２０−１〜２０−ｎの同期クロ・ツク監
視回路２３に設けられたインバータ５Ｇを介し、応答信
号ＣＡＣＫＩＡとしてＭＰＵ２４に伝達される。

スレーブ側プロセス入出力装置２０−２のＭ　Ｐ　Ｕ　
２４は、応答要求信号ＣＲＥＱＩ　（ＣＲＥＱＯ）を前
記したように出力すると時間カウントを開始し、所定時
間（例えば１００μｓ）を経過する前に応答信号ＣＡＣ
ＫＩ　（ＣＡＣＫＯ）が返された場合には、自装置の同
期クロック入力回路部分の異常を判定し、その旨をホス
ト装置に通知する。これに対して、第４図に示すように
所定時間を経過しても応答信号ＣＡＣＫＩ　（ＣＡＣＫ
Ｏ）がマスター側プロセス入出力装置２０−（から返さ
れなかったタイムアウトの場合には、スレーブ側プロセ
ス入出力装置２０−２のＭ　Ｐ　Ｕ　２４はマスター側
プロセス入出力装置（プロセス入出力装置２Ｏ−１）の
異常を判定し、自装置をマスターに切替え、同期クロッ
ク出力イネーブル信号ＣＬＫＥＮ１を高レベル（アクテ
ィブ）にする。これにより、それまでスレーブであった
プロセス入出力装置２０−２の同期クロック入出力回路
２２内のクロック発生回路４１で生成されている内部ク
ロックＣＬ　Ｋ　ＯＵ　Ｔ　Ｏが、同期クロック５ＹＮ
ＣＬＫＯとしてナントゲート４３から同期クロックライ
ン３１に送出され、各プロセス入出力装置で用いられる
。

以上は、複数のプロセス入出力装置がセンサを対象とす
るデータ入出力を同期して行うプロセス入出力システム
について説明したか、本発明はデータ入出力を同期して
行うデータ入出力システム全般に応用可能である。

［発明の効果］ 以上詳述したようにこの発明によれば、同期信号を出力
するマスター側データ入出力装置が故障しても、次のマ
スター権を持つスレーブ個入出力装置が、故障したマス
ター側データ入出力装置に代わって位相ずれのない同期
信号を出力することができ、しかもマスターへ切替えの
間は、各データ入出力装置内で生成される同期信号とし
て使用可能な内部クロックで各データ入出力装置が動作
できるので、各データ入出力装置の入出力動作が継続し
て且つ同期ずれを招くことなく行える。また、同期信号
の入出力回路部分が故障しても、その故障データ入出力
装置は内部クロックで動作することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るプロセス入出カシス
テムのブロック構成図、第２図は第１図に示すプロセス
入出力装置内の同期クロック入出力回路および同期クロ
ック監視回路のブロック構成図、第３図は同期信号の有
無による同期クロック入出力回路の動作を説明するため
のタイミングチャート、第４図は同期クロック監視回路
による同期クロック監視動作およびマスター／スレーブ
の切替え動作を説明するためのタイミングチャートであ
る。 １０−１〜１０−ｎ・・・センサ、２０−１〜２０−ｎ
・・・プロセス入出力装置（データ入出力装置）、２１
・・・データ入出力インタフェース、２２・・・同期ク
ロ・ｙり入出力回路、２３・・・同期クロック監視回路
、２４・・・ＭＰＵ　（制御手段）、３１・・・同期ク
ロックライン、３２・・・応答要求ライン、３３・・・
応答ライン、４１・・・クロック発生回路、４３・・・
ナントゲート（出力手段）、４７・・・オアゲート（人
力手段）、５２・・・エラーカウンタ（Ｃ、Ｎ　Ｔ　Ｒ
）。

Claims (1)

1. 【特許請求の範囲】 マスター側データ入出力装置から出力される同期信号に
   より、上記マスター側データ入出力装置および上記マス
   ター側データ入出力装置の故障時にマスターとなり得る
   スレーブ側データ入出力装置を含む複数のデータ入出力
   装置にてデータ入出力動作が同期して行われるデータ入
   出力システムにおいて、 上記各データ入出力装置に、 上記同期信号に利用可能な内部クロックを生成するクロ
   ック発生手段、自身がマスターとなった場合に上記内部
   クロックを同期信号として送出する出力手段、および上
   記同期信号または上記内部クロックをデータ入出力動作
   用のクロックとして入力する入力手段を有する同期信号
   入出力手段と、 上記同期信号の状態を監視して同期信号異常を検出する
   同期信号監視手段と、 この同期信号監視手段により同期信号異常が検出され、
   且つ自身が次のマスター権を持つと共にマスター側デー
   タ入出力装置が異常な場合には、自身をマスターに切替
   えて上記出力手段を制御し、同出力手段から上記内部ク
   ロックを上記同期信号として送出させる制御手段と、 を設けたことを特徴とするデータ入出力システム。