JPH0320108B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は半導体基板上に構成した光電変換素子
に蓄積された光情報を読出す固体撮像装置に関
し、特に固定パターン雑音を抑圧した固定撮像装
置に関するものである。

第１図に従来の固体撮像装置の一例を示す。同
図１，２はそれぞれ水平、垂直走査回路である。
通常２〜４相のクロツクパルスCP_H，CP_Vと、ス
タートパルスSP_H，SP_Vが印加されることにより、
水平、垂直走査回路１，２は、それぞれ水平走査
パルスH₁，H₂，…H_o、垂直走査パルスV₁，V₂，
…，V_nを走査回路各段の出力線に出力する。垂
直走査パルスにより垂直MOSスイツチ６が順次
開閉し、水平走査パルスにより水平MOSスイツ
チ７が順次開閉される。これによつて各光電変換
素子３からの信号が順次垂直信号線４、水平信号
線５に読みだされる。光電変換素子３からの信号
はその上に投影された光学像に対応するので、上
記動作により映像信号を取出すことができる。な
お、第１図において、８は信号出力端子、１１は
定電圧源、１２は抵抗を示す。

第２図に垂直走査パルスV_n、水平走査パルス
H_oで選択された光電変換素子から光情報を読出
す経路に注目した構造図を示す。図において、１
３は絶縁酸化膜、１４，１５はゲート電極、１６
はｐ形ウエル、１７，１８，１９はｎ形拡散層、
２０はｎ形基板、２１，２２は定電圧源である。
ｎ形拡散層１７、ｐ形ウエル１６、ｎ形基板２０
で光電変換部が形成されている。ｎ形拡散層１７
とｐ形ウエル１６のhpダイオード（ホトダイオ
ード）とｎ形基板２０の３層構造にし、ｐ形ウエ
ル１６に定電圧源２２でバイアスE₁を与えてい
るが、これについては後述する。光電変換素子に
蓄積された光情報を読み出すときには、ゲート１
４，１５、ｎ形拡散層１７，１８，１９からなる
二つのMOSスイツチを開くことによつて行なう。

第２図に示す光電変換部（以下、mnホトダイ
オードと略す）から光情報が読みだされた後は、
他の光電変換部の光情報が順次読み出されてい
く。そして、再びmnホトダイオードが読み出さ
れるまでの間は、mnホトダイオードは信号蓄積
モードになり、ｎ形拡散層１７の容量には入射光
量に比例した電子が蓄積されていく。次の読出し
時にこの蓄積された電子が読出される。通常は上
記のサイクルが繰り返されるが、強い光がホトダ
イオードに入射されると電子が大量に蓄積され、
過剰電子があふれ出していわゆるブルーミング現
象が生じる。

このブルーミングを抑圧するために、ｐ形ウエ
ル１６に第２図に示すように定電圧源２２よりグ
ランドに対して一定電位E₁が与えられる。すな
わち、第２図のnpn構造の光電変換部はトランジ
スタ構造であり、そのゲートにあたるｐ形ウエル
１６に電位E₁を与えると、ｎ形拡散層１７の電
位がE₁−V_BE（V_BE：トランジスタ２３のベース、
エミツタ間電圧）以下になろうとする時、トラン
ジスタ２３は導通状態となり、ｎ形拡散層１７か
らｎ形基板２０に電子が流れる。すなわち、E₁
＝V_BEとすることによりブルーミングの原因と
なる過剰電子はｎ形基板２０に流れてブルーミン
グは起らなくなる。

一方、光電変換部に蓄積された光情報をMOS
スイツチを含む信号転送部で読出すようにした第
１図の構成の固体撮像装置では、固定パタン雑音
（以下FPNと略す）と呼ばれる雑音が発生する。

以下、FPNがどうして発生するかについて説
明する。

第３図ａ〜ｄに信号読出し系各部の電位関係
を、ｅに回路図を示す。同図ｅは、第１図におい
て任意の光電変換素子に注目した信号読出し回路
である。

垂直信号線４まで転送された信号電荷を水平信
号線５に転送するために水平MOSスイツチ７が
導通状態になるとき、反転層電荷５１がゲート下
に同図ｅに示されているように誘起され、第４図
に示す上向きのスパイク雑音４０が発生する。次
に水平MOSスイツチ７が非導通状態になるとき
第４図に示す下向きのスパイク雑音４１が発生す
る。

続いて、他の光電変換素子の信号電荷を順次読
出すことにより、出力端子８には第４図に示す連
続した出力波形が得られる。このスパイク雑音４
０〜４７は第４図に示すように一般に信号５０に
比べ非常に大きなものである。しかし、各水平
MOSスイツチ７で発生するスパイク雑音が全く
同一であれば、後段で低域通過フイルタで信号処
理することによりスパイク雑音を除去することが
できる。ところが、実際には、一般に各水平
MOSスイツチ７で発生するスパイク雑音はばつ
き、そのばらつきによりFPNが発生する。

このFPNを抑圧するために上下のスパイク雑
音（４０と４１、４２と４３、など）を積分、相
殺する積分方式が考案されている。積分方式によ
つてFPNは抑圧されるが相殺するスパイク雑音、
例えば第４図４０と４１が異なれば直流成分が残
り、この直流成分が各水平MOSスイツチ７でば
らつけばFPNになる。この直流成分の原因とし
て以下に述べるチヤージポンピング電流があり、
これはｐウエルにバイアス電位E₁を与えること
により強調される。

第５図でチヤージポンピング電流を説明する。
同図ａは水平走査パルスＨを示し、T₁、T₂、T₃
はそれぞれ立ち上り時間、ハイレベル時間、立ち
下り時間を表わす。また、同図ｂ，ｃ，ｄはそれ
ぞれT₁、T₂、T₃のそれぞれのタイミングにおけ
る水平スイツチMOS７のゲート下の状態を示す。
立ち上り時間T₁においては、同図ｂに示されて
いるように、ゲート下に電子が集められ始め、チ
ヤネルが形成し始める。T₂では、ｃに示されて
いるように、完全にチヤネルが形成されている。
次にT₃で水平走査パルスが立ち下ると、ｄに示
されているように、チヤネルを形成していた電子
はソース、ドレインの方へ押しやられると同時に
基板方向にも押しやられる。このときｐウエル１
６にバイアスE₁が印加されると、相対的に水平
走行パルスＨのローレベルは下がつたことにな
り、基板２０側に押しやられた電子はソース、ド
レインよりも基板２０に引きつけられる。すなわ
ち、ソース、あるいはドレインに直流電源が接続
されたことになり、第４図に示上下のスパイク雑
音は等しくなくなる。

上記の説明から明らかなように、従来の固体撮
像装置はｐウエルにバイアスE₁を印加すること
により、ブルーミングは抑えられるが、積分方式
によるFPN抑圧時に、チヤージポンピングによ
る直流成分が生じる。この直流成分が各水平
MOSスイツチでばらつくことにより、チヤージ
ポンピングに起因するFPNが生じるという欠点
があつた。

上記の従来例はnpn構造の光電変換部を有する
固体撮像装置を例にして説明されているが、第６
図に示されているようなpnp構造の光電変換部を
有する固体撮像装置にも上記と同様の理由でnpn
構造の光電変換部を有する固体撮像装置と同様の
欠点があつた。なお、第６図において、２４は絶
縁酸化膜、２５，２６はゲート電極、２７はｎ形
ウエル、２８，２９，３０はｐ形拡散層、３１は
ｐ形基板、３２，３４は定電圧源を示す。

本発明の目的は、上記した積分方式による
FPN抑圧後の残留FPNの一部を除去し、信号対
雑音比のさらに高い固体撮像装置を提供するとと
もに、固体撮像装置を歩止りを向上させるにあ
る。

本発明の実施例を説明する前に、本発明の原理
について説明する。チヤージポンピング電流を抑
圧するには以下の方法が考えられる。

() MOSスイツチのゲート幅を小さくする。

() 水平走査パルスの立ち下り時間を大きくす
る。

これらの方法を検討した結果、（）は耐圧あ
るいは半導体プロセスからの制約があり、（）
は水平走査パルスの周期からおのずと制約がある
ことが判明した。

そこで、本発明者等は上記と異なる方法、すな
わち水平走査パルスのローレベル電位を正に浮か
せる方法（以下、ローレベル浮かし方の呼ぶ）を
考え出した。このローレベル浮かし方を検討した
結果、この方法を用いれば次の２点の作用が行な
われ、本発明の目的が達せられるであろうという
確信を得た。

(a) MOSスイツチがオン状態の時にチヤンネル
を形成していた電子を、MOSスイツチがオフ
状態に移る時に基板方向に押しやる効果が小さ
くなる。

(b) MOSスイツチのオフ状態時でも、わずかに
チヤンネルが残り、ゲートの電子がソースある
いはドレインに吸収されやすくなる。

本発明は上記の観点からなされたものであり、
ローレベル浮かし法を実現するための本発明の実
施例を以下に説明する。

第７図に本発明の一実施例を示す。固体撮像素
子駆動系７０から出力された水平パルスは定電圧
源７３からバイアスが与えられる。これと共に、
固体撮像装置の水平シフトレジスタ１の水平走査
パルスのローレベル電位を決めるライン７５に定
電圧源７４からバイアスが与えられる。

今、駆動系７０からの水平パルスをコンデンサ
７１に通した波形が、A₁で示すように、ｐ−ｐ
値V_A、平均値−ローレベル間電位差V_Bであると
すれば、定電圧源７３でV_aだけバイアスを与え
ると、A₂に示すようにローレベルの電位はV_a−
V_Bとなる。そこで、定電圧源７４で水平シフト
レジスタ１に与えるバイアスV_bをV_b＝V_a−V_Bと
することによつて、ローレベル電位がV_bでｐ−
ｐ値がV_Aである水平走査パルスＨが得られる。

第８図、第９図はダイオードを用いた本発明の
他の実施例を示す。第８図の実施例においては、
直流電圧V_Dで適当なバイアスが与えられ、第７
図の抵抗７２のかわりにダイオード７８が接続さ
れている。この回路によると、上記A₁と同じ水
平パルスB₁はB₂のようになる。すなわち、ハイ
レベルV_c＋V〓（V〓：ダイオード順方向降下電圧）、
ｐ−ｐ値がV_A、ローレベル電位がV_c＋V〓−V_Aと
なる。そこでV_d＝V_c＋V〓−V_Aとなるように定電
圧源７６で水平シフトレジスタ１に定電圧源７６
によりバイアスを与えるとローレベル電位がV_d、
ｐ−ｐ値がV_Aとなる水平走査パルスＨが得られ
る。

第９図の実施例は第８図の実施例がパルスのハ
イレベルでクリツプするのに対しローレベルでク
リツプするようにした装置を示す。すなわち、水
平パルスC₂のローレベルはV_e−V〓となる。そこ
でV_f＝V_e−〓となるように水平シフトレジスタ１
に定電圧源８３によりバイアスを与えると、ｐ−
ｐ値V_A、ローレベル電位V_fの水平走査パルスＨ
が得られる。

第１０図はバツフアを用して、水平走査パルス
Ｈのローレベル、ハイレベルを個別に調整できる
ようにした他の実施例を示す。バツフア８５はＣ
−MOSで構成しており、出力パルスのハイレベ
ルはV_g、ローレベルはV_hで決定する。バツフア
８５で入力出力のパルスの位相が反転するのでバ
ツフア８４を接続して位相を合わせている。ハイ
レベルV_A、ローレベルＯ（Ｖ）の水平パルスD₁は
バツフア８５によつてハイレベルV_g、ローレベ
ルV_hの水平パルスD₂になる。したがつてｐ−ｐ
値はV_g−V_h＝V_A′となる。そこでV_j＝V_hとなる
ように水平シフトレジスタ１に定電圧源８８によ
りバイアスを与えると、ｐ−ｐ値V_A′、ローレベ
ル電位V_jの水平走査パルスＨが得られる。

第１１図は本発明の効果の説明図である。図に
おいて、Ａは無信号時の対策前のFPNを有する
出力波形、Ｂは積分方式によりFPNが抑圧され
た出力波形、Ｃは本発明と積分方式を併用した時
のさらにFPNが抑圧された出力波形を示す。

Ｃの条件は、水平走査パルスのローレベルをｐ
ウエルの電位E₁と等しくし、ハイレベルは駆動
系から水平パルスのハイレベルと同じ電位にし
た。この条件の下でFPNを測定したところ、同
図Ｃに示されているようなFPNが抑圧された波
形が得られた。この条件下で動作させると、水平
走査パルスのｐ−ｐ値が小さくなり信号の読み残
しが懸念されるが、画像評価により悪影響のない
ことを確認した。

また、水平走査パルスＨのローレベル電位をウ
エル電位E₁の２倍まではFPNを抑圧する効果が
得られるが、２倍以上にすると、実験の結果、デ
バイスによつてFPNが逆に強調されることを確
認した。したがつて、水平走査パルスＨのローレ
ベル電位はＯボルトより大きくウエル電位の２倍
より小さい値にすることが必要である。

以上のように、本発明によれば、固体撮像装置
において、水平スイツチ用MOSトランジスタの
ゲート電極に印加する走査パルスのゲートを非導
通にする電位をＯボルトより大きく、ウエル電位
の２倍より小さくしたので、FPNを抑圧するこ
とができ、信号対雑音比を改善することができ
る。

【図面の簡単な説明】

第１図は従来の固体撮像装置の概略回路図、第
２図および第６図は従来の光電変換素子とMOS
スイツチの概略構成図、第３図は信号読み出し系
の各部の電位関係の説明図、第４図はFPNの原
因となるスパイク雑音の波形図、第５図はチヤー
ジポンピング電流の発生原因を説明するための説
明図、第７図〜第１０図はそれぞれ本発明の実施
例の回路図および波形図、第１１図は本発明の効
果を説明するための無信号時の固体撮像装置の出
力波形図を示す。 １……水平走査回路、２……垂直走査回路、３
……光電変換素子、６……垂直MOSスイツチ、
７……水平MOSスイツチ、１４，１５，２５，
２６……ゲート電極、１６……ｐ形ウエル、１７
……ｎ形拡散層、２０……ｎ形基板、２７……ｎ
形ウエル、２８……ｐ形拡散層、３１……ｐ形基
板。

Claims (1)

1. 【特許請求の範囲】 １ pn接合とｐ形基板又はnp接合とｎ形基板を
   有するトランジスタ構造の当該pn接合又はnp接
   合からなる光電変換部と、該光電変換部の検出信
   号を伝達する水平MOSスイツチと、該水平MOS
   スイツチのゲート電極に順次走査パルスを印加す
   る水平走査回路とを少なくとも有し、前記トラン
   ジスタ構造がpn接合とｐ形基板の場合はｎウエ
   ルにまたnp接合とｎ形基板の場合はｐウエルに
   グランドに対して一定の電位を与える固体撮像装
   置において、 前記水平走査回路から出力される走査パルスに
   バイアスを与える定電圧源を具備し、前記MOS
   スイツチのゲート電極に印加される走査パルスの
   ゲートを非導通にする電位を０ボルトより大きく
   前記ウエルに与えられた一定の電位の２倍より小
   さくしたことを特徴とする固体撮像装置。