JPH03201559A - 集積回路における埋込み層容量の減少 - Google Patents
集積回路における埋込み層容量の減少Info
- Publication number
- JPH03201559A JPH03201559A JP2292188A JP29218890A JPH03201559A JP H03201559 A JPH03201559 A JP H03201559A JP 2292188 A JP2292188 A JP 2292188A JP 29218890 A JP29218890 A JP 29218890A JP H03201559 A JPH03201559 A JP H03201559A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- feature
- substrate
- forming
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
- H10D84/401—Combinations of FETs or IGBTs with BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/85—Complementary IGFETs, e.g. CMOS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
- H10W15/01—Manufacture or treatment
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
皮監立Ｉ
本発明は、同一の半導体基板内に製造されるデバイス要
素とデバイス要素との間に電気的分離を与える技術に関
するものであって、更に詳細には１例えば、バイポーラ
、ＣＭＯＳ及びＢ１ＣＭＯＳデバイス等において容量結
合を低下させた埋込み層を形成する方法に関するもので
ある。
素とデバイス要素との間に電気的分離を与える技術に関
するものであって、更に詳細には１例えば、バイポーラ
、ＣＭＯＳ及びＢ１ＣＭＯＳデバイス等において容量結
合を低下させた埋込み層を形成する方法に関するもので
ある。
え圭肢逝
埋込み層は、バイポーラ及びＭＯ３ＦＥＴ集積回路にお
いて接合分離を与える。埋込み層の使用態様としては、
バイポーラ及びＢ ｉ ＣＭＯＳプロセスにおけるＮＰ
Ｎトランジスタの補助コレクタを形成すること、及びＣ
ＭＯ３及びＢ１ＣＭＯＳプロセスにおける分離型Ｐウェ
ル及びＮウェルを形成すること等がある。バイポーラデ
バイス、特にＮＰＮ ｌ−ランジスタにおいては、コレ
クタ・基板接合の容量がデバイス速度に影響を与え、且
つデバイス速度が重要である場合には、低い値の６のと
されねばならない。Ｂ１ＣＭＯＳデバイスにおいては、
ウェルとウェルとの間の容量がノイズ及び信号カップリ
ングに影響を与え、且つノイズ及びカップリング問題が
回避されるべきである場合には、低い値のものでなけれ
ばならない。
いて接合分離を与える。埋込み層の使用態様としては、
バイポーラ及びＢ ｉ ＣＭＯＳプロセスにおけるＮＰ
Ｎトランジスタの補助コレクタを形成すること、及びＣ
ＭＯ３及びＢ１ＣＭＯＳプロセスにおける分離型Ｐウェ
ル及びＮウェルを形成すること等がある。バイポーラデ
バイス、特にＮＰＮ ｌ−ランジスタにおいては、コレ
クタ・基板接合の容量がデバイス速度に影響を与え、且
つデバイス速度が重要である場合には、低い値の６のと
されねばならない。Ｂ１ＣＭＯＳデバイスにおいては、
ウェルとウェルとの間の容量がノイズ及び信号カップリ
ングに影響を与え、且つノイズ及びカップリング問題が
回避されるべきである場合には、低い値のものでなけれ
ばならない。
１９８３年５月３日に発行された米国特許第４．３８１
．９５６号（Ｌａｎｅ）において開示されているプロセ
スにおいては、異なった導電型の隣接する埋込みチャン
ネルが以下の如くに形成される。Ｐ型基板が、酸化及び
選択したＮ型不純物に対して不透過性乃至は耐久性を有
する′第一マスクで被覆する。該マスクは二つの層を有
しており、即ち基板上に形成される二酸化シリコン層と
、該酸化物層上に設けられる窒化シリコン層である。Ｎ
型ドーパントを、該マスク内の開口を介して、基板の選
択領域内に注入する。ｍ後の熱ステップにおいて、該ド
ーパントは該開口下の基板内にドライブされ、且つ該開
口内に厚い酸化物が形成される。この厚い酸化物領域は
、第二「相補的」マスクを形成し、それは何等付加的な
整合ステップを使用することなしに、第一マスクの開口
と自動的に整合し且つ一致している。該窒化物層を除去
し、且つＰ型ドーパントを該基板内に注入する。この厚
い酸化物領域は、前に注入したＮ型ｉ域をこのＰ型注入
から保護する。しかしながら、その結果得られるＮ型及
びＰ型埋込みチャンネルは、互いに良好に「分離」され
るりのではなく、即ち、該プロセスの終りにおいて、接
合領域における両方のドーパントのキャリア濃度は比較
的高い６のである。その結果、埋込み層の間には顕著な
容量結合が存在している。この点に関しては、Ｒ，Ｓ、
Ｍｉｌｌｅｒ及びＴ、 ＩＫａｍｉｎｓ共著「
集積回路用の装置電子学（ＤｅＶｉＣｅ Ｅｌｅｃｔ
ｒｏｎｉｃｓ ｆｏｒＩｎｔｅｇｒａｔｅｄ Ｃ１
ｒｃｕｉｔｓ）Ｊジョンワイリアンドサンズインコーポ
レイテッド出版、１９７７年、１７５頁を参照すると良
い。
．９５６号（Ｌａｎｅ）において開示されているプロセ
スにおいては、異なった導電型の隣接する埋込みチャン
ネルが以下の如くに形成される。Ｐ型基板が、酸化及び
選択したＮ型不純物に対して不透過性乃至は耐久性を有
する′第一マスクで被覆する。該マスクは二つの層を有
しており、即ち基板上に形成される二酸化シリコン層と
、該酸化物層上に設けられる窒化シリコン層である。Ｎ
型ドーパントを、該マスク内の開口を介して、基板の選
択領域内に注入する。ｍ後の熱ステップにおいて、該ド
ーパントは該開口下の基板内にドライブされ、且つ該開
口内に厚い酸化物が形成される。この厚い酸化物領域は
、第二「相補的」マスクを形成し、それは何等付加的な
整合ステップを使用することなしに、第一マスクの開口
と自動的に整合し且つ一致している。該窒化物層を除去
し、且つＰ型ドーパントを該基板内に注入する。この厚
い酸化物領域は、前に注入したＮ型ｉ域をこのＰ型注入
から保護する。しかしながら、その結果得られるＮ型及
びＰ型埋込みチャンネルは、互いに良好に「分離」され
るりのではなく、即ち、該プロセスの終りにおいて、接
合領域における両方のドーパントのキャリア濃度は比較
的高い６のである。その結果、埋込み層の間には顕著な
容量結合が存在している。この点に関しては、Ｒ，Ｓ、
Ｍｉｌｌｅｒ及びＴ、 ＩＫａｍｉｎｓ共著「
集積回路用の装置電子学（ＤｅＶｉＣｅ Ｅｌｅｃｔ
ｒｏｎｉｃｓ ｆｏｒＩｎｔｅｇｒａｔｅｄ Ｃ１
ｒｃｕｉｔｓ）Ｊジョンワイリアンドサンズインコーポ
レイテッド出版、１９７７年、１７５頁を参照すると良
い。
埋込み層領域とチャンネルストップ領域との制御した横
方向分離を達成するために埋込み層領域の自己整合を与
えるための技術は、１９８６年３月１１日に発行された
米国特許第４，５７４゜４６９号（Ｎａｓｔｒｏｉａｎ
ｎｉ ｅｔ ａｌ、）に開示されている。上記米国
特許の第２に図を参照すると理解される如く、埋込み層
とチャンネルストップとの間の分！１２１ｄが達成され
ている。上記特許によれば１分１ｔ２１ｄは、熱プロセ
スステップ期間中にドープ領域の横方開広がりを考慮に
入れながら、あるマスク開口の幅を変化させることによ
って制御することが可能である。
方向分離を達成するために埋込み層領域の自己整合を与
えるための技術は、１９８６年３月１１日に発行された
米国特許第４，５７４゜４６９号（Ｎａｓｔｒｏｉａｎ
ｎｉ ｅｔ ａｌ、）に開示されている。上記米国
特許の第２に図を参照すると理解される如く、埋込み層
とチャンネルストップとの間の分！１２１ｄが達成され
ている。上記特許によれば１分１ｔ２１ｄは、熱プロセ
スステップ期間中にドープ領域の横方開広がりを考慮に
入れながら、あるマスク開口の幅を変化させることによ
って制御することが可能である。
この結果を達成するためには二つのマスクが必要である
。上記特許の第２Ａ図を参照すると、第一マスクを使用
して、酸化物−窒化物二重マｌり層内に開口及びスペー
サ要素を形成する。このスペーサ要素は、基板内に形成
されるべき埋込み層領域の分離を決定する。理解される
如く、このスペーサ層の最小幅は、使用されるフォトリ
ソグラフィ装置の分解能によって制限される。上記特許
の第２Ｂ図を参照すると、第二マスクを使用して、Ｎ型
埋込み層注入からある基板領域をシールドし、一方該注
入に対して他の基板領域を開放させる。
。上記特許の第２Ａ図を参照すると、第一マスクを使用
して、酸化物−窒化物二重マｌり層内に開口及びスペー
サ要素を形成する。このスペーサ要素は、基板内に形成
されるべき埋込み層領域の分離を決定する。理解される
如く、このスペーサ層の最小幅は、使用されるフォトリ
ソグラフィ装置の分解能によって制限される。上記特許
の第２Ｂ図を参照すると、第二マスクを使用して、Ｎ型
埋込み層注入からある基板領域をシールドし、一方該注
入に対して他の基板領域を開放させる。
貝−一〇
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、集積回路において埋
込み層間に良好な制御した横方向分離を与えることを可
能とした技術を提供することを目的とする。
した如き従来技術の欠点を解消し、集積回路において埋
込み層間に良好な制御した横方向分離を与えることを可
能とした技術を提供することを目的とする。
盈−羞
本発明は、単一のマスクのみを使用することにより、バ
イポーラ、ＣＭＯ３及びＢ ｉ ＣＭＯＳ集積回路等の
種々のタイプの集積回路において埋込み層間に制御した
横方向分離を与える６のである。このような制御した分
離特徴は、コレクター基板容量及びウェルとウェルとの
接合容量の減少を促進する。単一のイオン注入マスクス
テップのみを使用するに過ぎないので、より経済的なプ
ロセスを提供することが可能である。
イポーラ、ＣＭＯ３及びＢ ｉ ＣＭＯＳ集積回路等の
種々のタイプの集積回路において埋込み層間に制御した
横方向分離を与える６のである。このような制御した分
離特徴は、コレクター基板容量及びウェルとウェルとの
接合容量の減少を促進する。単一のイオン注入マスクス
テップのみを使用するに過ぎないので、より経済的なプ
ロセスを提供することが可能である。
本発明によれば、集積回路内に分離した埋込み層を製造
する方法が提供される。第一層（好適実施例においては
酸化物−窒化均一酸化物補助層を具備している）を基板
上に形成する。第二層（好適実施例においては、ホトレ
ジスト）を第一層上に形成する。第一ドーパント型埋込
み層イオン注入マスクに従って第二層をパターン形成し
、第一マスク用特徴部を形成する。これらの第一マスク
用特徴部を使用して、第二マスク用特徴部を該第一層か
ら形成する。これらの第二マスク用特徴部（好適実施例
においては、酸化物−窒化物層内に形成される）は第一
マスク用特徴部と自己整合されており、且つ第一マスク
用特徴部に関して選択したアンダーカットを有している
。第一マスク用特徴部によって被覆されている領域以外
の基板の領域内に、第一導電型のドーパントを注入する
。
する方法が提供される。第一層（好適実施例においては
酸化物−窒化均一酸化物補助層を具備している）を基板
上に形成する。第二層（好適実施例においては、ホトレ
ジスト）を第一層上に形成する。第一ドーパント型埋込
み層イオン注入マスクに従って第二層をパターン形成し
、第一マスク用特徴部を形成する。これらの第一マスク
用特徴部を使用して、第二マスク用特徴部を該第一層か
ら形成する。これらの第二マスク用特徴部（好適実施例
においては、酸化物−窒化物層内に形成される）は第一
マスク用特徴部と自己整合されており、且つ第一マスク
用特徴部に関して選択したアンダーカットを有している
。第一マスク用特徴部によって被覆されている領域以外
の基板の領域内に、第一導電型のドーパントを注入する
。
第二マスク用特徴部によって被覆されている領域以外の
基板の領域上に第三マスク用特徴部を形成する。次いで
、第三マスク用特徴部によって被覆されている領域以外
の基板の領域内に第二導電型のドーパントを注入する。
基板の領域上に第三マスク用特徴部を形成する。次いで
、第三マスク用特徴部によって被覆されている領域以外
の基板の領域内に第二導電型のドーパントを注入する。
最後に、基板上にエピタキシャルシリコン層を成長させ
る。
る。
Ｋ態別
以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。
について詳細に説明する。
コレクタと基板との間の容量を減少させた双生埋込み層
ＢｉＣＭＯ３集積回路１０の断面を第１図に示しである
。集積回路ｌＯは、Ｐウェル２８内に形成されたＮＭＯ
Ｓトランジスタ２０と、Ｎウェル３８内に形成されたＰ
ＭＯ５）ランジスタ３０と、縦型ＮＰＮ）−ランジスタ
４０とを有している。これらのトランジスタは、互いに
分離されており、且つ種々の分離構成体１２，１４゜１
６．１７及び１８によって集積回路の他の領域から分離
されており、該分離構成体の各々は、フィールド酸化物
領域及びＰ＋埋込み層へ延在するＰ＋フィールド注入部
等を有している。ＮＭＯＳトランジスタ２０は、ＬＤＤ
タイプのソース２１とドレイン２３とを有しており、ソ
ース及びドレインコンタクト２２及び２４を有しており
、且つゲート構成体２５を有している。ゲート構成体２
５は、側壁スベ＝すによって境界が決められており且つ
ゲート酸化１！２６によってチャンネル領域から分離さ
れているポリシリコンゲートの上に設けられたメタルコ
ンタクトを有している。ＰＭＯＳトランジスタ３０は、
ソース３１とドレイン３３とを有しており、ソース及び
ドレインコンタクト３２及び３４を有しており、且つゲ
ート構成体３５を有している。ゲート構成体３５は、側
壁スペーサによって境界が決められており且つゲート酸
化１１１３６によってチャンネル領域から分離されてい
るポリシリコンゲートの上に設けられているメタルコン
タクトを有している。ＮＰｔ１−ランジスク４０は、コ
レクタと・して機能するＮウェル４１と、ベース４３と
、エミッタ４５とを有している。コンタクト構成体４２
は、Ｎウェル４１内のＮ＋ドープコレクタシンクの上に
設けられており且つそれとオーミック接触を形成するア
ルミニウムコンタクトを有しており、且つそれはコレク
タ４１に対するコンタクトのために設けられている。コ
ンタクト構成体４４は、Ｎ−ウェル４１上方のＰ型ドー
プ領域の上側に設けられており、且つそれとオーミック
接触を形成するアルミニウムコンタクトを有しており、
且つそれはベース４３に対するコンタクトを与えるため
に設けられている。シリサイド導体４６は、第一メタル
（不図示）とコンタクト即ち接触し、エミッタ４５に対
するコンタクトを与えるために設けられている。
ＢｉＣＭＯ３集積回路１０の断面を第１図に示しである
。集積回路ｌＯは、Ｐウェル２８内に形成されたＮＭＯ
Ｓトランジスタ２０と、Ｎウェル３８内に形成されたＰ
ＭＯ５）ランジスタ３０と、縦型ＮＰＮ）−ランジスタ
４０とを有している。これらのトランジスタは、互いに
分離されており、且つ種々の分離構成体１２，１４゜１
６．１７及び１８によって集積回路の他の領域から分離
されており、該分離構成体の各々は、フィールド酸化物
領域及びＰ＋埋込み層へ延在するＰ＋フィールド注入部
等を有している。ＮＭＯＳトランジスタ２０は、ＬＤＤ
タイプのソース２１とドレイン２３とを有しており、ソ
ース及びドレインコンタクト２２及び２４を有しており
、且つゲート構成体２５を有している。ゲート構成体２
５は、側壁スベ＝すによって境界が決められており且つ
ゲート酸化１！２６によってチャンネル領域から分離さ
れているポリシリコンゲートの上に設けられたメタルコ
ンタクトを有している。ＰＭＯＳトランジスタ３０は、
ソース３１とドレイン３３とを有しており、ソース及び
ドレインコンタクト３２及び３４を有しており、且つゲ
ート構成体３５を有している。ゲート構成体３５は、側
壁スペーサによって境界が決められており且つゲート酸
化１１１３６によってチャンネル領域から分離されてい
るポリシリコンゲートの上に設けられているメタルコン
タクトを有している。ＮＰｔ１−ランジスク４０は、コ
レクタと・して機能するＮウェル４１と、ベース４３と
、エミッタ４５とを有している。コンタクト構成体４２
は、Ｎウェル４１内のＮ＋ドープコレクタシンクの上に
設けられており且つそれとオーミック接触を形成するア
ルミニウムコンタクトを有しており、且つそれはコレク
タ４１に対するコンタクトのために設けられている。コ
ンタクト構成体４４は、Ｎ−ウェル４１上方のＰ型ドー
プ領域の上側に設けられており、且つそれとオーミック
接触を形成するアルミニウムコンタクトを有しており、
且つそれはベース４３に対するコンタクトを与えるため
に設けられている。シリサイド導体４６は、第一メタル
（不図示）とコンタクト即ち接触し、エミッタ４５に対
するコンタクトを与えるために設けられている。
それらを製造するのに適したこれらの構成体及びプロセ
スは従来公知のものを使用することが可能である。
スは従来公知のものを使用することが可能である。
第１図は、更に、基板１２内において、Ｐ＋埋込み層５
０．５２．５４及びＮ十埋込み層６０゜６２を示してい
る。以下に詳細に説明する如く、これら種々の埋込み層
は、制御した対応で隣の埋込み層から分離されており、
それにより、コレクタ４１と基板１２との間の容量を最
小としており（即ち、Ｎ十及びＰ＋埋込み層間の容量を
減少させることにより）且つトランジスタ４０のスイッ
チング速度を°改善し、更にＭＯＳトランジスタ２０及
び３０のウェルとウェルとの間の容量を減少させ、ノイ
ズ及び信号カップリングを最小とさせでいる。
０．５２．５４及びＮ十埋込み層６０゜６２を示してい
る。以下に詳細に説明する如く、これら種々の埋込み層
は、制御した対応で隣の埋込み層から分離されており、
それにより、コレクタ４１と基板１２との間の容量を最
小としており（即ち、Ｎ十及びＰ＋埋込み層間の容量を
減少させることにより）且つトランジスタ４０のスイッ
チング速度を°改善し、更にＭＯＳトランジスタ２０及
び３０のウェルとウェルとの間の容量を減少させ、ノイ
ズ及び信号カップリングを最小とさせでいる。
埋込み層５０，５２．５４，６０．６２の形成を第２図
乃至第７図に示しである。
乃至第７図に示しである。
第２図に示した如く、従来の熱酸化技術を使用して、典
型的にはＮ又はＰ−型ウェハである出発物質上に応力緩
和酸化物７０を１００乃至１００ＯＡの範囲内の厚さに
成長させる０例えば、３８０人の厚さが適切である２次
いで、低圧力ＣＶＤ（ＬＰＣＶＤ）技術を使用して、窒
化物層７２を、数百人乃至数千への範囲内の厚さに形成
する６例えば、１５００人の犀さが適切である。このウ
ェハをスクライプし１次いで（１，ＶＤ技術（高温又は
低温）を使用して、後述する如き適宜の厚さに酸化物を
付着形成する。
型的にはＮ又はＰ−型ウェハである出発物質上に応力緩
和酸化物７０を１００乃至１００ＯＡの範囲内の厚さに
成長させる０例えば、３８０人の厚さが適切である２次
いで、低圧力ＣＶＤ（ＬＰＣＶＤ）技術を使用して、窒
化物層７２を、数百人乃至数千への範囲内の厚さに形成
する６例えば、１５００人の犀さが適切である。このウ
ェハをスクライプし１次いで（１，ＶＤ技術（高温又は
低温）を使用して、後述する如き適宜の厚さに酸化物を
付着形成する。
次いで、Ｐ＋埋込み層マスクを付与して、Ｐ＋埋込み゛
層注入を受取るための基板領域を選択的に画定する。こ
のマスキング技術においては、爾後に注入されるボロン
イオンが基板１２に到達することを防止するのに充分な
厚さの適宜のポジティブホトレジストを付着形成させる
。このホトレジストは、約０．５ａｍ乃至２μｍの範囲
内の厚さに付着形成するが１例えば１．１ｕｍの厚さが
適切である０本プロセスは広範なホトレジスト厚さにお
ける変動を許容可能なものであるから、この範囲内の選
択した犀さは、埋込み層５０，５２゜５４．６０．［２
の形成に関するもの以外の検討事項に依存する。該ホト
レジスト層を適宜画像形成し且つエツチングを行って、
イオン注入停止マスク用特徴部７６．７８を形成する。
層注入を受取るための基板領域を選択的に画定する。こ
のマスキング技術においては、爾後に注入されるボロン
イオンが基板１２に到達することを防止するのに充分な
厚さの適宜のポジティブホトレジストを付着形成させる
。このホトレジストは、約０．５ａｍ乃至２μｍの範囲
内の厚さに付着形成するが１例えば１．１ｕｍの厚さが
適切である０本プロセスは広範なホトレジスト厚さにお
ける変動を許容可能なものであるから、この範囲内の選
択した犀さは、埋込み層５０，５２゜５４．６０．［２
の形成に関するもの以外の検討事項に依存する。該ホト
レジスト層を適宜画像形成し且つエツチングを行って、
イオン注入停止マスク用特徴部７６．７８を形成する。
第３図に示した如く、イオン注入停止マスク用特徴部７
６及び７８をマスクとして使用して酸化物層７４をパタ
ーン形成し、酸化物マスク用特徴部８０及び８２を形成
する。その下側に存在する窒化物層７２は、エッチスト
ップ層として機能する。以下の説明から明らかな如く、
注入停止マスク用特徴部７６及び７８がアンダーカット
をされる程度は、埋込み層５０，６０，５２，６２．５
４の制御した横方向分離を確立する上で重要である。こ
のアンダーカットの程度は、幾つかの要因に依存するち
のであって、例えば、酸化物層７４の厚さ、使用する酸
化物等方性エッチャントのタイプ及び濃度、及びエツチ
ング時間及び温度等がある。約２０００人±２００Ａの
厚さを有する酸化物層７４の場合には、２５℃の温度に
おいて約２分間の間７：ｌ溶液内のＨＦをベースとした
エッチャント内に浸漬することにより、約０．５μｍの
適切なアンダーカットを得ることが可能である。注意す
べきことであるが、この酸化物層の厚さは通常１０％以
内に維持されるが、実際には、より大きなちのであるが
尚且つ中程度の変動は殆ど影響を与えることはない、な
ぜならば、酸化物層７４の厚さにおける変動はアンダー
カットの範囲より６小さい６のだからであり、即ち、比
較すると、０．０２μｍと０．５μｍである。所望によ
り、処理バラメークが所定の公差内のものであることを
確保するために、公知の技術の臨界寸法試験を使用する
ことが可能である。
６及び７８をマスクとして使用して酸化物層７４をパタ
ーン形成し、酸化物マスク用特徴部８０及び８２を形成
する。その下側に存在する窒化物層７２は、エッチスト
ップ層として機能する。以下の説明から明らかな如く、
注入停止マスク用特徴部７６及び７８がアンダーカット
をされる程度は、埋込み層５０，６０，５２，６２．５
４の制御した横方向分離を確立する上で重要である。こ
のアンダーカットの程度は、幾つかの要因に依存するち
のであって、例えば、酸化物層７４の厚さ、使用する酸
化物等方性エッチャントのタイプ及び濃度、及びエツチ
ング時間及び温度等がある。約２０００人±２００Ａの
厚さを有する酸化物層７４の場合には、２５℃の温度に
おいて約２分間の間７：ｌ溶液内のＨＦをベースとした
エッチャント内に浸漬することにより、約０．５μｍの
適切なアンダーカットを得ることが可能である。注意す
べきことであるが、この酸化物層の厚さは通常１０％以
内に維持されるが、実際には、より大きなちのであるが
尚且つ中程度の変動は殆ど影響を与えることはない、な
ぜならば、酸化物層７４の厚さにおける変動はアンダー
カットの範囲より６小さい６のだからであり、即ち、比
較すると、０．０２μｍと０．５μｍである。所望によ
り、処理バラメークが所定の公差内のものであることを
確保するために、公知の技術の臨界寸法試験を使用する
ことが可能である。
酸化物エツチングに続いて、適宜のＰ十埋込み層注入（
矢印８９）を行う、この注入のバラメークに対する値は
、領域８４，８６．８８の上側に存在する層のタイプ及
び厚さ及び埋込み層５０゜５２．５４に対して所望され
る最終的な形状に基づいて、領域８４，８６．８８内に
所望のドーパント濃度が得られるように選択される１例
えば、層７２及び７０を介してボロン注入を行う場合の
適宜の値は、ｌＸｌ０”乃至４Ｘ１０”の範囲内のドー
ズ及び５Ｏ−１５０ｋｅＶの範囲内の電圧を包含する。
矢印８９）を行う、この注入のバラメークに対する値は
、領域８４，８６．８８の上側に存在する層のタイプ及
び厚さ及び埋込み層５０゜５２．５４に対して所望され
る最終的な形状に基づいて、領域８４，８６．８８内に
所望のドーパント濃度が得られるように選択される１例
えば、層７２及び７０を介してボロン注入を行う場合の
適宜の値は、ｌＸｌ０”乃至４Ｘ１０”の範囲内のドー
ズ及び５Ｏ−１５０ｋｅＶの範囲内の電圧を包含する。
第４図に示した如く、注入停止マスク用特徴部７６及び
７８を適宜のレジスト剥離によって除去し、且つ酸化物
特徴部８０及び８２をマスクとして使用して窒化物層７
２（第３図）をパターン形成し、窒化物マスク用特徴部
９０及び９２を形成する。公知のドライエッチ技術を使
用して窒化物層７２をエツチングする０次いで、酸化物
層７０（第３図）を適宜のウェットエッチ、例えば１０
： １又は７：１）ＩＦ温溶液よって除去し、窒化物マ
スク用特徴部９０及び９２の下側にベース酸化物セクシ
ョン９１及び９３を形成する。これらの酸化物マスク用
特徴部８０及び８２は、所望により、完全に除去するか
又は除去しないちのとすることが可能である。窒化物マ
スク用特徴部９０及び９２の下側を除いて、完全に除去
することを確保するために酸化物層７０を過剰にエツチ
ングするので、窒化物マスク用特徴部９０及び９２のア
ンダーカットが発生する。短期間又は長期間のオーバー
エッチ（過剰エッチ）の何れを使用するかに依存して、
このアンダーカットは、約０゜０５μｍから０．１０ｇ
ｍの範囲で変化する。このアンダーカットの効果は、後
述する如く、爾後に形成されるバードビークを幾分増加
させるためである。注意すべきことであるが、ベース酸
化物層７０及び酸化物層７４が本明細書に記載したもの
と異なった厚さのものとすることが所望される場合には
、注入停止マスク用特徴部７６及び７８を形成する埋込
み層マスクにおける特徴部の寸法を適宜調節すれば良い
。
７８を適宜のレジスト剥離によって除去し、且つ酸化物
特徴部８０及び８２をマスクとして使用して窒化物層７
２（第３図）をパターン形成し、窒化物マスク用特徴部
９０及び９２を形成する。公知のドライエッチ技術を使
用して窒化物層７２をエツチングする０次いで、酸化物
層７０（第３図）を適宜のウェットエッチ、例えば１０
： １又は７：１）ＩＦ温溶液よって除去し、窒化物マ
スク用特徴部９０及び９２の下側にベース酸化物セクシ
ョン９１及び９３を形成する。これらの酸化物マスク用
特徴部８０及び８２は、所望により、完全に除去するか
又は除去しないちのとすることが可能である。窒化物マ
スク用特徴部９０及び９２の下側を除いて、完全に除去
することを確保するために酸化物層７０を過剰にエツチ
ングするので、窒化物マスク用特徴部９０及び９２のア
ンダーカットが発生する。短期間又は長期間のオーバー
エッチ（過剰エッチ）の何れを使用するかに依存して、
このアンダーカットは、約０゜０５μｍから０．１０ｇ
ｍの範囲で変化する。このアンダーカットの効果は、後
述する如く、爾後に形成されるバードビークを幾分増加
させるためである。注意すべきことであるが、ベース酸
化物層７０及び酸化物層７４が本明細書に記載したもの
と異なった厚さのものとすることが所望される場合には
、注入停止マスク用特徴部７６及び７８を形成する埋込
み層マスクにおける特徴部の寸法を適宜調節すれば良い
。
次いで、第５図に示した如く、熱酸化ステップを行って
、爾後に注入される砒素イオンが基板１２に到達するこ
とを防止するのに充分な厚さの厚い熱酸化物マスク用特
徴部１００．１０２、ｌＯ４を成長させる。公知の技術
を使用して、該酸化物を、９００−１０００℃の温度に
おいて約２０００Ａ乃至５０００人の範囲内の厚さに成
長させる６本プロセスは酸化物厚さにおける広範な変動
を許容することが可能なものであるので、この範凹円に
おいて選択される厚さは、埋込み層５０゜５２，５４，
６０．６２の形成に関するもの以外の検討事項に依存す
る。酸化物マスク用特徴部１００．１０２，１０４は、
窒化物マスク用特徴部９０及び９２（第４図）が存在し
ない区域内に形成される。窒化物マスク用特徴部９０及
び９２は、それらが被覆する基板領域における酸化物の
成長を禁止する。注意すべきことであるが、窒化物−酸
化物特徴部９０．９１及び９２．９３の端部においてバ
ードビークが形成され、且つ約０゜１５−０．３μｍだ
けイオン注入停止マスク特徴部７６及び７８に関して端
部の変位を増加させる効果を有しており（尚、この範囲
は主に熱酸化物の厚さに依存し、且つ例えば層７０のオ
ーバーエッチの範囲等のようなその他の要因に６幾分依
存する）、その結果、実効的な端部の変位は０゜６５−
０．８ｕｍの範囲内のちのである。
、爾後に注入される砒素イオンが基板１２に到達するこ
とを防止するのに充分な厚さの厚い熱酸化物マスク用特
徴部１００．１０２、ｌＯ４を成長させる。公知の技術
を使用して、該酸化物を、９００−１０００℃の温度に
おいて約２０００Ａ乃至５０００人の範囲内の厚さに成
長させる６本プロセスは酸化物厚さにおける広範な変動
を許容することが可能なものであるので、この範凹円に
おいて選択される厚さは、埋込み層５０゜５２，５４，
６０．６２の形成に関するもの以外の検討事項に依存す
る。酸化物マスク用特徴部１００．１０２，１０４は、
窒化物マスク用特徴部９０及び９２（第４図）が存在し
ない区域内に形成される。窒化物マスク用特徴部９０及
び９２は、それらが被覆する基板領域における酸化物の
成長を禁止する。注意すべきことであるが、窒化物−酸
化物特徴部９０．９１及び９２．９３の端部においてバ
ードビークが形成され、且つ約０゜１５−０．３μｍだ
けイオン注入停止マスク特徴部７６及び７８に関して端
部の変位を増加させる効果を有しており（尚、この範囲
は主に熱酸化物の厚さに依存し、且つ例えば層７０のオ
ーバーエッチの範囲等のようなその他の要因に６幾分依
存する）、その結果、実効的な端部の変位は０゜６５−
０．８ｕｍの範囲内のちのである。
注入領域８４，８６．８８を、熱酸化期間中において、
幾分アニールすると共にドライブインされるが、爾後の
アニール及びドライブイン（後述する）が必要である。
幾分アニールすると共にドライブインされるが、爾後の
アニール及びドライブイン（後述する）が必要である。
適宜の技術を使用して、窒化物マスク用特徴部９０及び
９２及び酸化物特徴部９１及び９３を剥離し、且つ注入
酸化物を１５０＾の犀さに熱成長させて、特徴部９４及
び９６を形成する。
９２及び酸化物特徴部９１及び９３を剥離し、且つ注入
酸化物を１５０＾の犀さに熱成長させて、特徴部９４及
び９６を形成する。
次いで、第６図に示した如く、Ｎ十埋込み層注入（矢印
１１９）を行う、この注入パラメータに対する値は、領
域１１２及び１１４の上側に存在する層のタイプ及び厚
さ及び埋込み層５０゜５２．５４に対して所望される最
終的な形状に基づいて、領域１１２及び１１４内に所望
のドーパント濃度が達成されるように選択される１例え
ば、特徴部９４及び９６を介しての砒素注入に対する適
宜の値としては、３Ｘ１０”乃至８×ＩＱＩ％の範囲内
のドーズ及び４０−８０．ｋ ｅ Ｖの範囲内の電圧を
包含する。この注入は、Ｎ中領域１１２及び１１４を形
成し、それらは、夫々、領域１０６及び１０８及び領域
１０８及び１１０から自己整合されると共に離隔されて
いる。
１１９）を行う、この注入パラメータに対する値は、領
域１１２及び１１４の上側に存在する層のタイプ及び厚
さ及び埋込み層５０゜５２．５４に対して所望される最
終的な形状に基づいて、領域１１２及び１１４内に所望
のドーパント濃度が達成されるように選択される１例え
ば、特徴部９４及び９６を介しての砒素注入に対する適
宜の値としては、３Ｘ１０”乃至８×ＩＱＩ％の範囲内
のドーズ及び４０−８０．ｋ ｅ Ｖの範囲内の電圧を
包含する。この注入は、Ｎ中領域１１２及び１１４を形
成し、それらは、夫々、領域１０６及び１０８及び領域
１０８及び１１０から自己整合されると共に離隔されて
いる。
次いで、ｌ−３時間の間１０００−１１００℃の範囲内
の温度においてＰ十及びＮ十注入物をア１、 ニールす
ると共にドライブイン−させて、Ｐ十領域１１６．１１
８，１２０及びＮ中領域１２２及び１２４を第７図に示
した如くに形成する。公知の技術を使用して、酸化物マ
スク用特徴部９４，９６．１００，１０２，１０４を剥
離し、基板１２の表面をクリーニングし、且つ約１．５
ｕｍの厚さで５乃至２１Ω・ｃｍの固有抵抗を持ったエ
ピタキシャルシリコン層を成長させる。
の温度においてＰ十及びＮ十注入物をア１、 ニールす
ると共にドライブイン−させて、Ｐ十領域１１６．１１
８，１２０及びＮ中領域１２２及び１２４を第７図に示
した如くに形成する。公知の技術を使用して、酸化物マ
スク用特徴部９４，９６．１００，１０２，１０４を剥
離し、基板１２の表面をクリーニングし、且つ約１．５
ｕｍの厚さで５乃至２１Ω・ｃｍの固有抵抗を持ったエ
ピタキシャルシリコン層を成長させる。
次いで、公知の技術を使用して、ＭＯＳデバイス、バイ
ポーラデバイス、Ｂ１ＣＭＯＳデバイス、又はその他の
デバイスを製造し、第１図に示した如き集積回路１０を
形成する。これらの爾後的な製造ステップは１通常、種
々の注入アニールよりも低い温度で実施され、従って、
領域１１６．１１８，１２０，１２２，１２４内の注入
不純物が移動することは殆どない、このようにして埋込
み層５０，５２，５４，６０．６２が得られる。
ポーラデバイス、Ｂ１ＣＭＯＳデバイス、又はその他の
デバイスを製造し、第１図に示した如き集積回路１０を
形成する。これらの爾後的な製造ステップは１通常、種
々の注入アニールよりも低い温度で実施され、従って、
領域１１６．１１８，１２０，１２２，１２４内の注入
不純物が移動することは殆どない、このようにして埋込
み層５０，５２，５４，６０．６２が得られる。
第１図の埋込み層５０，５２，５４，６０．６２は以下
の如き特性を有している。領＠５０，５２．５４内の平
均的なボロン濃度はｌＸｌ０”−１ＸＩＱｌｔの範囲内
である。領域６０及び６２内の平均的な砒素濃度はｌＸ
ｌ０”−ＩＸＩＯ”の範囲内である。埋込み１１５′、
Ｏ’、’５２’、 ５４に対応□、 ′ ・ する適宜のＰ十埋込み層分布を第８図に示してあり、且
つ埋込み層６０及び６２′に対応する適宜のＮ十埋込み
層分布を第９図に示しである。第８図及び第９図におい
て、縦軸′は、ドーピング濃度を表わしており、且つ横
軸は９１１３７表面からの距離（μｍ）を表わしている
。第８図及び第９図の分布における端部は゛、例えばフ
ィールド注入及びウェル注入等のような他の注入の影響
なしに示されている。上述した如く、酸化物マスク用特
徴部１ｏｏ、１０２．ｒｏ４６′実効的端部変位を伴っ
たこれらの分布は、Ｐ゛十及びＮ十埋込み層間の接合６
４，６５，６６．６７を一時的に決定する。
の如き特性を有している。領＠５０，５２．５４内の平
均的なボロン濃度はｌＸｌ０”−１ＸＩＱｌｔの範囲内
である。領域６０及び６２内の平均的な砒素濃度はｌＸ
ｌ０”−ＩＸＩＯ”の範囲内である。埋込み１１５′、
Ｏ’、’５２’、 ５４に対応□、 ′ ・ する適宜のＰ十埋込み層分布を第８図に示してあり、且
つ埋込み層６０及び６２′に対応する適宜のＮ十埋込み
層分布を第９図に示しである。第８図及び第９図におい
て、縦軸′は、ドーピング濃度を表わしており、且つ横
軸は９１１３７表面からの距離（μｍ）を表わしている
。第８図及び第９図の分布における端部は゛、例えばフ
ィールド注入及びウェル注入等のような他の注入の影響
なしに示されている。上述した如く、酸化物マスク用特
徴部１ｏｏ、１０２．ｒｏ４６′実効的端部変位を伴っ
たこれらの分布は、Ｐ゛十及びＮ十埋込み層間の接合６
４，６５，６６．６７を一時的に決定する。
これらの分布は、集積回路を製造する場合に行われる他
の熱サイクルに対してのみならず、Ｐ十及びＮ十注入ア
ニール及びドライブイン（第７図）温度及び時間に対し
て選択された値によって達成される。当業者に明らかな
如く、Ｐ十及びＮ＋アニール及びドライブインパラメー
タに対する値を選択する場合、全ての熱サイクルを考慮
すべきである。
の熱サイクルに対してのみならず、Ｐ十及びＮ十注入ア
ニール及びドライブイン（第７図）温度及び時間に対し
て選択された値によって達成される。当業者に明らかな
如く、Ｐ十及びＮ＋アニール及びドライブインパラメー
タに対する値を選択する場合、全ての熱サイクルを考慮
すべきである。
以上１本発明の具体的実施の態様について詳細に説明し
たが、本発明は、これら具体例にのみ限定されるべきも
のではなく、本発明の技術的範囲を逸脱することなしに
、種々の変形が可能であることは勿論である０例えば、
本発明は、埋込み層５０．５２，５４，６０．６２の上
に形成するデバイスのタイプや、′特定の出発物質や、
ドーパント及びドーズや、ドーパント注入のシーケンス
や、注入パラメータの値や、アニールパラメータの値又
は本明細書に記載した如く層の厚さ等によって制限され
るべき６のではなく、これらの特定の値は全て例示的な
６のであるにすぎない。
たが、本発明は、これら具体例にのみ限定されるべきも
のではなく、本発明の技術的範囲を逸脱することなしに
、種々の変形が可能であることは勿論である０例えば、
本発明は、埋込み層５０．５２，５４，６０．６２の上
に形成するデバイスのタイプや、′特定の出発物質や、
ドーパント及びドーズや、ドーパント注入のシーケンス
や、注入パラメータの値や、アニールパラメータの値又
は本明細書に記載した如く層の厚さ等によって制限され
るべき６のではなく、これらの特定の値は全て例示的な
６のであるにすぎない。
第１図は本発明の一実施例に基づいて構成された実質的
に完成された集積回路を示した概略断面図、第２図乃至
第７図は第１図の集積回路を製造する一実施例における
中間のステップを示した各概略断面図、第８図及び第９
図は第１図のＮ十及びＰ十埋込み層に対する分布を示し
た各グラフ図、である。 （符号の説明） ｌＯ：集積回路 １２．１４，１６，１７，１８：分離構成体２０：ＮＭ
ＯＳトランジスタ ２８：Ｐ−ウェル ３０：ＰＭＯＳトランジスタ ３８：Ｎ−ウェル ５０．５２，５４：Ｐ十埋込み層 ６０．６２：Ｎ＋埋込み層 ＦＩＧ、 ３ ＦＩＧ、 ５ ＦＩＧ、 ６ ＦＩＧ、 ８
に完成された集積回路を示した概略断面図、第２図乃至
第７図は第１図の集積回路を製造する一実施例における
中間のステップを示した各概略断面図、第８図及び第９
図は第１図のＮ十及びＰ十埋込み層に対する分布を示し
た各グラフ図、である。 （符号の説明） ｌＯ：集積回路 １２．１４，１６，１７，１８：分離構成体２０：ＮＭ
ＯＳトランジスタ ２８：Ｐ−ウェル ３０：ＰＭＯＳトランジスタ ３８：Ｎ−ウェル ５０．５２，５４：Ｐ十埋込み層 ６０．６２：Ｎ＋埋込み層 ＦＩＧ、 ３ ＦＩＧ、 ５ ＦＩＧ、 ６ ＦＩＧ、 ８
Claims (1)
- 【特許請求の範囲】 １、集積回路において埋込み層を製造する方法において
、基板上に第一層を形成し、前記第一層上に第２層を形
成し、前記基板上に第一マスク用特徴部を形成するため
に第一ドーパント型埋込み層イオン注入マスクに従って
前記第二層をパターン形成し、前記第一層から第二マス
ク用特徴部を形成し、前記第二マスク用特徴部は前記第
一マスク用特徴部と整合すると共に前記第一マスク用特
徴部に関して選択したアンダーカットを持っており、前
記第一マスク用特徴部によって被覆されている部分以外
の前記基板の領域内に第一導電型のドーパントを注入し
、前記第二マスク用特徴部によって被覆されている領域
以外の前記基板の領域上に第三マスク用特徴部を形成し
、前記第三マスク用特徴部によって被覆されている部分
以外の前記基板の領域内に第二導電型のドーパントを注
入し、前記基板上にエピタキシャルシリコン層を形成す
る、上記各ステップを有することを特徴とする方法。 ２、特許請求の範囲第１項において、前記第二マスク用
特徴部形成ステップが、前記第一マスク用特徴部の物質
と比較的非反応性のエッチャントで前記第一層を等方的
にエッチングするステップを有することを特徴とする方
法。 ３、特許請求の範囲第１項において、更に、前記第一導
電型ドーパント注入ステップに続いて前記基板をアニー
ルし、且つ前記第二導電型ドーパント注入ステップに続
いて前記基板をアニールする上記各ステップを有するこ
とを特徴とする方法。 ４、特許請求の範囲第１項において、前記第三マスク用
特徴部形成ステップが、前記第一マスク用特徴部を剥離
し、前記第二マスク用特徴部によって被覆されている領
域以外の前記基板の領域を開放し、前記開放領域内に二
酸化シリコン特徴部を形成する、上記各ステップを有す
ることを特徴とする方法。 ５、特許請求の範囲第１項において、前記第一層形成ス
テップが、前記基板上に第一補助層を形成し、前記第一
補助層上に第二補助層を形成し、前記第二層は前記第二
補助層上に形成され、且つ前記第二マスク用特徴部形成
ステップが、前記第二層の物質及び前記第一補助層の表
面物質と比較的非反応性のエッチャントで前記第二補助
層を等方的にエッチングして第二補助層マスク用特徴部
を形成し、且つ前記第二補助層マスク用特徴部を上部に
持った前記第一補助層を前記第二補助層マスク用特徴部
の物質と比較的非反応性のエッチャントでエッチングす
る、上記各ステップを有することを特徴する方法。 ６、特許請求の範囲第５項において、前記第一層形成ス
テップが、更に、前記基板上に第三補助層を形成するス
テップを有しており、前記第一補助層がその上に形成さ
れ、且つ前記第二マスク用特徴部形成ステップが、更に
、前記第一補助層マスク用特徴部を上部に持った前記第
三補助層をエッチングし且つ前記第一補助層マスク用特
徴部の物質と比較的非反応性のエッチャントで前記第二
補助層特徴部をエッチングするステップを有しており、
前記第二マスク用特徴部が前記第一及び第三補助層の夫
々の部分から形成されるものであることを特徴とする方
法。 ７、特許請求の範囲第６項において、前記第三補助層エ
ッチングステップが、前記第二マスク用特徴部によって
被覆されている領域以外の前記基板の領域を開放するス
テップを有しており、且つ前記第三マスク用特徴部形成
ステップが、前記開放領域内に二酸化シリコン特徴部を
形成するステップを有することを特徴とする方法。 ８、集積回路内に埋込み層を製造する方法において、基
板上に第一層を形成し、前記第一層上にホトレジスト層
を形成し、前記基板上に第一マスク用特徴部を形成する
ために第一ドーパント型埋込み層イオン注入マスクに従
って前記ホトレジスト層をパターン形成し、前記第一層
から前記基板上に第二マスク用特徴部を形成し、前記第
二マスク用特徴部は前記第一マスク用特徴部と整合する
と共に前記第一マスク用特徴部に関して選択したアンダ
ーカットを持っており、前記第一マスク用特徴部によっ
て被覆されている領域以外の前記基板の領域内に第一導
電型のドーパントを注入し、前記第一マスク用特徴部を
剥離し、前記第二マスク用特徴部によって被覆されてい
る領域以外の前記基板の領域上に第三マスク用特徴部を
形成し、前記第三マスク用特徴部によって被覆されてい
る領域以外の前記基板の領域内に第二導電型のドーパン
トを注入し、前記基板上にエピタキシャルシリコン層を
形成する、上記各ステップを有することを特徴とする方
法。 ９、特許請求の範囲第８項において、前記第一層形成ス
テップが、前記基板上に第一酸化物補助層を形成し、前
記第一酸化物補助層上に窒化物補助層を形成し、且つ前
記窒化物補助層上に第二酸化物補助層を形成する、上記
各ステップを有しており、前記ホトレジスト層は前記第
二酸化物補助層上に設けられ、且つ前記第二マスク用特
徴部形成ステップが、前記窒化物補助層上に第四マスク
用特徴部を形成するために窒化物及びホトレジストと比
較的反応性が低いが酸化物と反応性のエッチャントによ
って上部に前記第一マスク用特徴部を持った前記第二酸
化物補助層を等方的にエッチングし、上部に前記第四マ
スク用特徴部を持った前記窒化物補助層をエッチングし
て前記第一酸化物補助層上に第五マスク用特徴部を形成
し、上部に前記第五マスク用特徴部を持った前記第一酸
化物補助層を酸化物エッチャントでエッチングして少な
くと前記第一酸化物補助層及び前記窒化物補助層の夫々
の部分を具備する前記第二マスク用特徴部を形成する、
上記各ステップを有することを特徴とする方法。 １０、集積回路において自己整合型埋込み層を製造する
方法において、シリコン基板を用意し、前記基板上に第
一酸化物層を形成し、前記第一酸化物層上に予め選択し
た厚さの窒化シリコン層を形成し、前記窒化シリコン層
上に第二酸化物層を形成し、前記第二酸化物層上にホト
レジスト層を形成し、注入停止マスクに従って前記ホト
レジスト層をパターン形成して前記第二酸化物層上にホ
トレジストマスク用特徴部を形成し、窒化物及びホトレ
ジストと比較的反応性が低く酸化物と反応性を有するエ
ッチャントによって上部に第一マスク用特徴部を持った
前記第二酸化物層を等方的にエッチングして前記窒化物
層上に前記ホトレジストマスク用特徴部に関して選択し
たアンダーカットを持った第二酸化物マスク用特徴部を
形成し、前記ホトレジストマスク用特徴部によって被覆
されている領域以外の前記基板の領域内に第一導電型の
ドーパントを注入し、前記第一導電型ドーパントは前記
ホトレジストマスク用特徴部によって被覆されている基
板の領域からは実質的に排除され、前記ホトレジストマ
スク用特徴部を剥離し、上部に前記第二酸化物マスク用
特徴部を持った前記窒化物層をエッチングして前記第一
酸化物層上に窒化物マスク用特徴部を形成し、前記第二
酸化物マスク用特徴部を剥離し且つ酸化物エッチャント
によって上部に前記窒化物マスク用特徴部を持った前記
第一酸化物層をエッチングして前記基板上に第一酸化物
マスク用特徴部を形成し、前記基板を酸化して前記第一
酸化物マスク用特徴部によって被覆されている領域以外
の前記基板の領域上に厚い熱酸化物マスク用特徴部を形
成し、前記窒化物マスク用特徴部を剥離し、前記厚い酸
化物マスク用特徴部によって被覆されている領域以外の
前記基板の領域内に第二導電型のドーパントを注入し、
前記第二導電型ドーパントは前記厚い酸化物マスク用特
徴部によって被覆されている前記基板の領域から実質的
に排除され、前記基板をアニールし、前記第一酸化物及
び厚い酸化物マスク用特徴部を剥離し、且つ前記第一酸
化物及び厚い酸化物特徴部剥離ステップに続いて前記基
板上にエピタキシャルシリコン層を成長させる、上記各
ステップを有することを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US45569689A | 1989-12-22 | 1989-12-22 | |
| US455,696 | 1989-12-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03201559A true JPH03201559A (ja) | 1991-09-03 |
| JP2718257B2 JP2718257B2 (ja) | 1998-02-25 |
Family
ID=23809904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2292188A Expired - Lifetime JP2718257B2 (ja) | 1989-12-22 | 1990-10-31 | 集積回路における埋込み層容量の減少 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0434182B1 (ja) |
| JP (1) | JP2718257B2 (ja) |
| KR (1) | KR940007467B1 (ja) |
| DE (1) | DE69033940T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5279987A (en) * | 1991-10-31 | 1994-01-18 | International Business Machines Corporation | Fabricating planar complementary patterned subcollectors with silicon epitaxial layer |
| US5328866A (en) * | 1992-09-21 | 1994-07-12 | Siliconix Incorporated | Low temperature oxide layer over field implant mask |
| US5439842A (en) * | 1992-09-21 | 1995-08-08 | Siliconix Incorporated | Low temperature oxide layer over field implant mask |
| CN104576334B (zh) * | 2014-08-19 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 具有不同bvcbo的npn器件的集成制造方法 |
| US10825715B2 (en) | 2018-11-08 | 2020-11-03 | Silicon Space Technologies Corporation | Structures for improving radiation hardness and eliminating latch-up in integrated circuits |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01235368A (ja) * | 1988-03-16 | 1989-09-20 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4282648A (en) * | 1980-03-24 | 1981-08-11 | Intel Corporation | CMOS process |
| JPS60194558A (ja) * | 1984-03-16 | 1985-10-03 | Hitachi Ltd | 半導体装置の製造方法 |
| US4574469A (en) * | 1984-09-14 | 1986-03-11 | Motorola, Inc. | Process for self-aligned buried layer, channel-stop, and isolation |
| JPS63185061A (ja) * | 1987-01-28 | 1988-07-30 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6410644A (en) * | 1987-07-02 | 1989-01-13 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
-
1990
- 1990-07-27 EP EP90308305A patent/EP0434182B1/en not_active Expired - Lifetime
- 1990-07-27 DE DE69033940T patent/DE69033940T2/de not_active Expired - Lifetime
- 1990-10-31 JP JP2292188A patent/JP2718257B2/ja not_active Expired - Lifetime
- 1990-11-30 KR KR1019900019516A patent/KR940007467B1/ko not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01235368A (ja) * | 1988-03-16 | 1989-09-20 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0434182A2 (en) | 1991-06-26 |
| EP0434182B1 (en) | 2002-04-03 |
| DE69033940T2 (de) | 2002-10-17 |
| EP0434182A3 (en) | 1994-09-14 |
| JP2718257B2 (ja) | 1998-02-25 |
| KR910013547A (ko) | 1991-08-08 |
| DE69033940D1 (de) | 2002-05-08 |
| KR940007467B1 (ko) | 1994-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3086975B2 (ja) | シリコン基板上にフィールド酸化物領域及びチャネル・ストップを形成する方法 | |
| US4788160A (en) | Process for formation of shallow silicided junctions | |
| US5885861A (en) | Reduction of dopant diffusion by the co-implantation of impurities into the transistor gate conductor | |
| US4319395A (en) | Method of making self-aligned device | |
| EP0476380B1 (en) | Self-aligned bipolar transistor structure and fabrication process | |
| US6136674A (en) | Mosfet with gate plug using differential oxide growth | |
| JPH0677421A (ja) | トランジスタの製法 | |
| US5304501A (en) | BiCMOS process with low base recombination current bipolar transistors | |
| US6566208B2 (en) | Method to form elevated source/drain using poly spacer | |
| EP0135243B1 (en) | A method of producing a semiconductor structure on a substrate and a semiconductor device manufactured thereby | |
| JP2587444B2 (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| US5547903A (en) | Method of elimination of junction punchthrough leakage via buried sidewall isolation | |
| US4877748A (en) | Bipolar process for forming shallow NPN emitters | |
| US5516708A (en) | Method of making single polysilicon self-aligned bipolar transistor having reduced emitter-base junction | |
| JPH03201559A (ja) | 集積回路における埋込み層容量の減少 | |
| US5141884A (en) | Isolation method of semiconductor device | |
| US5474944A (en) | Process for manufacturing integrated circuit with power field effect transistors | |
| JP3165715B2 (ja) | 半導体装置の製造方法 | |
| JPH09172062A (ja) | 半導体装置及びその製造方法 | |
| EP0403009B1 (en) | A method of manufacturing a semiconductor device | |
| JP3113011B2 (ja) | 半導体装置の製造方法 | |
| JP3060948B2 (ja) | 半導体装置の製造方法 | |
| JPH0541516A (ja) | 半導体装置及び製造方法 | |
| JPH03101252A (ja) | 素子分離方法 | |
| JPH07115195A (ja) | Ｍｏｓトランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |