JPH03201713A - 圧電膜製造装置 - Google Patents
圧電膜製造装置Info
- Publication number
- JPH03201713A JPH03201713A JP1341190A JP34119089A JPH03201713A JP H03201713 A JPH03201713 A JP H03201713A JP 1341190 A JP1341190 A JP 1341190A JP 34119089 A JP34119089 A JP 34119089A JP H03201713 A JPH03201713 A JP H03201713A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mos
- piezoelectric film
- holder
- damage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 239000002245 particle Substances 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract 3
- 239000012774 insulation material Substances 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 239000010453 quartz Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- -1 fluororesin Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/50—Substrate holders
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、圧電膜製造装置に係るもので、特にスパッタ
法によって半導体ＭＯ５基板上に圧電膜を形成するため
の圧電膜製造装置の改良に関するものである。
法によって半導体ＭＯ５基板上に圧電膜を形成するため
の圧電膜製造装置の改良に関するものである。
［発明の概要］
本発明は、圧電膜をスパッタ法で半導体ＭＯＳ基板上に
形成する際に、できるだけＭＯＳの損傷を低減できるよ
うにしたものである。
形成する際に、できるだけＭＯＳの損傷を低減できるよ
うにしたものである。
［従来の技術］
従来、プラズマプロゼスによるＭ ＯＳ （Ｍｅｔａｌ
Ｏｎｉｄｅ Ｓｅａ＋１ｃｏｎｄｕｃｔｏｒ）に対する
損傷（軟Ｘ線。
Ｏｎｉｄｅ Ｓｅａ＋１ｃｏｎｄｕｃｔｏｒ）に対する
損傷（軟Ｘ線。
紫外光の照射およびイオン、電子等の荷電粒子の衝撃等
からの損傷）を低減する手段として、５ｉＩＣプロセス
等では、Ｈ２雰囲気中での４５０℃。
からの損傷）を低減する手段として、５ｉＩＣプロセス
等では、Ｈ２雰囲気中での４５０℃。
３０分程度の熱処理が有効であることが知られている。
しかしながら１ＭＯＳ構造上へＺｎＯやＡＱＮといった
圧電膜をスパッタ法にて堆積し、弾性表面波（ＳＡＷ）
のポテンシャルとＭＯＳ構造の容量−電圧（Ｃ−Ｖ）特
性等との相互作用を利用するような素子（コリレータ、
コンボルバ等）においては、４５０℃程度の熱処理によ
って、圧電膜の剥離やひび割れ（クラック）が生じるた
め、この熱処理による損傷低減法は適用できない。
圧電膜をスパッタ法にて堆積し、弾性表面波（ＳＡＷ）
のポテンシャルとＭＯＳ構造の容量−電圧（Ｃ−Ｖ）特
性等との相互作用を利用するような素子（コリレータ、
コンボルバ等）においては、４５０℃程度の熱処理によ
って、圧電膜の剥離やひび割れ（クラック）が生じるた
め、この熱処理による損傷低減法は適用できない。
［発明が解決しようとする課題］
上記の点からみて、圧電膜をスパッタ法で形成する際に
、できるだけＭＯＳへの損傷を低減する手段が必要であ
る。
、できるだけＭＯＳへの損傷を低減する手段が必要であ
る。
ダイオード型のＲＦスパッタ装置を例にとると、圧電膜
を形成する際には、ＭＯ５基板の基板ホルダーへの設置
手段が、ＭＯＳへの損傷に重大な影響を与えることが判
っている。
を形成する際には、ＭＯ５基板の基板ホルダーへの設置
手段が、ＭＯＳへの損傷に重大な影響を与えることが判
っている。
例えば、（イ）基板ホルダーを接地する手段。
（ロ）基板ホルダーをフローティングにする。
（ハ）基板ホルダーをフローティングにし、更に基板と
基板ホルダーの間に絶縁板を挿入する手段の３つの手段
があるが、これらの手段を比較すると、（イ）→（ロ）
→（ハ）の順でＭＯＳに対する損傷ＣＭＯＳのＣ−■特
性の電圧シフトや界面準位の増加）は低減される。つま
り、プラズマ電位と基板電位との差をできるだけ小さく
する、言い替えれば、基板近傍のシースの電位勾配を緩
やかにする方が、損傷を低減できるということになる。
基板ホルダーの間に絶縁板を挿入する手段の３つの手段
があるが、これらの手段を比較すると、（イ）→（ロ）
→（ハ）の順でＭＯＳに対する損傷ＣＭＯＳのＣ−■特
性の電圧シフトや界面準位の増加）は低減される。つま
り、プラズマ電位と基板電位との差をできるだけ小さく
する、言い替えれば、基板近傍のシースの電位勾配を緩
やかにする方が、損傷を低減できるということになる。
このことは、軟Ｘ線や紫外光の照射による一定の損傷は
あるものの、荷電粒子（イオンまたは電子）の衝撃の強
弱が、この場合にはＭＯＳに対する損傷を支配すると考
えてよいと思われる。
あるものの、荷電粒子（イオンまたは電子）の衝撃の強
弱が、この場合にはＭＯＳに対する損傷を支配すると考
えてよいと思われる。
しかしながら、前記（ハ）の手段においては、ガス圧、
ＲＦパワー、および反応性スパッタの場合には、スパッ
タガスと反応ガスの流量比等の作製パラメータに加え、
基板と基板ホルダーの間に挿入する絶縁板の厚さ（ある
−窓材料の絶縁板を用いる場合）というパラメータを最
適化しなければならない。
ＲＦパワー、および反応性スパッタの場合には、スパッ
タガスと反応ガスの流量比等の作製パラメータに加え、
基板と基板ホルダーの間に挿入する絶縁板の厚さ（ある
−窓材料の絶縁板を用いる場合）というパラメータを最
適化しなければならない。
具体的には、他の作製パラメータを固定し、絶縁板の厚
さを厚くしすぎると、ＭＯＳへの損傷は低減されるが、
荷電粒子の入射エネルギーが減少し、付着力が低下し、
かつ膜の応力が引張りになり、ひびが入り易くなる。逆
に絶縁板が薄すぎると、ＭＯＳへの損傷の低減効果が充
分でないことになる。
さを厚くしすぎると、ＭＯＳへの損傷は低減されるが、
荷電粒子の入射エネルギーが減少し、付着力が低下し、
かつ膜の応力が引張りになり、ひびが入り易くなる。逆
に絶縁板が薄すぎると、ＭＯＳへの損傷の低減効果が充
分でないことになる。
したがって、前記絶縁板の厚さについては、試行錯誤的
にその製作条件毎に決めていかなくてはならず、非常に
繁雑な手続きが必要である。
にその製作条件毎に決めていかなくてはならず、非常に
繁雑な手続きが必要である。
［発明の目的］
本発明は、上記の問題に鑑みてなされたものであって、
極めて簡便な手段により、ＭＯＳへの損傷を低減するこ
とのできる圧電膜製造装置を提供することを目的として
いるものである。
極めて簡便な手段により、ＭＯＳへの損傷を低減するこ
とのできる圧電膜製造装置を提供することを目的として
いるものである。
［課題を解決するための手段］
”本発明は、半導体ＭＯ５基板上に圧電膜を堆積する圧
電膜製造装置において、高耐圧絶縁部材により、前記半
導体ＭＯ５基板を保持するとともに。
電膜製造装置において、高耐圧絶縁部材により、前記半
導体ＭＯ５基板を保持するとともに。
該基板とグランドとの間のインピーダンスを可変とする
インピーダンス可変手段を有し、その基板上に圧電膜を
堆積せしめるように構成することにより、上述した問題
点の解決を図ったものである。
インピーダンス可変手段を有し、その基板上に圧電膜を
堆積せしめるように構成することにより、上述した問題
点の解決を図ったものである。
［実施例コ
第１図ないし第３図は、それぞれ本発明の実施例を示す
ものであるが、理解を容易にするため、第４図に示した
等価回路を用いて説明する。
ものであるが、理解を容易にするため、第４図に示した
等価回路を用いて説明する。
第４図の等価回路は、前述した（ハ）の手段によるもの
である。ＺｓおよびＺｓｇのインピーダンスは抵抗、容
量、ダイオード等で表われるが、主として容量的である
ことが知られており、ここでは簡単のため容量として説
明する。
である。ＺｓおよびＺｓｇのインピーダンスは抵抗、容
量、ダイオード等で表われるが、主として容量的である
ことが知られており、ここでは簡単のため容量として説
明する。
いま、プラズマ電位が一定であるとすると、この電位は
、基板シースの容量、膜および半導体基板の容量、挿入
絶縁板による容量および基板ホルダーとチャンバーの間
のインピーダンスの容量成分とで分割される。つまり、
小さな容量の箇所に大きな電圧が印加すると考えてもよ
い。したがって荷電粒子による衝撃による損傷を緩和す
るためには、半導体ＭＯＳ基板とアース間のインピーダ
ンスを増大させ、基板シースに分割される電圧を小さく
するということになる。絶縁板を挿入したのは、この目
的からである。
、基板シースの容量、膜および半導体基板の容量、挿入
絶縁板による容量および基板ホルダーとチャンバーの間
のインピーダンスの容量成分とで分割される。つまり、
小さな容量の箇所に大きな電圧が印加すると考えてもよ
い。したがって荷電粒子による衝撃による損傷を緩和す
るためには、半導体ＭＯＳ基板とアース間のインピーダ
ンスを増大させ、基板シースに分割される電圧を小さく
するということになる。絶縁板を挿入したのは、この目
的からである。
しかしながら、絶縁板による基板と基板ホルダーとの間
の容量は、絶縁板の材料を一定とすれば。
の容量は、絶縁板の材料を一定とすれば。
厚さを変えるしかなく、最適な容量とするためには、前
記（ハ）の手段で述べたような繁雑な試行を繰り返さな
ければならない欠点がある。これを解決したものが、第
１図ないし第２図に示した圧電膜製造装置である。
記（ハ）の手段で述べたような繁雑な試行を繰り返さな
ければならない欠点がある。これを解決したものが、第
１図ないし第２図に示した圧電膜製造装置である。
第１図に示した装置は、半導体ＭＯＳ基板１と金属製基
板ホルダー２との間に、高耐圧絶縁物で作製した基板上
下位置可変機構を設け、厚さの異なった絶縁板を用意す
ることなしに簡便に容量を可変できるようにしたもので
ある。即ち、３は石英製の基板ホルダー、４は石英製の
バネ押え、５は石英製の雄ネジ軸、６はフッ素樹脂製の
雌ネジ。
板ホルダー２との間に、高耐圧絶縁物で作製した基板上
下位置可変機構を設け、厚さの異なった絶縁板を用意す
ることなしに簡便に容量を可変できるようにしたもので
ある。即ち、３は石英製の基板ホルダー、４は石英製の
バネ押え、５は石英製の雄ネジ軸、６はフッ素樹脂製の
雌ネジ。
７はチタン酸バリウム等の磁器製碍子であり、雄ネジ５
の回転により、絶縁板による基板ホルダー３と金属製基
板ホルダー２との間の容量が可変できるようになってい
る。なお、８は真空チャンバ９はターゲット、１０はマ
ツチング回路、１１は電源である。
の回転により、絶縁板による基板ホルダー３と金属製基
板ホルダー２との間の容量が可変できるようになってい
る。なお、８は真空チャンバ９はターゲット、１０はマ
ツチング回路、１１は電源である。
前記絶縁板による基板ホルダー３は、第２図に示すよう
な手段で上下させることもできる。図中、１２はフッ素
樹脂製の歯板、１３はそれに噛み合わせたウオーム歯車
であって、ウオーム歯車１３の回転により、基板ホルダ
ー３が上下動されるようになっている。
な手段で上下させることもできる。図中、１２はフッ素
樹脂製の歯板、１３はそれに噛み合わせたウオーム歯車
であって、ウオーム歯車１３の回転により、基板ホルダ
ー３が上下動されるようになっている。
第３図に示したものは、本発明の他の実施例であって、
半導体ＭＯＳ基板の裏面と、グランドの間のインピーダ
ンスを外部にて調整可変できるようにしたものである。
半導体ＭＯＳ基板の裏面と、グランドの間のインピーダ
ンスを外部にて調整可変できるようにしたものである。
即ち、同図において、１は半導体ＭＯ３基゛板、２は金
属基板ホルダー、３は石英製の基板ホルダー、４は石英
製のバネ押え。
属基板ホルダー、３は石英製の基板ホルダー、４は石英
製のバネ押え。
１４はフッ素樹脂、ポリエステル樹脂、シリコン樹脂等
の高耐圧絶縁物で被覆した被覆導線、１５は高耐圧可変
インピーダンスであって、この可変インピーダンス１５
によって半導体裏面と絶縁板による基板ホルダーの間の
インピーダンスが外部にて！５１整可変されるようにな
っている。
の高耐圧絶縁物で被覆した被覆導線、１５は高耐圧可変
インピーダンスであって、この可変インピーダンス１５
によって半導体裏面と絶縁板による基板ホルダーの間の
インピーダンスが外部にて！５１整可変されるようにな
っている。
上記各実施例に示した構成によれば、荷電粒子によるＭ
ＯＳ構造に対するＣ−■特性の電圧シフトや界面準位を
低減し得る基板／基板ホルダー間の容量値を、たとえス
パッタの作製パラメータを変更したとしても、極めて簡
便に、しかも迅速に最適化することが可能である。
ＯＳ構造に対するＣ−■特性の電圧シフトや界面準位を
低減し得る基板／基板ホルダー間の容量値を、たとえス
パッタの作製パラメータを変更したとしても、極めて簡
便に、しかも迅速に最適化することが可能である。
［発明の効果］
以上に述べたように１本発明によれば、半導体ＭＯＳ基
板と基板ホルダー間の可変容量を調整することによって
、基板シースの電位勾配を、他のスパッタ・パラメータ
（ＲＦパワー、ガス圧）毎に簡便に最適化でき、荷電粒
子によるＭＯＳ基板への損傷を最少化することができる
。
板と基板ホルダー間の可変容量を調整することによって
、基板シースの電位勾配を、他のスパッタ・パラメータ
（ＲＦパワー、ガス圧）毎に簡便に最適化でき、荷電粒
子によるＭＯＳ基板への損傷を最少化することができる
。
第１図は本発明の一実施例を示す圧電膜製造装置の一部
切断側面図、第２図は他の実施例による基板位置上下可
変機構部の一部切断側面図、第３図は本発明の他の実施
例を示す圧電膜製造装置要部の側面図、第４図は等価回
路図である。 １・・・・・・・・・半導体ＭＯＳ基板、２・・・・・
・・・・金属製基板ホルダー、３・・・・・・・・・絶
縁板による基板ホルダー４・・・・・・・・バネ押え、
５・・・・・・・・・石英製雄ネジ軸、６・・・・・・
・・・フッ素樹脂製雌ネジ、７・・・・・・・・・碍子
、８・・・真空チャンバー、９・・・・・・・・ターゲ
ット、１０・・・・・マツチング回路、■１・・・・・
・・・・電源、１２・・・・・・ フッ素樹脂製歯板、
１３・・・・・・・・・ウオーム歯車。 第１ 図 第２７
切断側面図、第２図は他の実施例による基板位置上下可
変機構部の一部切断側面図、第３図は本発明の他の実施
例を示す圧電膜製造装置要部の側面図、第４図は等価回
路図である。 １・・・・・・・・・半導体ＭＯＳ基板、２・・・・・
・・・・金属製基板ホルダー、３・・・・・・・・・絶
縁板による基板ホルダー４・・・・・・・・バネ押え、
５・・・・・・・・・石英製雄ネジ軸、６・・・・・・
・・・フッ素樹脂製雌ネジ、７・・・・・・・・・碍子
、８・・・真空チャンバー、９・・・・・・・・ターゲ
ット、１０・・・・・マツチング回路、■１・・・・・
・・・・電源、１２・・・・・・ フッ素樹脂製歯板、
１３・・・・・・・・・ウオーム歯車。 第１ 図 第２７
Claims (1)
- 半導体ＭＯＳ基板上に圧電膜を堆積する圧電膜製造装置
において、高耐圧絶縁部材により、前記半導体ＭＯＳ基
板を保持するとともに、該基板とグランドとの間のイン
ピーダンスを可変とするインピーダンス可変手段を有し
、その基板上に圧電膜を堆積せしめるように構成したこ
とを特徴とする圧電膜製造装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1341190A JPH03201713A (ja) | 1989-12-28 | 1989-12-28 | 圧電膜製造装置 |
| US07/632,345 US5092978A (en) | 1989-12-28 | 1990-12-21 | Apparatus for fabricating piezoelectric films |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1341190A JPH03201713A (ja) | 1989-12-28 | 1989-12-28 | 圧電膜製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03201713A true JPH03201713A (ja) | 1991-09-03 |
Family
ID=18344063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1341190A Pending JPH03201713A (ja) | 1989-12-28 | 1989-12-28 | 圧電膜製造装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5092978A (ja) |
| JP (1) | JPH03201713A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100279763B1 (ko) * | 1992-11-12 | 2001-03-02 | 조셉 제이. 스위니 | 저열팽창 클램프 장치 및 클램핑 방법 |
| JPH1021586A (ja) * | 1996-07-02 | 1998-01-23 | Sony Corp | Ｄｃスパッタリング装置 |
| US5873983A (en) * | 1997-01-13 | 1999-02-23 | Vanguard International Semiconductor Corporation | Method for minimizing substrate to clamp sticking during thermal processing of thermally flowable layers |
| JP4326895B2 (ja) * | 2003-09-25 | 2009-09-09 | キヤノンアネルバ株式会社 | スパッタリング装置 |
| US8557093B2 (en) | 2007-03-22 | 2013-10-15 | Sunpower Corporation | Deposition system with electrically isolated pallet and anode assemblies |
| JP4317888B2 (ja) * | 2007-08-31 | 2009-08-19 | 富士フイルム株式会社 | スパッタ方法およびスパッタ装置 |
| US8557088B2 (en) * | 2009-02-19 | 2013-10-15 | Fujifilm Corporation | Physical vapor deposition with phase shift |
| US8540851B2 (en) * | 2009-02-19 | 2013-09-24 | Fujifilm Corporation | Physical vapor deposition with impedance matching network |
| JP5347868B2 (ja) * | 2009-09-24 | 2013-11-20 | 東京エレクトロン株式会社 | 載置台構造及びプラズマ成膜装置 |
| US12217949B2 (en) * | 2015-12-21 | 2025-02-04 | Ionquest Corp. | Magnetically enhanced high density plasma-chemical vapor deposition plasma source for depositing diamond and diamond-like films |
| US20240167144A1 (en) * | 2020-11-25 | 2024-05-23 | Oem Group, Llc | Systems and methods for in-situ etching prior to physical vapor deposition in the same chamber |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3704219A (en) * | 1971-04-07 | 1972-11-28 | Mcdowell Electronics Inc | Impedance matching network for use with sputtering apparatus |
| JPS55136124A (en) * | 1979-04-09 | 1980-10-23 | Seiko Instr & Electronics Ltd | Manufacture of zinc oxide film |
| JPS57149734A (en) * | 1981-03-12 | 1982-09-16 | Anelva Corp | Plasma applying working device |
| JPH0697676B2 (ja) * | 1985-11-26 | 1994-11-30 | 忠弘 大見 | ウエハサセプタ装置 |
-
1989
- 1989-12-28 JP JP1341190A patent/JPH03201713A/ja active Pending
-
1990
- 1990-12-21 US US07/632,345 patent/US5092978A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5092978A (en) | 1992-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4895734A (en) | Process for forming insulating film used in thin film electroluminescent device | |
| US7010837B2 (en) | Method for manufacturing an electronic component | |
| JPH03201713A (ja) | 圧電膜製造装置 | |
| JPH0779122B2 (ja) | ダイヤモンド・コーティングを施した静電チャック | |
| JP2007012734A (ja) | プラズマエッチング装置及びプラズマエッチング方法 | |
| JPS58123771A (ja) | 半導体素子 | |
| TWI802410B (zh) | 沉積具有減少的表面粗糙度的材料之方法 | |
| KR101234492B1 (ko) | 기판 처리 방법 | |
| CN101053066B (zh) | 等离子体处理方法和等离子体处理设备 | |
| CN116804270B (zh) | 二氧化硅薄膜的低温沉积方法及器件制备方法 | |
| US10964550B2 (en) | Method and apparatus for surface planarization of object using light source of specific wavelength and reactive gas | |
| McNeil et al. | Ion beam deposition | |
| JP4666817B2 (ja) | 高誘電体のエッチング装置 | |
| JPH0779003A (ja) | 半導体素子の製法 | |
| US5770467A (en) | Method for forming electrode on diamond for electronic devices | |
| US6153268A (en) | Method for producing oriented piezoelectric films | |
| CN108292596A (zh) | 氮硅化钨膜及其形成方法 | |
| JP3822059B2 (ja) | シリコン基板の反り変形方法 | |
| JP2003059840A (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| JPH0492423A (ja) | 半導体集積回路装置の製造方法 | |
| JP3965469B2 (ja) | 静電チャック | |
| JP2003059841A (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| TWI811691B (zh) | 磁場分布調整裝置、可調整磁場分布的沉積設備及其沉積方法 | |
| JP3615919B2 (ja) | プラズマｃｖｄ装置 | |
| JP3424751B2 (ja) | スパッタ法による金属酸化膜の成膜方法 |