JPH0779003A - 半導体素子の製法 - Google Patents
半導体素子の製法Info
- Publication number
- JPH0779003A JPH0779003A JP5161270A JP16127093A JPH0779003A JP H0779003 A JPH0779003 A JP H0779003A JP 5161270 A JP5161270 A JP 5161270A JP 16127093 A JP16127093 A JP 16127093A JP H0779003 A JPH0779003 A JP H0779003A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ito
- transparent conductive
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】
【目的】 密着性の改善された透明導電膜を得る。
【構成】 透明基体上に薄膜形成手段により０．０２５
μｍ以上の平均粒径のＩＴＯ結晶を有する透明導電膜を
形成し、更にこの透明導電膜上に還元性活性種を含むプ
ラズマを用いた半導体膜を形成して成る半導体素子の製
法。
μｍ以上の平均粒径のＩＴＯ結晶を有する透明導電膜を
形成し、更にこの透明導電膜上に還元性活性種を含むプ
ラズマを用いた半導体膜を形成して成る半導体素子の製
法。
Description
【０００１】
【産業上の利用分野】本発明は半導体デバイスの製法に
おいて、特に透明基体上に透明導電膜と半導体膜が積層
して形成される半導体素子の製法に関するものである。
おいて、特に透明基体上に透明導電膜と半導体膜が積層
して形成される半導体素子の製法に関するものである。
【０００２】
【従来の技術】透明基体上に形成される半導体デバイ
ス、例えば液晶ディスプレイパネルやＥＬディスプレイ
パネル、密着型イメージセンサ、電子写真感光体などに
おいては、その透明基体としてガラスや樹脂フィルムな
ど導電性を有しない材料が用いられることが多いが、基
体には透明性と同時に導電性も要求されることがほとん
どである。その場合、透明基体の半導体膜が形成される
面に透明性を維持しつつ導電性を持たせるために、基体
上に薄膜形成手段により透明導電膜が形成されることが
一般に行なわれている。このような透明導電膜として
は、通常、ＩＴＯ（インジウム・スズ・酸化物）やＩｎ
2 Ｏ3 （酸化インジウム）、ＳｎＯ2 （二酸化スズ）な
どが使用されている。
ス、例えば液晶ディスプレイパネルやＥＬディスプレイ
パネル、密着型イメージセンサ、電子写真感光体などに
おいては、その透明基体としてガラスや樹脂フィルムな
ど導電性を有しない材料が用いられることが多いが、基
体には透明性と同時に導電性も要求されることがほとん
どである。その場合、透明基体の半導体膜が形成される
面に透明性を維持しつつ導電性を持たせるために、基体
上に薄膜形成手段により透明導電膜が形成されることが
一般に行なわれている。このような透明導電膜として
は、通常、ＩＴＯ（インジウム・スズ・酸化物）やＩｎ
2 Ｏ3 （酸化インジウム）、ＳｎＯ2 （二酸化スズ）な
どが使用されている。
【０００３】
【発明が解決しようとする問題点】透明導電膜として広
く用いられているＩＴＯは、例えばスパッタリング法や
イオンプレーティング法、活性反応蒸着法などの薄膜形
成方法により大面積への成膜が可能で、エッチングによ
るパターン形成などの加工性が良好な優れた性質を有し
ているが、反面、その膜上にプラズマＣＶＤ法によって
半導体膜を積層する場合に、プラズマによるダメージを
受けやすく、膜表面の荒れや変色による透明性の低下を
生じやすいという問題も有している。また、半導体膜を
形成するためのプラズマが水素などの還元性活性種を含
んでいると、ＩＴＯ膜と基体との密着性が低下し、半導
体膜を積層した後で、その半導体膜の応力によってＩＴ
Ｏ膜の剥離が発生するという問題もあった。
く用いられているＩＴＯは、例えばスパッタリング法や
イオンプレーティング法、活性反応蒸着法などの薄膜形
成方法により大面積への成膜が可能で、エッチングによ
るパターン形成などの加工性が良好な優れた性質を有し
ているが、反面、その膜上にプラズマＣＶＤ法によって
半導体膜を積層する場合に、プラズマによるダメージを
受けやすく、膜表面の荒れや変色による透明性の低下を
生じやすいという問題も有している。また、半導体膜を
形成するためのプラズマが水素などの還元性活性種を含
んでいると、ＩＴＯ膜と基体との密着性が低下し、半導
体膜を積層した後で、その半導体膜の応力によってＩＴ
Ｏ膜の剥離が発生するという問題もあった。
【０００４】このような透明導電膜の剥離対策として、
特開平２−１０９２９４号には、透明電極が形成される
ガラス基板に、透明電極の膜厚の半分に匹敵する程度の
凹凸を設けることが開示されているが、大面積の基板に
そのような微細な加工を均一に施すことは技術的にもコ
スト的にも困難であり、プラズマによるダメージを受け
やすいという問題は残されていた。また特開平２−１５
１９号には、酸化インジウムを主成分とする透明導電層
の（２２２）面の配向度を５０％以上にすることが開示
されているが、これはショットキーバリア構造の接合特
性を改良するものであって、上記の剥離やダメージの問
題は改善されておらず、特定の結晶面の配向度を大面積
の基板上で均一に制御することは、技術的にも困難であ
った。さらに、ＩＴＯ膜表面のプラズマによるダメージ
を軽減する対策として、ＩＴＯ膜上にプラズマによるダ
メージに強いＳｎＯ2 を薄く積層することも行なわれて
いるが、このように２種類の膜を積層することは、透明
導電膜を成膜する装置の構造や条件の複雑化をもたらし
製造上不利となると共に、２種類の膜の界面で光の反射
が生じたり透明導電膜全体としての光透過率が低下する
問題もあり、加えてＳｎＯ2 はエッチングによる加工性
がＩＴＯより劣るため、パターン形成に際しても不利と
なっていた。
特開平２−１０９２９４号には、透明電極が形成される
ガラス基板に、透明電極の膜厚の半分に匹敵する程度の
凹凸を設けることが開示されているが、大面積の基板に
そのような微細な加工を均一に施すことは技術的にもコ
スト的にも困難であり、プラズマによるダメージを受け
やすいという問題は残されていた。また特開平２−１５
１９号には、酸化インジウムを主成分とする透明導電層
の（２２２）面の配向度を５０％以上にすることが開示
されているが、これはショットキーバリア構造の接合特
性を改良するものであって、上記の剥離やダメージの問
題は改善されておらず、特定の結晶面の配向度を大面積
の基板上で均一に制御することは、技術的にも困難であ
った。さらに、ＩＴＯ膜表面のプラズマによるダメージ
を軽減する対策として、ＩＴＯ膜上にプラズマによるダ
メージに強いＳｎＯ2 を薄く積層することも行なわれて
いるが、このように２種類の膜を積層することは、透明
導電膜を成膜する装置の構造や条件の複雑化をもたらし
製造上不利となると共に、２種類の膜の界面で光の反射
が生じたり透明導電膜全体としての光透過率が低下する
問題もあり、加えてＳｎＯ2 はエッチングによる加工性
がＩＴＯより劣るため、パターン形成に際しても不利と
なっていた。
【０００５】本発明は上記の問題点を透明導電膜の改良
により解決すべくなされた半導体素子の製法であり、透
明導電膜の表面状態を制御することによって、技術的な
困難さや膜形成に係るコストの増加をもたらすことな
く、透明導電膜表面の荒れや変色による透明性の低下お
よび半導体膜を積層した後の透明導電膜の剥離の発生を
抑制することを目的とする。
により解決すべくなされた半導体素子の製法であり、透
明導電膜の表面状態を制御することによって、技術的な
困難さや膜形成に係るコストの増加をもたらすことな
く、透明導電膜表面の荒れや変色による透明性の低下お
よび半導体膜を積層した後の透明導電膜の剥離の発生を
抑制することを目的とする。
【０００６】
【問題点を解決するための手段】本発明の半導体素子の
製法は、透明基体上に薄膜形成手段により、平均結晶粒
径が０．０２５μｍ以上となるようなＩＴＯ結晶を有す
る透明導電膜を形成し、更にこの透明導電膜上に還元性
活性種を含むプラズマにより半導体膜を形成することを
特徴として成る半導体素子の製法である。
製法は、透明基体上に薄膜形成手段により、平均結晶粒
径が０．０２５μｍ以上となるようなＩＴＯ結晶を有す
る透明導電膜を形成し、更にこの透明導電膜上に還元性
活性種を含むプラズマにより半導体膜を形成することを
特徴として成る半導体素子の製法である。
【０００７】
【作用】透明基体上に薄膜形成手段により形成されたＩ
ＴＯ透明導電膜の上に、水素ラジカルなどの還元性活性
種を含むプラズマを用いて、別種の半導体膜を形成する
と、その別種半導体膜内および別種半導体膜とＩＴＯ膜
との間に応力が発生する。その応力がＩＴＯ膜と透明基
体との密着性より強くなると、ＩＴＯ膜の剥離を発生さ
せる。
ＴＯ透明導電膜の上に、水素ラジカルなどの還元性活性
種を含むプラズマを用いて、別種の半導体膜を形成する
と、その別種半導体膜内および別種半導体膜とＩＴＯ膜
との間に応力が発生する。その応力がＩＴＯ膜と透明基
体との密着性より強くなると、ＩＴＯ膜の剥離を発生さ
せる。
【０００８】このような半導体素子に用いられる透明基
体としては、パイレックスガラスやソーダガラス、ホウ
珪酸ガラスなどのガラスや、石英やサファイアなどの透
明な無機質系、並びに弗素樹脂やポリエステル、ポリカ
ーボネート、ポリエチレンテレフタレート、ビニロン、
エポキシ、マイラーなどの透明な有機樹脂系が挙げら
れ、平板状やシート状、ドラム状あるいはベルト状など
の形状で用いられる。
体としては、パイレックスガラスやソーダガラス、ホウ
珪酸ガラスなどのガラスや、石英やサファイアなどの透
明な無機質系、並びに弗素樹脂やポリエステル、ポリカ
ーボネート、ポリエチレンテレフタレート、ビニロン、
エポキシ、マイラーなどの透明な有機樹脂系が挙げら
れ、平板状やシート状、ドラム状あるいはベルト状など
の形状で用いられる。
【０００９】また、上記透明導電膜を構成する材料に
は、ＩＴＯを始めとしてＳｎＯ2 、Ｉｎ2 Ｏ3 、酸化鉛
（ＺｎＯ）、ヨウ化銅（ＣｕＩ）、硫化銅（ＣｕＳ）、
ＩｎＯＦ、Ｃｄ2 ＳｎＯ4 、Ａｕなどがある。そして、
これら透明導電膜を形成するための薄膜形成手段には、
イオンプレーティング法や活性反応蒸着法、真空蒸着
法、ＲＦスパッタリング法、ＤＣスパッタリング法ＲＦ
マグネトロンスパッタリング法、ＤＣマグネトロンスパ
ッタリング法、熱ＣＶＤ法、プラズマＣＶＤ法、触媒Ｃ
ＶＤ法、スプレー法、塗布法、浸漬法などがある。
は、ＩＴＯを始めとしてＳｎＯ2 、Ｉｎ2 Ｏ3 、酸化鉛
（ＺｎＯ）、ヨウ化銅（ＣｕＩ）、硫化銅（ＣｕＳ）、
ＩｎＯＦ、Ｃｄ2 ＳｎＯ4 、Ａｕなどがある。そして、
これら透明導電膜を形成するための薄膜形成手段には、
イオンプレーティング法や活性反応蒸着法、真空蒸着
法、ＲＦスパッタリング法、ＤＣスパッタリング法ＲＦ
マグネトロンスパッタリング法、ＤＣマグネトロンスパ
ッタリング法、熱ＣＶＤ法、プラズマＣＶＤ法、触媒Ｃ
ＶＤ法、スプレー法、塗布法、浸漬法などがある。
【００１０】ここで、透明基体上に例えばＩＴＯ透明導
電膜を形成するに当たってその形成条件を制御し、透明
導電膜中のＩＴＯ結晶の配向性をある特定の方向に強く
なるようにして作製すると、その特定方向の配向を持っ
たＩＴＯ結晶の平均粒径が大きくなり、ＩＴＯ膜の表面
に凹凸ができる。このような凹凸ができると、ＩＴＯ膜
上に別種半導体膜を形成した場合の別種半導体膜内およ
び別種半導体膜とＩＴＯ膜との間の応力を緩和すること
ができるため、ＩＴＯ膜の剥離を抑制することができ
る。
電膜を形成するに当たってその形成条件を制御し、透明
導電膜中のＩＴＯ結晶の配向性をある特定の方向に強く
なるようにして作製すると、その特定方向の配向を持っ
たＩＴＯ結晶の平均粒径が大きくなり、ＩＴＯ膜の表面
に凹凸ができる。このような凹凸ができると、ＩＴＯ膜
上に別種半導体膜を形成した場合の別種半導体膜内およ
び別種半導体膜とＩＴＯ膜との間の応力を緩和すること
ができるため、ＩＴＯ膜の剥離を抑制することができ
る。
【００１１】また、このような凹凸による応力緩和の作
用はＩＴＯ透明導電膜の場合に限らず、ＳｎＯ2 やＩｎ
2 Ｏ3 等の他の透明導電膜やその他の多結晶膜に別種半
導体膜を積層する場合にも、応用できるものと考えられ
る。
用はＩＴＯ透明導電膜の場合に限らず、ＳｎＯ2 やＩｎ
2 Ｏ3 等の他の透明導電膜やその他の多結晶膜に別種半
導体膜を積層する場合にも、応用できるものと考えられ
る。
【００１２】
【実施例】以下、実施例を具体的に示す。 〔例１〕図２に、ＩＴＯ膜の成膜に用いたイオンプレー
ティング装置１の概略構成図を示す。イオンプレーティ
ング装置１は、本体２ａとその底体２ｂとからなる真空
容器２の中に、成膜用イオン供給源としての蒸発源３と
反応性プラズマ生成用の高周波コイル４、陰極ベースを
兼ねた基体支持体５、ハロゲンヒーター等からなる基体
加熱用ヒーター６、成膜の開始と終了を制御するための
シャッター７とが配置されており、蒸発源３には蒸発源
電源８が、高周波コイル４には高周波電源９が、基体支
持体５には直流電源１０がそれぞれ接続されている。ま
た真空容器の本体２ａには、バルブ１１とガス流量調整
器１２を介した反応ガス導入口１３と、イオンポンプや
油拡散ポンプなどの真空排気手段（図示せず）に接続さ
れたガス排気口１４とが配設されている。図中の矢印
は、ガスの流れを表わす。
ティング装置１の概略構成図を示す。イオンプレーティ
ング装置１は、本体２ａとその底体２ｂとからなる真空
容器２の中に、成膜用イオン供給源としての蒸発源３と
反応性プラズマ生成用の高周波コイル４、陰極ベースを
兼ねた基体支持体５、ハロゲンヒーター等からなる基体
加熱用ヒーター６、成膜の開始と終了を制御するための
シャッター７とが配置されており、蒸発源３には蒸発源
電源８が、高周波コイル４には高周波電源９が、基体支
持体５には直流電源１０がそれぞれ接続されている。ま
た真空容器の本体２ａには、バルブ１１とガス流量調整
器１２を介した反応ガス導入口１３と、イオンポンプや
油拡散ポンプなどの真空排気手段（図示せず）に接続さ
れたガス排気口１４とが配設されている。図中の矢印
は、ガスの流れを表わす。
【００１３】このイオンプレーティング装置１によりＩ
ＴＯ成膜を行なうには、まず基体支持体５に被成膜基体
１５を装着して真空容器２内を真空排気手段により１０
-6Torr程度の真空度まで排気すると共に、ヒーター６に
よって基体１５を所定の成膜温度まで加熱する。次い
で、バルブ１１を開け、アルゴン（Ａｒ）と酸素
（Ｏ２）の混合ガス等からなる反応ガスを、流量調整器
１２により所定の流量に設定してガス導入口１３より容
器２内に導入し、容器２内を所定圧力に設定する。次
に、蒸発源電源８をＯＮにして蒸発源３からインジウム
（Ｉｎ）とスズ（Ｓｎ）の酸化物などからなる成膜用材
料を蒸発させると共に、高周波電源９よりコイル４に高
周波を印加して反応性プラズマを生成し、また直流電源
１０により基体支持体５に負電圧を印加して、成膜条件
を調整し、安定化させる。その後、シャッター７を開け
ることにより蒸発源３からの成膜用材料が反応性プラズ
マを通過して基体１５へ到達し、ＩＴＯ膜が成膜され
る。そして、所望の膜厚が得られたら再びシャッター７
を閉じて成膜を終了する。
ＴＯ成膜を行なうには、まず基体支持体５に被成膜基体
１５を装着して真空容器２内を真空排気手段により１０
-6Torr程度の真空度まで排気すると共に、ヒーター６に
よって基体１５を所定の成膜温度まで加熱する。次い
で、バルブ１１を開け、アルゴン（Ａｒ）と酸素
（Ｏ２）の混合ガス等からなる反応ガスを、流量調整器
１２により所定の流量に設定してガス導入口１３より容
器２内に導入し、容器２内を所定圧力に設定する。次
に、蒸発源電源８をＯＮにして蒸発源３からインジウム
（Ｉｎ）とスズ（Ｓｎ）の酸化物などからなる成膜用材
料を蒸発させると共に、高周波電源９よりコイル４に高
周波を印加して反応性プラズマを生成し、また直流電源
１０により基体支持体５に負電圧を印加して、成膜条件
を調整し、安定化させる。その後、シャッター７を開け
ることにより蒸発源３からの成膜用材料が反応性プラズ
マを通過して基体１５へ到達し、ＩＴＯ膜が成膜され
る。そして、所望の膜厚が得られたら再びシャッター７
を閉じて成膜を終了する。
【００１４】上記のイオンプレーティング装置１によ
り、以下の条件で成膜速度の異なる２種のＩＴＯ膜を成
膜した。両者に共通の条件として、基体には外径３０ｍ
ｍ、長さ２６０ｍｍのガラス管を用い、成膜温度は２５
０℃に設定した。反応性ガスにはＡｒ５ｓｃｃｍとＯ2
１５sccmの混合ガスを用い、コイル４に印加する高周波
電力は２００Ｗとした。また、蒸発源には酸化錫（Ｓｎ
Ｏ2 ）を５重量％添加した酸化インジウム（Ｉｎ
2 Ｏ3 ）からなる金属酸化物ターゲットを用い、成膜速
度の制御は、蒸発源に印加する電力を調整して蒸発量を
変えることで行なった。この蒸発量の確認は、蒸発源を
蒸発させる前後の真空容器２内の圧力上昇値を真空計で
モニターすることで行なった。そして、成膜速度の異な
る２種のＩＴＯ膜として、成膜速度３Å／ｓｅｃの試料
Ａと成膜速度１Å／ｓｅｃの試料Ｂとを、それぞれ１０
００Åの厚みで作製した。
り、以下の条件で成膜速度の異なる２種のＩＴＯ膜を成
膜した。両者に共通の条件として、基体には外径３０ｍ
ｍ、長さ２６０ｍｍのガラス管を用い、成膜温度は２５
０℃に設定した。反応性ガスにはＡｒ５ｓｃｃｍとＯ2
１５sccmの混合ガスを用い、コイル４に印加する高周波
電力は２００Ｗとした。また、蒸発源には酸化錫（Ｓｎ
Ｏ2 ）を５重量％添加した酸化インジウム（Ｉｎ
2 Ｏ3 ）からなる金属酸化物ターゲットを用い、成膜速
度の制御は、蒸発源に印加する電力を調整して蒸発量を
変えることで行なった。この蒸発量の確認は、蒸発源を
蒸発させる前後の真空容器２内の圧力上昇値を真空計で
モニターすることで行なった。そして、成膜速度の異な
る２種のＩＴＯ膜として、成膜速度３Å／ｓｅｃの試料
Ａと成膜速度１Å／ｓｅｃの試料Ｂとを、それぞれ１０
００Åの厚みで作製した。
【００１５】これら試料ＡおよびＢについてのＸ線回折
測定の結果と膜表面のＳＥＭ（走査型電子顕微鏡）写真
とを、それぞれ図１（ａ）および（ｂ）に示す。Ｘ線回
折測定は、日本電子製ＪＤＸ−１０ＲＡ型を使用して、
Ｘ線源としてＣｕ管球に電圧50ｋＶ、電流200 ｍＡを印
加し、２軸縦型ゴニオメータを用いてサンプリング角度
0.010 度、スキャン速度2.00度／分、走査軸２θ／θと
し、受光スリット幅0.60ｍｍ、発散スリット角度と散乱
スリット角度と受光スリット角度をそれぞれ１度に設定
して行なった。またＳＥＭ写真は、日立製Ｓ８００走査
型電子顕微鏡を使用して、試料表面にPt−Pd蒸着を行な
って、チルト角度０度で撮影した。
測定の結果と膜表面のＳＥＭ（走査型電子顕微鏡）写真
とを、それぞれ図１（ａ）および（ｂ）に示す。Ｘ線回
折測定は、日本電子製ＪＤＸ−１０ＲＡ型を使用して、
Ｘ線源としてＣｕ管球に電圧50ｋＶ、電流200 ｍＡを印
加し、２軸縦型ゴニオメータを用いてサンプリング角度
0.010 度、スキャン速度2.00度／分、走査軸２θ／θと
し、受光スリット幅0.60ｍｍ、発散スリット角度と散乱
スリット角度と受光スリット角度をそれぞれ１度に設定
して行なった。またＳＥＭ写真は、日立製Ｓ８００走査
型電子顕微鏡を使用して、試料表面にPt−Pd蒸着を行な
って、チルト角度０度で撮影した。
【００１６】ＩＴＯ透明導電膜の平均結晶粒径は、５万
倍の倍率で撮影したＳＥＭ写真に長さ５０ｍｍの線を１
０本引き、各線にかかる結晶粒子の個数を数えて５０ｍ
ｍ当たりの結晶粒子の平均個数を求め、その平均個数よ
り平均結晶粒径を計算して求めた。前記ＳＥＭ写真より
試料ＡおよびＢの平均結晶粒径を求めたところ、成膜速
度が３Å／ｓｅｃと速い試料Ａでは結晶粒子の平均個数
が４８．８個であり、平均結晶粒径は（５０ｍｍ／４
８．８）÷５０，０００＝２．０４９×１０-5ｍｍすな
わち０．０２０μｍと小さく、成膜速度が１Å／ｓｅｃ
と遅い試料Ｂでは結晶粒子の平均個数が２８．６個であ
り、平均結晶粒径は（５０ｍｍ／２８．６）÷５０，０
００＝３．４９７×１０-5ｍｍすなわち０．０３５μｍ
と大きくなっており、それぞれ成膜速度との対応が見ら
れた。また成膜速度の遅い試料Ｂでは、Ｘ線回折の結果
に試料Ａに見られた(332) 、(521) 、(611) 、(541) 等
のピークが認められなくなっていることから、(211) 、
(222) 、(400) 、(440) といった特定方向の配向を持っ
た結晶が大きくなっていることが判る。これらの結果、
ＳＥＭ写真からも判るようにＩＴＯ膜表面に形成される
凹凸が大きくなっており、成膜速度を遅くすることでＩ
ＴＯ膜の結晶の配向性や平均粒径を制御でき、それによ
り膜表面に形成される凹凸の大きさを制御できることが
確認できた。
倍の倍率で撮影したＳＥＭ写真に長さ５０ｍｍの線を１
０本引き、各線にかかる結晶粒子の個数を数えて５０ｍ
ｍ当たりの結晶粒子の平均個数を求め、その平均個数よ
り平均結晶粒径を計算して求めた。前記ＳＥＭ写真より
試料ＡおよびＢの平均結晶粒径を求めたところ、成膜速
度が３Å／ｓｅｃと速い試料Ａでは結晶粒子の平均個数
が４８．８個であり、平均結晶粒径は（５０ｍｍ／４
８．８）÷５０，０００＝２．０４９×１０-5ｍｍすな
わち０．０２０μｍと小さく、成膜速度が１Å／ｓｅｃ
と遅い試料Ｂでは結晶粒子の平均個数が２８．６個であ
り、平均結晶粒径は（５０ｍｍ／２８．６）÷５０，０
００＝３．４９７×１０-5ｍｍすなわち０．０３５μｍ
と大きくなっており、それぞれ成膜速度との対応が見ら
れた。また成膜速度の遅い試料Ｂでは、Ｘ線回折の結果
に試料Ａに見られた(332) 、(521) 、(611) 、(541) 等
のピークが認められなくなっていることから、(211) 、
(222) 、(400) 、(440) といった特定方向の配向を持っ
た結晶が大きくなっていることが判る。これらの結果、
ＳＥＭ写真からも判るようにＩＴＯ膜表面に形成される
凹凸が大きくなっており、成膜速度を遅くすることでＩ
ＴＯ膜の結晶の配向性や平均粒径を制御でき、それによ
り膜表面に形成される凹凸の大きさを制御できることが
確認できた。
【００１７】〔例２〕〔例１〕と同様にして、外径３０
ｍｍ、長さ２６０ｍｍのガラス管基体に成膜速度を変え
て平均結晶粒径を変えたＩＴＯ膜を形成したものをいく
つか作製し、その上にプラズマＣＶＤ法によりａ−Ｓｉ
膜を積層した。
ｍｍ、長さ２６０ｍｍのガラス管基体に成膜速度を変え
て平均結晶粒径を変えたＩＴＯ膜を形成したものをいく
つか作製し、その上にプラズマＣＶＤ法によりａ−Ｓｉ
膜を積層した。
【００１８】ここで、ａ−Ｓｉ膜を形成するためのプラ
ズマＣＶＤ成膜反応炉の例を、図３に基づいて説明す
る。図３は、プラズマＣＶＤ成膜反応炉１６の概略構成
図である。図３に示したプラズマＣＶＤ成膜反応炉１６
において、１７は円筒状の金属製反応炉、１８はＩＴＯ
膜が形成されたガラス管基体１５を装着する筒状の導電
性支持体であり、基体１５は、ＩＴＯ膜と支持体１８と
の導通を取り、かつ基体１５の端部に非成膜部を設ける
ためのマスク１９と、ダミーリング２０とによって、支
持体１８に保持されている。２１は基体加熱用ヒータ
ー、２２はａ−Ｓｉの成膜に用いられる筒状のグロー放
電用電極板であり、この電極板２２には多数のガス噴出
口２３が形成されている。そして、２４は反応炉内部へ
ガスを導入するためのガス導入口、２５はグロー放電に
晒されたガスの残余ガスを排気するためのガス排出口で
あり、２６は導電性支持体１８とグロー放電用電極板２
２の間でグロー放電を発生させるための高周波電源であ
る。ここで図中の矢印は、ガスの流れを表わす。また、
この反応炉１６は円筒体１７ａと蓋体１７ｂと底体１７
ｃとからなり、そして、円筒体１７ａと蓋体１７ｂとの
間、並びに円筒体１７ａと底体１７ｃとの間には、それ
ぞれ絶縁性のリング１７ｄを設けており、これによって
高周波電源２６の一方の端子は円筒体１７ａを介してグ
ロー放電用電極板２２と導通しており、他方の端子は蓋
体１７ｂや底体１７ｃを介して導電性支持体１８と導通
し、接地されている。また、蓋体１７ｂの上に付設した
モーター２７により回転軸２８を介して導電性支持体１
８が回転駆動され、これに伴って基体１５も回転する。
ズマＣＶＤ成膜反応炉の例を、図３に基づいて説明す
る。図３は、プラズマＣＶＤ成膜反応炉１６の概略構成
図である。図３に示したプラズマＣＶＤ成膜反応炉１６
において、１７は円筒状の金属製反応炉、１８はＩＴＯ
膜が形成されたガラス管基体１５を装着する筒状の導電
性支持体であり、基体１５は、ＩＴＯ膜と支持体１８と
の導通を取り、かつ基体１５の端部に非成膜部を設ける
ためのマスク１９と、ダミーリング２０とによって、支
持体１８に保持されている。２１は基体加熱用ヒータ
ー、２２はａ−Ｓｉの成膜に用いられる筒状のグロー放
電用電極板であり、この電極板２２には多数のガス噴出
口２３が形成されている。そして、２４は反応炉内部へ
ガスを導入するためのガス導入口、２５はグロー放電に
晒されたガスの残余ガスを排気するためのガス排出口で
あり、２６は導電性支持体１８とグロー放電用電極板２
２の間でグロー放電を発生させるための高周波電源であ
る。ここで図中の矢印は、ガスの流れを表わす。また、
この反応炉１６は円筒体１７ａと蓋体１７ｂと底体１７
ｃとからなり、そして、円筒体１７ａと蓋体１７ｂとの
間、並びに円筒体１７ａと底体１７ｃとの間には、それ
ぞれ絶縁性のリング１７ｄを設けており、これによって
高周波電源２６の一方の端子は円筒体１７ａを介してグ
ロー放電用電極板２２と導通しており、他方の端子は蓋
体１７ｂや底体１７ｃを介して導電性支持体１８と導通
し、接地されている。また、蓋体１７ｂの上に付設した
モーター２７により回転軸２８を介して導電性支持体１
８が回転駆動され、これに伴って基体１５も回転する。
【００１９】このプラズマＣＶＤ成膜反応炉１６を用い
てａ−Ｓｉ膜を成膜する場合には、基体１５を支持体１
８に装着し、ａ−Ｓｉ生成用ガスをガス導入口２４より
反応炉内部へ導入し、このガスをガス噴出口２３を介し
て基体１５表面へ向けて噴出し、更にヒーター２１によ
って基体１５を所要の温度に設定するとともに、高周波
電源２６より高周波電力を供給して支持体１８と電極板
２２との間でグロー放電を発生させ、更に基体１５を回
転させることによって基体１５の周面にａ−Ｓｉ膜を成
膜する。このようにしてａ−Ｓｉ膜を成膜するグロ−放
電プラズマ中には、ａ−Ｓｉ生成用の原料ガスとしての
シランガスやジシランガス等に含まれている水素、ある
いはそれら原料ガスやａ−Ｓｉの特性調整用に添加され
る不純物ガスの希釈用として用いられる水素ガスから、
還元性活性種である水素ラジカルが生成されて含まれて
いる。
てａ−Ｓｉ膜を成膜する場合には、基体１５を支持体１
８に装着し、ａ−Ｓｉ生成用ガスをガス導入口２４より
反応炉内部へ導入し、このガスをガス噴出口２３を介し
て基体１５表面へ向けて噴出し、更にヒーター２１によ
って基体１５を所要の温度に設定するとともに、高周波
電源２６より高周波電力を供給して支持体１８と電極板
２２との間でグロー放電を発生させ、更に基体１５を回
転させることによって基体１５の周面にａ−Ｓｉ膜を成
膜する。このようにしてａ−Ｓｉ膜を成膜するグロ−放
電プラズマ中には、ａ−Ｓｉ生成用の原料ガスとしての
シランガスやジシランガス等に含まれている水素、ある
いはそれら原料ガスやａ−Ｓｉの特性調整用に添加され
る不純物ガスの希釈用として用いられる水素ガスから、
還元性活性種である水素ラジカルが生成されて含まれて
いる。
【００２０】実験として、まずイオンプレーティング装
置１を用いて〔例１〕と同様に、外径３０ｍｍ、長さ２
６０ｍｍのガラス管基体に成膜速度を変えて平均結晶粒
径を０．０１５〜０．０３５μｍの間で変えたＩＴＯ膜
を形成したものを５種類作製し、その上にプラズマＣＶ
Ｄ成膜反応炉１６を用いて、シランガス 700sccm、ガス
圧力 0.5Torr、成膜温度 250℃、高周波電力 700Ｗの条
件で、それぞれ４時間の成膜を行なって厚み８μｍのａ
−Ｓｉ膜を積層し、試料Ｃ〜Ｇを作製した。
置１を用いて〔例１〕と同様に、外径３０ｍｍ、長さ２
６０ｍｍのガラス管基体に成膜速度を変えて平均結晶粒
径を０．０１５〜０．０３５μｍの間で変えたＩＴＯ膜
を形成したものを５種類作製し、その上にプラズマＣＶ
Ｄ成膜反応炉１６を用いて、シランガス 700sccm、ガス
圧力 0.5Torr、成膜温度 250℃、高周波電力 700Ｗの条
件で、それぞれ４時間の成膜を行なって厚み８μｍのａ
−Ｓｉ膜を積層し、試料Ｃ〜Ｇを作製した。
【００２１】次いで、これらの試料についてＩＴＯ膜の
密着性を評価するため、ａ−Ｓｉ成膜後の成膜反応炉か
らの取り出し時に、目視にてＩＴＯ膜剥離の有無を確認
した。また、密着性評価の加速試験として、各試料を水
中に１２時間放置した後と、更に８８時間（合計１００
時間）放置した後に、それぞれ目視にてＩＴＯ膜剥離の
有無を確認した。この評価結果を、ＩＴＯ膜の成膜速度
と平均結晶粒径の条件と共に、表１にまとめた。
密着性を評価するため、ａ−Ｓｉ成膜後の成膜反応炉か
らの取り出し時に、目視にてＩＴＯ膜剥離の有無を確認
した。また、密着性評価の加速試験として、各試料を水
中に１２時間放置した後と、更に８８時間（合計１００
時間）放置した後に、それぞれ目視にてＩＴＯ膜剥離の
有無を確認した。この評価結果を、ＩＴＯ膜の成膜速度
と平均結晶粒径の条件と共に、表１にまとめた。
【００２２】
【表１】
【００２３】表１においては、剥離がなかったものは○
で、剥離が認められたものは×で結果を示した。これよ
り分かるように、膜の剥離の発生すなわち密着性の良否
とＩＴＯ膜の平均結晶粒径との間には対応が見られ、平
均結晶粒径が約０．０２５μｍより大きくなることによ
り剥離の発生が抑制され、密着性が向上している。
で、剥離が認められたものは×で結果を示した。これよ
り分かるように、膜の剥離の発生すなわち密着性の良否
とＩＴＯ膜の平均結晶粒径との間には対応が見られ、平
均結晶粒径が約０．０２５μｍより大きくなることによ
り剥離の発生が抑制され、密着性が向上している。
【００２４】このように平均結晶粒径を０．０２５μｍ
以上とすることにより密着性が向上するが、その際の結
晶粒径のばらつきの下限としては、粒径が小さ過ぎると
表面の凹凸の形成が不十分となって応力を吸収しきれず
に剥離が発生することから、０．０１２μｍ以上である
ことが望ましい。一方、結晶粒径の上限としては、この
結晶粒径が大きくなると導電率が低くなってしまい、ま
た環境の変化に対する特性の変動が大きくなるといった
理由により、あまり大きくない方が良いことから、０．
０５μｍ以下であることが好ましい。
以上とすることにより密着性が向上するが、その際の結
晶粒径のばらつきの下限としては、粒径が小さ過ぎると
表面の凹凸の形成が不十分となって応力を吸収しきれず
に剥離が発生することから、０．０１２μｍ以上である
ことが望ましい。一方、結晶粒径の上限としては、この
結晶粒径が大きくなると導電率が低くなってしまい、ま
た環境の変化に対する特性の変動が大きくなるといった
理由により、あまり大きくない方が良いことから、０．
０５μｍ以下であることが好ましい。
【００２５】
【発明の効果】以上詳述したように、本発明により、Ｉ
ＴＯ膜の成膜条件、特に成膜速度を制御して平均結晶粒
径や結晶の配向性、膜表面の凹凸などを制御するという
簡便な方法で、その上に半導体膜が積層される場合にお
けるＩＴＯ膜の密着性を高めることができた。
ＴＯ膜の成膜条件、特に成膜速度を制御して平均結晶粒
径や結晶の配向性、膜表面の凹凸などを制御するという
簡便な方法で、その上に半導体膜が積層される場合にお
けるＩＴＯ膜の密着性を高めることができた。
【００２６】また本発明によれば、技術的な困難さや膜
形成に係るコストの増加をもたらすことなく、ＩＴＯ膜
の剥離の発生を抑制できた。
形成に係るコストの増加をもたらすことなく、ＩＴＯ膜
の剥離の発生を抑制できた。
【図１】（ａ）および（ｂ）はＸ線回折測定の結果およ
び膜表面の走査型電子顕微鏡写真である。
び膜表面の走査型電子顕微鏡写真である。
【図２】本実施例に使用したイオンプレーティング装置
の概略構成図である。
の概略構成図である。
【図３】本実施例に使用したプラズマＣＶＤ成膜反応炉
の概略構成図である。
の概略構成図である。
１・・・・・イオンプレーティング装置 ３・・・・・蒸発源 ４・・・・・高周波コイル ９、２６・・高周波電源 １５・・・・基体 １６・・・・プラズマＣＶＤ成膜反応炉 ２２・・・・グロー放電用電極板
Claims (1)
- 【請求項１】 透明基体上に薄膜形成手段により平均結
晶粒径が０．０２５μｍ以上となるようなＩＴＯ結晶を
有する透明導電膜を形成し、該透明導電膜の上に還元性
活性種を含むプラズマにより半導体膜を形成して成る半
導体素子の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5161270A JPH0779003A (ja) | 1993-06-30 | 1993-06-30 | 半導体素子の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5161270A JPH0779003A (ja) | 1993-06-30 | 1993-06-30 | 半導体素子の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0779003A true JPH0779003A (ja) | 1995-03-20 |
Family
ID=15731918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5161270A Pending JPH0779003A (ja) | 1993-06-30 | 1993-06-30 | 半導体素子の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779003A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000051139A1 (en) * | 1999-02-24 | 2000-08-31 | Teijin Limited | Transparent conductive laminate, its manufacturing method, and display comprising transparent conductive laminate |
| WO2002007171A1 (en) * | 2000-07-19 | 2002-01-24 | Matsushita Electric Industrial Co., Ltd. | Substrate having electrode attached thereto and method for preparation thereof |
| KR20040076104A (ko) * | 2003-02-24 | 2004-08-31 | 액세스나노 주식회사 | 인듐주석 산화물의 나노 입자를 도포한 디스플레이용 필름 |
| JP2006216344A (ja) * | 2005-02-03 | 2006-08-17 | Dainippon Printing Co Ltd | フレキシブル透明電極基板および有機ｅｌディスプレイデバイス |
| WO2007086521A1 (ja) * | 2006-01-30 | 2007-08-02 | Honda Motor Co., Ltd. | 太陽電池およびその製造方法 |
| JP2011187640A (ja) * | 2010-03-08 | 2011-09-22 | Sumitomo Heavy Ind Ltd | 成膜基板、成膜基板の製造方法、および成膜装置 |
| WO2013073211A1 (ja) * | 2011-11-18 | 2013-05-23 | 三洋電機株式会社 | 太陽電池及び太陽電池の製造方法 |
| US9581875B2 (en) | 2005-02-23 | 2017-02-28 | Sage Electrochromics, Inc. | Electrochromic devices and methods |
-
1993
- 1993-06-30 JP JP5161270A patent/JPH0779003A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100669064B1 (ko) * | 1999-02-24 | 2007-01-15 | 데이진 가부시키가이샤 | 투명 도전 적층체, 그의 제조방법 및 그것을 사용한표시소자 |
| JP4759143B2 (ja) * | 1999-02-24 | 2011-08-31 | 帝人株式会社 | 透明導電積層体、その製造方法及びそれを用いた表示素子 |
| US6617056B1 (en) | 1999-02-24 | 2003-09-09 | Teijin Ltd. | Transparent conductive laminate, its manufacturing method, and display comprising transparent conductive laminate |
| WO2000051139A1 (en) * | 1999-02-24 | 2000-08-31 | Teijin Limited | Transparent conductive laminate, its manufacturing method, and display comprising transparent conductive laminate |
| US6677062B2 (en) | 2000-07-19 | 2004-01-13 | Matsushita Electric Industrial Co., Ltd. | Substrate with an electrode and method of producing the same |
| US7250326B2 (en) | 2000-07-19 | 2007-07-31 | Matsushita Electric Industrial Co., Ltd. | Substrate with an electrode and method of producing the same |
| KR100805210B1 (ko) * | 2000-07-19 | 2008-02-21 | 마쯔시다덴기산교 가부시키가이샤 | 전극이 있는 기판 및 그 제조방법 |
| WO2002007171A1 (en) * | 2000-07-19 | 2002-01-24 | Matsushita Electric Industrial Co., Ltd. | Substrate having electrode attached thereto and method for preparation thereof |
| KR20040076104A (ko) * | 2003-02-24 | 2004-08-31 | 액세스나노 주식회사 | 인듐주석 산화물의 나노 입자를 도포한 디스플레이용 필름 |
| JP2006216344A (ja) * | 2005-02-03 | 2006-08-17 | Dainippon Printing Co Ltd | フレキシブル透明電極基板および有機ｅｌディスプレイデバイス |
| US9581875B2 (en) | 2005-02-23 | 2017-02-28 | Sage Electrochromics, Inc. | Electrochromic devices and methods |
| US11567383B2 (en) | 2005-02-23 | 2023-01-31 | Sage Electrochromics, Inc. | Electrochromic devices and methods |
| US10061174B2 (en) | 2005-02-23 | 2018-08-28 | Sage Electrochromics, Inc. | Electrochromic devices and methods |
| WO2007086521A1 (ja) * | 2006-01-30 | 2007-08-02 | Honda Motor Co., Ltd. | 太陽電池およびその製造方法 |
| JP2007201304A (ja) * | 2006-01-30 | 2007-08-09 | Honda Motor Co Ltd | 太陽電池およびその製造方法 |
| JP2011187640A (ja) * | 2010-03-08 | 2011-09-22 | Sumitomo Heavy Ind Ltd | 成膜基板、成膜基板の製造方法、および成膜装置 |
| JPWO2013073211A1 (ja) * | 2011-11-18 | 2015-04-02 | 三洋電機株式会社 | 太陽電池及び太陽電池の製造方法 |
| WO2013073211A1 (ja) * | 2011-11-18 | 2013-05-23 | 三洋電機株式会社 | 太陽電池及び太陽電池の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2918792B2 (ja) | 薄膜トランジスタ用シングルチャンバｃｖｄプロセス | |
| JP3553410B2 (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| EP0478010A2 (en) | Process for producing a continuous web of an electrically insulated metallic substrate | |
| JP3766453B2 (ja) | 透明導電膜およびその製造方法 | |
| US5387542A (en) | Polycrystalline silicon thin film and low temperature fabrication method thereof | |
| JPWO2004065656A1 (ja) | Ｉｔｏ薄膜、その成膜方法、透明導電性フィルム及びタッチパネル | |
| US6787441B1 (en) | Method for pretreating a polymer substrate using an ion beam for subsequent deposition of indium oxide or indium tin oxide | |
| US4842705A (en) | Method for manufacturing transparent conductive indium-tin oxide layers | |
| JPH0779003A (ja) | 半導体素子の製法 | |
| CN101208457A (zh) | 制造平板基体的方法 | |
| JP3101962B2 (ja) | 半導体素子の製法 | |
| US5558719A (en) | Plasma processing apparatus | |
| KR101101733B1 (ko) | 박막 트랜지스터 제조 방법, 액정 표시 장치 제조 방법, 전극 형성 방법 | |
| JP4570233B2 (ja) | 薄膜形成方法及びその形成装置 | |
| JPS62297462A (ja) | 高速真空成膜方法 | |
| JP3387616B2 (ja) | プラズマ処理装置 | |
| JP2604850B2 (ja) | スパッタ装置および薄膜製造方法 | |
| JPH09326331A (ja) | （Ｂａ，Ｓｒ）ＴｉＯ３薄膜の製造方法およびそれを用いた薄膜コンデンサ | |
| JP3831433B2 (ja) | 透明導電膜およびその製造方法 | |
| JP2890032B2 (ja) | シリコン薄膜の成膜方法 | |
| JPH01250748A (ja) | ガス感応性薄膜の製造方法 | |
| JPH03183760A (ja) | 酸化物透明導電膜の製造方法 | |
| JPS6226869A (ja) | 光起電力装置の製造方法 | |
| JP2002069616A (ja) | アナターゼ型酸化チタン薄膜の製造方法 | |
| JPS62294180A (ja) | プラズマｃｖｄ法による堆積膜形成装置 |