JPH03201897A

JPH03201897A - マルチジャンクション方式

Info

Publication number: JPH03201897A
Application number: JP34407189A
Authority: JP
Inventors: Shigeo Ishihara; 石原　重夫; Mitsuaki Endo; 遠藤　充昭; Yoshinobu Yamamoto; 善信山本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-12-28
Filing date: 1989-12-28
Publication date: 1991-09-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕ディジタル信号を多重化し通信するディジタル多重端局
装置において、複数の相手と同時に通信を行うマルチジ
ャンクション方式に関し、伝送路インタフェースの制御
手段により、接続要求及び優先順位を判断して接続を行
う、簡単な構成で、経済的にも安価で、且つタイムスイ
ッチの負荷を軽減することが可能なマルチジャンクショ
ン方式を提供することを目的とし、データインタフェー
スと、伝送路インタフェースと、分岐部を有するタイム
スイッチからなるディジタル多重端局装置において、伝
送路インクフェースに、伝送路より送られてくる制御ビ
ット情報を抽出し、該制御ビット情報により、接続制御
を行う制御手段と、制御ビット情報を伝送する制御ビッ
ト情報バスを設け、制御手段により、自分の伝送路より
送られてくる制御ビット情報を抽出し、制御ビット情報
バスに送出し、他の伝送路より送られてくる制御ビット
情報は制御ビット情報バスより受信し、データインタフ
ェースへの接続要求が、１つの伝送路からのみ発生して
いるときには、その伝送路を接続し、複数の伝送路から
の接続要求があったときには、伝送路の優先順位を判断
し、優先順位の最も高い伝送路を選択し接続するように
構成する。

〔産業上の利用分野〕

本発明は、ディジタル信号を多重化し通信するディジタ
ル多重端局装置において、複数の相手と同時に通信を行
うマルチジャンクション方式に関する。

ディジタル信号を多重化して通信を行うディジタル多重
化端局装置において、複数の相手に同一のデータを送信
し、複数の相手からのデータは、その中の１つを選んで
接続し、通信を行うマルチジャンクション方式が必要で
ある。

かかる、マルチジャンクションを簡単な構成で、経済的
にも安価で、且つタイムスイッチの負荷を軽減できるマ
ルチジャンクション方式が要求されている。

〔従来の技術〕

第５図は従来例を説明するブロック図を示す。

第５図の従来例は、データ端末Ａとのインタフェースを
とるデータインタフェース１０と、伝送路１〜ｎとのイ
ンタフェースをとる伝送路インタフェース２１０〜２ｎ
Ｏと、各タイムスロットの通信先を指定するタイムスイッチ（
以下ＴＳＷと称する）３０Ａと、入力データを指定の伝
送路に分岐送信する分岐回路５０Ａと、伝送路より入力
される制御ビット（以下Ｓビットと称する）を監視し、
Ｓ＝１の伝送路を接続する選択スイッチ（以下ＳＷと称
する）５０Ｂよりなるマルチジャンクション部５０とを
具備している。

上述の構成において、データ端末Ａよりのデータはデー
タインタフェース１０を経由してＴＳＷ３０Ａに入力さ
れ、指定の通信先にデータを分岐するために、ＴＳＷ３
０Ａよりマルチジャンクション部５０に入力する。

マルチジャンクション部５０の分岐回路５０Ａは、指定
の数の分岐を行い、分岐したデータをそれぞれの伝送路
インタフェース２１０〜２ｎＯに対応するＴＳＷ３０Ａ
のタイムスロットを経由して伝送路１〜ｎに送出する。

伝送路１〜ｎより人力するデータは、伝送路インタフェ
ース２１０〜２　ｎ　Ｏ，ＴＳＷ３０Ａを経由でマルチ
ジャンクション部５０の選択ＳＷ５０Ｂに人力し、そこ
でデータ中のＳビットを監視して、Ｓ＝１の伝送路をデ
ータインタフェース１０に接続し通信を行う。

〔発明が解決しようとする課題〕

上述の従来例における複数の伝送路への分岐、及び複数
の伝送路からのデータの選択接続はハードウェアで行っ
ており、マルチジャンクションのための専用パネルが必
要となり、ハードウェアの規模が大きくなり、コストが
高くなる。また、分岐を行うために、分岐データがＴＳ
Ｗ３０Ａを経由して入出力するので、ＴＳＷ３０Ａの処
理量が増加する。

本発明は、伝送路インタフェースの制御手段により、接
続要求及び優先順位を判断して接続を行う、簡単な構成
で、経済的にも安価で、且つタイムスイッチの負荷を軽
減することが可能なマルチジャンクション方式を提供す
ることを目的とする。

〔課題を解決するための手段〕

第１図は本発明の詳細な説明するブロック図を示す。

第１図に示す本発明の原理ブロック図中のｌ〜ｎは伝送
路であり、１０は、データ端末Ａとのインタフェースをとるデータ
インタフェースであり、２１〜２ｎは、伝送路１〜ｎとのインタフェースをとる
伝送路インタフェースであり、３０は、指定の伝送路１
〜ｎとデータ端末Ａが指定の相手と通信するためのタイ
ムスロットを設定するＴＳＷであり、３１は複数の伝送路１〜ｎに同一データを送出するＴＳ
Ｗ３０内の分岐部であり、２１１〜２ｎｌは、伝送路インタフェース２１〜２ｎに
設けるＳビットを監視し、Ｓビットの指示により接続制
御を行う制御手段であり、４０は、Ｓビット情報を伝送
するＳビット情報バスであり、かかる手段を具備することにより本課題を解決するため
の手段とする。

〔作　用〕

制御手段２１１〜２ｎｌにより伝送路１〜ｎから送られ
てくるＳビットを抽出し、データインタフェースｌＯへ
の接続要求が、１つの伝送路からのみ発生しているとき
には、その伝送路を接続し、複数の伝送路からの接続要
求が発生しているときには、伝送路の優先順位を判断し
、優先順位の最も高い伝送路を選択し接続することによ
り簡単な構成で、経済的にも安価で、且つＴＳＷの負荷
を軽減できるマルチジャンクション方式を実現すること
がことが可能となる。

〔実施例〕

以下本発明の要旨を第２図〜第４図に示す実施例により
具体的に説明する。

第２図は本発明の実施例のゲート回路を説明する図、第
３図は本発明の実施例のＳビットバス上のデータを説明
する図、第４図は本発明の実施例の論理回路の動作を説
明するフローチャートをそれぞれ示す。なお、全図を通
じて同一符号は同一対象物を示す。

第２図に示す本発明の実施例は、第１図に示す制御手段
２ｎｌの構成を説明する図である。（以下実施例におい
ては、制御手段２ｎｌをゲート回路と称する。）第２図のゲート回路の構成の説明は伝送路ｌを例として
説明する。

Ｓビットバス４０とのインタフェースをとるＳビットバ
スインタフェース（以下ＳビットバスＩＮＦと称する）
２１ａと、伝送路１〜ｎからのＳビットの優先順位を判断し、接続
制御信号を発生する論理回路２１ｂと、伝送路１からの
Ｓビットを抽出するＳビット抽出回路２１ｃと、論理回路２１ｂの接続制御信号により開閉される５Ｗ２
１ｄから構成されている。

上述の構成の回路の動作は、ゲート回路２１１〜２ｎｌ
はＳビットバス４０により、相互に接続されており、他
の伝送路２〜ｎよりのＳビット情報はＳビットバス４０
及びＳビットバスｌＮＦ２１ａを経由して論理回路２１
ｂに入力される。

一方、自分の伝送路ｌよりのＳビット情報をＳビット抽
出回路２１ｃにより抽出し、論理回路２１ｂに入力する
と同時にＳビットバスｌＮＦ２１ａを経由して、Ｓビッ
トバス４０に送出する。

論理回路２１ｂは、自分の伝送路ｌのＳビットが１にな
っているときには、他の伝送路２〜ｎとの優先順位を判
断して、接続の可否を判断し、接続制御信号を５Ｗ２１
ｄに送出し、５Ｗ２１ｄの開閉を制御する。

第３図はＳビットバス上のデータの例を説明する図であ
り、伝送路１〜ｎより入力するデータには、それぞれ先
頭にフレームビットＦが、最後にＳビットが付加されて
いるものとする。

伝送路１〜ｎよりのＳビットはそれぞれのＳビット抽出
回路２１ｃ〜２ｎｃにより抽出され、ＳビットバスｌＮ
Ｆ２１ａ〜２ｎａを経由してＳビットバス４０に送出さ
れる。

Ｓビットバス上では、伝送路１〜ｎのＳビットのみが、
指定の順序にしたがって並んでおり、ここでは伝送路の
若番より並べた例である。

第４図は、論理回路の動作を説明するフローチャートで
ある。

■　自分の伝送路のＳ＝１であるか、０であるかを判断
する。

■　０のときには、ゲート回路を「オフ」とする。

■　ｌのときには、他の伝送路にＳ＝１があるかを判断
する。

■　他の伝送路にＳ＝１がないときには、自分の伝送路
のみが、５＝＝＝、Ｉとなっているので、ゲート回を「
オン」とする。

■　他の伝送路にＳ＝１があるときには、自分の伝送路
が優先順位が高いかを判断する。

■　自分の優先順位が高いときにはゲート回路を「オン
」とする。

■　自分の優先順位が低いときにはゲート回路を「オフ
」とする。

ここで、自分の優先順位が低いときには当然性に優先順
位が高い伝送路でＳ＝１になっているものがあるので、
その伝送路のゲート回路が「オン」となる。

上述の説明では、Ｓビットは伝送路により、指定される
としたが、同一伝送路に収容される端末ごとに指定する
ことが可能であるのは勿論である。

また、優先順位については、伝送路の番号の若番より優
先順位が高いものとしたが、Ｓビットバス４０上のタイ
ムスロットが早い方から優先処理するので、各伝送路の
ＳビットのＳビットバス４０への割り付けを優先順序の
高いものから割り付けることにより、優先順序を自由に
設定できる。

上述のように構成することにより、簡単な構成で経済的
にも安価で、且つＴＳＷの負荷も軽減できるマルチジャ
ンクション方式を実現できる。

〔発明の効果〕以上のような本発明によれば、簡単な構成で経済的にも
安価で、且つＴＳＷの負荷も軽減し、分岐数にも制限の
ないマルチジャンクション方式を提供することができる
。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の実施例のゲート回路を説明する図、第３図は本発明の実施例のＳビットバス上のデータを説
明する図、第４図は本発明の実施例の論理回路の動作を説明するフ
ローチャート、第５図は従来例を説明するブロック図、をそれぞれ示す
。図において、１＝ｎは伝送路、ＩＯはデータインタフェース、２１〜２ｎ、２１０〜２ｎＯは伝送路インタフェース、２１１〜２ｎ１は制御手段、２１ａはＳビットバスＩＮＦ、２　ｂは論理回路、２　ｃはＳビット抽出回路、２　ｄはＳＷ、３０．３０ＡはＴＳＷ、３１は分岐部、４０は制御ビット情報バス、５０はマルチジャンクション部、５０Ａは分岐回路、５０Ｂは選択ＳＷ、１００．１００Ａはディジタル多重端局装置、をそれぞ
れ示す。本発明の詳細な説明するブロック図本発明の実施例の論理回路の動作を説明するフローチャ
ート第４図本発明の実施例のゲ第２図ト回路を説明する図本発明の実施例のＳビットバス上のデータを説明する図
ｆｆ１ｑ圓従来例を説明するブロック図第５図

Claims

【特許請求の範囲】データインタフェース（１０）と、伝送路インタフェー
ス（２１〜２ｎ）と、分岐部（３１）を有するタイムス
イッチ（３０）からなるディジタル多重端局装置（１０
０）において、前記伝送路インタフェース（２１〜２ｎ）に、伝送路（
１〜ｎ）より送られてくる制御ビット情報を抽出し、該
制御ビット情報により、接続制御を行う制御手段（２１
１〜２ｎ１）と、制御ビット情報を伝送する制御ビット情報バス（４０）
を設け、前記制御手段（２１１〜２ｎ１）により、自分の伝送路
より送られてくる制御ビット情報を抽出し、前記制御ビ
ット情報バス（４０）に送出し、他の伝送路より送られ
てくる制御ビット情報は前記制御ビット情報バス（４０
）より受信し、前記データインタフェース（１０）への
接続要求が、１つの伝送路からのみ発生しているときに
は、その伝送路を接続し、複数の伝送路からの接続要求
があったときには、伝送路の優先順位を判断し、優先順
位の最も高い伝送路を選択し接続することを特徴とする
マルチジャンクション方式。