JPH03204283A - 子画面情報記憶回路 - Google Patents
子画面情報記憶回路Info
- Publication number
- JPH03204283A JPH03204283A JP1342891A JP34289189A JPH03204283A JP H03204283 A JPH03204283 A JP H03204283A JP 1342891 A JP1342891 A JP 1342891A JP 34289189 A JP34289189 A JP 34289189A JP H03204283 A JPH03204283 A JP H03204283A
- Authority
- JP
- Japan
- Prior art keywords
- line
- data
- circuit
- screen
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 28
- 238000012935 Averaging Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は子画面情報記憶回路に関し、特にＴＶ受像機の
親画面中の一部に別の画像を表示するための子画面情報
記憶回路に関する。
親画面中の一部に別の画像を表示するための子画面情報
記憶回路に関する。
近年、ディジタル技術の進歩により、家庭用のＴＶ受像
機にも、ＴＶ受像管の画像表示面全体を使用して表示す
る親画面の一部に別の画像を表示する、いわゆるＰ Ｉ
Ｐ （Ｐｉｃ（ｕｒｅ ｉｎ Ｐｉｃｔｕｒｅ）機能
の付加が盛んに実施されるようになって来た。
機にも、ＴＶ受像管の画像表示面全体を使用して表示す
る親画面の一部に別の画像を表示する、いわゆるＰ Ｉ
Ｐ （Ｐｉｃ（ｕｒｅ ｉｎ Ｐｉｃｔｕｒｅ）機能
の付加が盛んに実施されるようになって来た。
Ｐ Ｉ ＰＩ能を実施するためには、親画面と子画面と
の走査範囲、走査タイミング等が相違するために、子画
面のビデオ情報を一時記憶しておき、所定のタイミング
で出力する子画面情報記憶回路が必要である。
の走査範囲、走査タイミング等が相違するために、子画
面のビデオ情報を一時記憶しておき、所定のタイミング
で出力する子画面情報記憶回路が必要である。
第２図はこの種の子画面情報記憶回路の従来例を示す構
成図、第３図（ａ） 、（ｉ））は第２図の従来例の動
作を示す説明図である。
成図、第３図（ａ） 、（ｉ））は第２図の従来例の動
作を示す説明図である。
この種の子画面情報記憶回路は、子画面用ビデオデータ
ＤＴ＋を、親画面に対する子画面の大きさの比率に応じ
て水平走査線Ｎ本に１本の割合で出力するＮ対１処理回
路１Ａと、このＮ対１処理回路１Ａからの水平走査線１
本分の子画面用ビデオデータを一時記憶し制御回路４Ａ
の制御するタイミングで出力するラインメモリ２と、こ
のラインメモリ２の出力データの１画面分を記憶し制御
回路４Ａの制御するタイミングで出力データＤＴ２を出
力するとフィールドメモリ３とから構成されていた（以
降説明を容易にするためＮ＝３の場合を説明する）。
ＤＴ＋を、親画面に対する子画面の大きさの比率に応じ
て水平走査線Ｎ本に１本の割合で出力するＮ対１処理回
路１Ａと、このＮ対１処理回路１Ａからの水平走査線１
本分の子画面用ビデオデータを一時記憶し制御回路４Ａ
の制御するタイミングで出力するラインメモリ２と、こ
のラインメモリ２の出力データの１画面分を記憶し制御
回路４Ａの制御するタイミングで出力データＤＴ２を出
力するとフィールドメモリ３とから構成されていた（以
降説明を容易にするためＮ＝３の場合を説明する）。
Ｎ対１処理回路１は、水平走査線Ｎ本ごとに１本取出す
間引き方式をとっており、これにより垂直方向の情報を
１７３に圧縮している。また水平方向の情報は、例えば
書込みサンプリング周波数を３ Ｎ）１ｚとし読出し周
波数を９１４Ｈ２とすることにより１７３に圧縮してい
る。
間引き方式をとっており、これにより垂直方向の情報を
１７３に圧縮している。また水平方向の情報は、例えば
書込みサンプリング周波数を３ Ｎ）１ｚとし読出し周
波数を９１４Ｈ２とすることにより１７３に圧縮してい
る。
また、フィールドメモリ３からの子画面情報の読出しは
、子画面の画像が完全に表示されるように書込みに対し
て優先する。従って、同一ラインのアドレスに対して読
出しと書込みが重なった場合、新しい画面の情報を書込
むことができないので、この新しい画面の情報を失なわ
ないようにラインメモリ２が設けられている。
、子画面の画像が完全に表示されるように書込みに対し
て優先する。従って、同一ラインのアドレスに対して読
出しと書込みが重なった場合、新しい画面の情報を書込
むことができないので、この新しい画面の情報を失なわ
ないようにラインメモリ２が設けられている。
上述した従来の子画面情報記憶回路は、垂直方向の情報
の圧縮を、Ｎ対１処理回路１により水平走査ｗＡ３本ご
とに１本取出す間引き方式で行う構成となっているので
、水平走査線３本ごとに２本の情報が失なわれるために
、第３図（ａ）に示すように、子画面６に横縞７や横線
がある画像を表示すると、第３図（ｂ）に示すように、
横縞７や文字等の横線が消失し本来の画像と違った画像
になってしまうという欠点がある。
の圧縮を、Ｎ対１処理回路１により水平走査ｗＡ３本ご
とに１本取出す間引き方式で行う構成となっているので
、水平走査線３本ごとに２本の情報が失なわれるために
、第３図（ａ）に示すように、子画面６に横縞７や横線
がある画像を表示すると、第３図（ｂ）に示すように、
横縞７や文字等の横線が消失し本来の画像と違った画像
になってしまうという欠点がある。
本発明の子画面情報記憶回路は、
ＴＶ受像管の画像表示面全体を使用して表示する親画面
のうちの一部に別の画像を表示するための子画面用ビデ
オデータを、水平走査１１１１本分ずつ入力し、前記親
画面に対する子画面の大きさの比率に応じて入力した水
平走査線Ｎ本に１本の割合で出力するＮ対１処理回路と
、Ｎ対１処理回路が出力する水平走査［１１本分の子画
面用ビデオデータを一時記憶し所定のタイミングで出力
するラインメモリと、ラインメモリが出力する子画面用
ビデオデータの１画面分を記憶し所定のタイミングで出
力するフィールドメモリとを有する子画面情報記憶回路
であって、 前記Ｎ対１処理回路が、 前記子画面用ビデオデータを各水平走査線１本分ごとに
順次第１〜第Ｎ（Ｎは２以上の整数）の出力端に連環切
換えして出力する切換回路と、切換回路の第１〜第（Ｎ
−１）の出力端からの１本分のデータをそれぞれ一時記
憶し所定のタイミングで出力する第１〜第（Ｎ−１）の
ラインメモリと、 第１〜第（Ｎ−１）のラインメモリの出力データ及び前
記切換回路の第Ｎの出ツノ端からのデータをそれぞれ入
力し、入力したデータの平均化処理をし、その結果を所
定のタイミングで出力する平均化処理回路とを有する。
のうちの一部に別の画像を表示するための子画面用ビデ
オデータを、水平走査１１１１本分ずつ入力し、前記親
画面に対する子画面の大きさの比率に応じて入力した水
平走査線Ｎ本に１本の割合で出力するＮ対１処理回路と
、Ｎ対１処理回路が出力する水平走査［１１本分の子画
面用ビデオデータを一時記憶し所定のタイミングで出力
するラインメモリと、ラインメモリが出力する子画面用
ビデオデータの１画面分を記憶し所定のタイミングで出
力するフィールドメモリとを有する子画面情報記憶回路
であって、 前記Ｎ対１処理回路が、 前記子画面用ビデオデータを各水平走査線１本分ごとに
順次第１〜第Ｎ（Ｎは２以上の整数）の出力端に連環切
換えして出力する切換回路と、切換回路の第１〜第（Ｎ
−１）の出力端からの１本分のデータをそれぞれ一時記
憶し所定のタイミングで出力する第１〜第（Ｎ−１）の
ラインメモリと、 第１〜第（Ｎ−１）のラインメモリの出力データ及び前
記切換回路の第Ｎの出ツノ端からのデータをそれぞれ入
力し、入力したデータの平均化処理をし、その結果を所
定のタイミングで出力する平均化処理回路とを有する。
切換回路が出力したＮ本分のデータから１本のデータを
選択して表示に用いるのでな（、Ｎ本分のデータの平均
化処理をしたものを表示に用いるのでＮ本分の各データ
が所定の比率で含まれることになり、横縞や横線の消失
を防止できる。
選択して表示に用いるのでな（、Ｎ本分のデータの平均
化処理をしたものを表示に用いるのでＮ本分の各データ
が所定の比率で含まれることになり、横縞や横線の消失
を防止できる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の子画面情報記憶回路の一実施例を示す
構成図である。
構成図である。
本実施例が第２図の従来例と異なる点はＮ対１処理回路
１であり、Ｎ−・３の場合について以降説明する。
１であり、Ｎ−・３の場合について以降説明する。
切換回路１１は、子画面用ビデオデータＤＴ１を入力し
、各水平走査線１本分毎に出力端Ｑ１Ｑ２ 、Ｑ３から
過速切換して出力する。ラインメモリ１２＋ １２
２は出力端Ｑ１．Ｑ２から出力されるデータを一時保持
し、制御信号に基づいて出力する。平均化処理回路１３
は、ラインメモリ１２１ １２２から出力されるデータ
と切換回路１１の出力端Ｑ３から出力されるデータとか
ら平均化処理を行いラインメモリ２に出力する。タイミ
ング制御回路１４は、制御回路４の指示に基づき、切換
回路１１を制御して出力端Ｑ１．Ｑ２ 。
、各水平走査線１本分毎に出力端Ｑ１Ｑ２ 、Ｑ３から
過速切換して出力する。ラインメモリ１２＋ １２
２は出力端Ｑ１．Ｑ２から出力されるデータを一時保持
し、制御信号に基づいて出力する。平均化処理回路１３
は、ラインメモリ１２１ １２２から出力されるデータ
と切換回路１１の出力端Ｑ３から出力されるデータとか
ら平均化処理を行いラインメモリ２に出力する。タイミ
ング制御回路１４は、制御回路４の指示に基づき、切換
回路１１を制御して出力端Ｑ１．Ｑ２ 。
Ｑ３から順次データを出力させ、出力端Ｑ３からデータ
が出力される際、ラインメモリ１２１１２２からも保持
されたデータを出力させ、平均化処理回路１３に平均化
処理を指示する。
が出力される際、ラインメモリ１２１１２２からも保持
されたデータを出力させ、平均化処理回路１３に平均化
処理を指示する。
従って、Ｎ対１処理回路１から水平走査線３本に１本の
割合で出力される子画面情報には、３本分全ての情報が
含まれており、第３図（ｂ）に示すように横縞や文字の
横線等が消失することを防止することができ、本来の画
像を正確に表示することができる。
割合で出力される子画面情報には、３本分全ての情報が
含まれており、第３図（ｂ）に示すように横縞や文字の
横線等が消失することを防止することができ、本来の画
像を正確に表示することができる。
平均化処理回路１３の平均化処理の演算は、単純な相加
平均としてもよいし、また、子画面用ビデオデータの各
ラインに対しそれぞれ所定の重み付けをした加重平均と
してもよい。
平均としてもよいし、また、子画面用ビデオデータの各
ラインに対しそれぞれ所定の重み付けをした加重平均と
してもよい。
加重平均処理の場合、３本の子画面用ビデオデータに対
し、例えば１／４ ： １／２ ： １／４の重み付り
をすると、注目するラインを重視しつつ、ディジタル処
理が容易になるという利点がある。
し、例えば１／４ ： １／２ ： １／４の重み付り
をすると、注目するラインを重視しつつ、ディジタル処
理が容易になるという利点がある。
以上説明したように本発明は、水平走査線Ｎ本に１本の
割合で子画面用ビデオデータを出力するときに、Ｎ本の
平均化処理をして出力させることにより、Ｎ水金ての子
画面用ビデオデータの情報が所定の比率で含まれて伝達
されるので、横縞や横線の消失を防止することができ、
本来の画像を正確に表示することができる効果がある。
割合で子画面用ビデオデータを出力するときに、Ｎ本の
平均化処理をして出力させることにより、Ｎ水金ての子
画面用ビデオデータの情報が所定の比率で含まれて伝達
されるので、横縞や横線の消失を防止することができ、
本来の画像を正確に表示することができる効果がある。
第１図は本発明の子画面情報記憶回路の一実施例を示す
構成図、第２図は従来例を示す構成図、第３図（ａ）
、（ｂ）は第２図の従来例の動作を示す説明図である。 １・・・Ｎ対１処理回路、 ２・・・ラインメモリ、
３・・・フィールドメモリ、 ４・・・制御回路、１１
・・・切換回路、 １２１．１２２・・・ラインメモリ、 １３・・・平均化処理回路、 １４・・・タイミング制御回路。
構成図、第２図は従来例を示す構成図、第３図（ａ）
、（ｂ）は第２図の従来例の動作を示す説明図である。 １・・・Ｎ対１処理回路、 ２・・・ラインメモリ、
３・・・フィールドメモリ、 ４・・・制御回路、１１
・・・切換回路、 １２１．１２２・・・ラインメモリ、 １３・・・平均化処理回路、 １４・・・タイミング制御回路。
Claims (1)
- 【特許請求の範囲】 １、ＴＶ受像管の画像表示面全体を使用して表示する親
画面のうちの一部に別の画像を表示するための子画面用
ビデオデータを、水平走査線１本分ずつ入力し、前記親
画面に対する子画面の大きさの比率に応じて入力した水
平走査線Ｎ（Ｎは２以上の整数）本に１本の割合で出力
するＮ対１処理回路と、Ｎ対１処理回路が出力する水平
走査線１本分の子画面用ビデオデータを一時記憶し所定
のタイミングで出力するラインメモリと、ラインメモリ
が出力する子画面用ビデオデータの１画面分を記憶し所
定のタイミングで出力するフィールドメモリとを有する
子画面情報記憶回路であって、前記Ｎ対１処理回路が、 前記子画面用ビデオデータを各水平走査線１本分ごとに
順次第１〜第Ｎの出力端に巡還切換えして出力する切換
回路と、 切換回路の第１〜第（Ｎ−１）の出力端からの１本分の
データをそれぞれ一時記憶し所定のタイミングで出力す
る第１〜第（Ｎ−１）のラインメモリと、 第１〜第（Ｎ−１）のラインメモリの出力データ及び前
記切換回路の第Ｎの出力端からのデータをそれぞれ入力
し、入力したデータの平均化処理をし、その結果を所定
のタイミングで出力する平均化処理回路とを有する子画
面情報記憶回路。 ２、平均化処理回路の平均化処理が、第１〜第（Ｎ−１
）のラインメモリの出力データ及び切換回路の第Ｎの出
力端からのデータそれぞれに対し所定の重み付けをして
行うものである請求項第１項に記載の子画面情報記憶回
路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342891A JPH03204283A (ja) | 1989-12-29 | 1989-12-29 | 子画面情報記憶回路 |
| US07/634,562 US5144437A (en) | 1989-12-29 | 1990-12-27 | Picture reducing apparatus taking averages from line memories for p-i-p |
| EP90125506A EP0438782B1 (en) | 1989-12-29 | 1990-12-27 | Image processing system for reproducing large-size images overlapped with small-size images |
| DE69018233T DE69018233T2 (de) | 1989-12-29 | 1990-12-27 | Bildverarbeitungssystem zur Wiedergabe von mit Kleinbildern überlagerten Grossbildern. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342891A JPH03204283A (ja) | 1989-12-29 | 1989-12-29 | 子画面情報記憶回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03204283A true JPH03204283A (ja) | 1991-09-05 |
Family
ID=18357315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1342891A Pending JPH03204283A (ja) | 1989-12-29 | 1989-12-29 | 子画面情報記憶回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5144437A (ja) |
| EP (1) | EP0438782B1 (ja) |
| JP (1) | JPH03204283A (ja) |
| DE (1) | DE69018233T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5311309A (en) * | 1990-06-01 | 1994-05-10 | Thomson Consumer Electronics, Inc. | Luminance processing system for compressing and expanding video data |
| EP0471878B1 (de) * | 1990-08-23 | 1996-04-10 | Siemens Aktiengesellschaft | Verfahren zur Bild-im-Bild-Einblendung und Einrichtung zur Durchführung des Verfahrens |
| JPH05236345A (ja) * | 1992-02-21 | 1993-09-10 | Nec Ic Microcomput Syst Ltd | 画像用垂直フィルタ回路 |
| US5361098A (en) * | 1992-11-30 | 1994-11-01 | Scientific Atlanta, Inc. | Methods and apparatus for generating a picture-in-picture digital television frame by inserting a mean-only frame into a full-size frame |
| JP3350982B2 (ja) * | 1992-12-09 | 2002-11-25 | 松下電器産業株式会社 | 画像縮小装置 |
| FR2742279B1 (fr) * | 1995-12-06 | 1998-01-09 | Thomson Multimedia Sa | Dispositif de decimation de sequences de donnees numeriques |
| WO1999030276A1 (en) * | 1997-12-08 | 1999-06-17 | Sony Corporation | Digital signal processor and digital signal processing method |
| US10582720B2 (en) * | 2017-03-17 | 2020-03-10 | Corn Products Development, Inc. | Baked snack coating using waxy corn starch |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4580163A (en) * | 1984-08-31 | 1986-04-01 | Rca Corporation | Progressive scan video processor having parallel organized memories and a single averaging circuit |
| DE3787923T2 (de) * | 1986-05-12 | 1994-05-26 | Hitachi Ltd | Bildverarbeitungssystem. |
| US4665439A (en) * | 1986-06-05 | 1987-05-12 | North American Philips Consumer Electronics Corp. | Piecewise recursive vertical filter for PIP feature |
| KR930004307B1 (ko) * | 1989-06-15 | 1993-05-22 | 샤프 가부시끼가이샤 | 영상 신호의 주사선 수 변환 장치, 이것을 사용한 다운 컨버터 및 그 화면 텔레비젼 수상기 |
| US5016103A (en) * | 1989-08-17 | 1991-05-14 | Zenith Electronics Corporation | Spatial scan converter with vertical detail enhancement |
-
1989
- 1989-12-29 JP JP1342891A patent/JPH03204283A/ja active Pending
-
1990
- 1990-12-27 US US07/634,562 patent/US5144437A/en not_active Expired - Fee Related
- 1990-12-27 EP EP90125506A patent/EP0438782B1/en not_active Expired - Lifetime
- 1990-12-27 DE DE69018233T patent/DE69018233T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69018233D1 (de) | 1995-05-04 |
| EP0438782B1 (en) | 1995-03-29 |
| US5144437A (en) | 1992-09-01 |
| DE69018233T2 (de) | 1995-11-16 |
| EP0438782A3 (en) | 1992-01-15 |
| EP0438782A2 (en) | 1991-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4200869A (en) | Data display control system with plural refresh memories | |
| KR900017393A (ko) | 필드 레이트 동기를 이용하는 픽춰-인-픽춰 회로 | |
| JPH087567B2 (ja) | 画像表示装置 | |
| JPH02999A (ja) | 静止画編集装置 | |
| JPS62142476A (ja) | テレビジョン受像機 | |
| CA2063793C (en) | Image reversing unit | |
| JPS6061796A (ja) | 表示装置 | |
| JPS63193779A (ja) | テレビジヨン受像機 | |
| US4868656A (en) | Method and apparatus for reducing visibility of scanning lines in television picture | |
| KR20010032043A (ko) | 2-탭/3-탭 플리커 필터링 시스템 및 방법 | |
| JPS6473892A (en) | Reproducing device for stereoscopic image | |
| JPS6031355A (ja) | フアクシミリ装置 | |
| JPH11327533A (ja) | 三次元映像表示装置及び三次元表示ゲーム装置 | |
| JPH05191803A (ja) | 動画像の合成装置および多地点間会議装置 | |
| JPS59114581A (ja) | デイスプレイ装置 | |
| JP3139691B2 (ja) | デジタル画像処理回路 | |
| JPS59214085A (ja) | 信号変換装置 | |
| JPS63245076A (ja) | テレビジヨン受像機 | |
| JP2781924B2 (ja) | スーパーインポーズ装置 | |
| JPH0370288A (ja) | スキャンコンバータ | |
| JPS63242069A (ja) | 映像信号処理回路 | |
| JPS58168086A (ja) | 文字図形表示装置 | |
| JPS6139094A (ja) | デイスプレイ装置用画像制御装置 | |
| JPH0646795B2 (ja) | ２画面テレビ受信機 | |
| JPH05150739A (ja) | 平面表示装置用駆動装置 |