JPS62142476A - テレビジョン受像機 - Google Patents
テレビジョン受像機Info
- Publication number
- JPS62142476A JPS62142476A JP60283521A JP28352185A JPS62142476A JP S62142476 A JPS62142476 A JP S62142476A JP 60283521 A JP60283521 A JP 60283521A JP 28352185 A JP28352185 A JP 28352185A JP S62142476 A JPS62142476 A JP S62142476A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- circuit
- horizontal
- write
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、映像画面の一部に他の映像両面を縮少して合
成することができるテレビジョン受像機に関するもので
ある。
成することができるテレビジョン受像機に関するもので
ある。
従来の技術
テレビジョン受像機において同一画面上に異なる映像会
合底するには、両者の映像信号の垂直同期を合わせる必
要上、１画面メモリすなわち１フレ一ム分もしくは１フ
イ一ルド分のメモリが必要になる０近来、デジタルメモ
リのコストの低下は３ページ 目ざましいものがあり、このような機能が例えば２画面
テレビジョン受像機として具現されている０（テレビジ
ョン学会技術報告「モニター・イン・７−Ｖビ」ＴＫＢ
Ｓ９９−２８．５９．９．２０）以下、図面を参照しな
がら、上述したような従来の２画面テレビジョン受像機
の一例についテ説明する。
合底するには、両者の映像信号の垂直同期を合わせる必
要上、１画面メモリすなわち１フレ一ム分もしくは１フ
イ一ルド分のメモリが必要になる０近来、デジタルメモ
リのコストの低下は３ページ 目ざましいものがあり、このような機能が例えば２画面
テレビジョン受像機として具現されている０（テレビジ
ョン学会技術報告「モニター・イン・７−Ｖビ」ＴＫＢ
Ｓ９９−２８．５９．９．２０）以下、図面を参照しな
がら、上述したような従来の２画面テレビジョン受像機
の一例についテ説明する。
まず、第２図人は２画面テレビの概念図である。
これは親画面２０１の一部に子画面２０２’ｉ映出した
場合を示すものである。
場合を示すものである。
第６図、第６図は従来例の２画面テレビジョン受像機の
ブロック図と波形図である０第５図において、５０１は
第１の複合映像信号の入力端子、６０２は第２の複合映
像信号の入力端子、５０３は第１の映像信号処理回路、
５０４は第２の映像信号処理回路、６ｏ６はラインメモ
リ、６０６は１画面メモリ、５０９は鏡映像信号６０７
と子映１象信号５０８とを切換えて合成する回路、５１
０は陰極線管（ＣＲＴ）である。
ブロック図と波形図である０第５図において、５０１は
第１の複合映像信号の入力端子、６０２は第２の複合映
像信号の入力端子、５０３は第１の映像信号処理回路、
５０４は第２の映像信号処理回路、６ｏ６はラインメモ
リ、６０６は１画面メモリ、５０９は鏡映像信号６０７
と子映１象信号５０８とを切換えて合成する回路、５１
０は陰極線管（ＣＲＴ）である。
これらの動作について、第６図を参照しながら説明する
。第２の複合映像信号６０１と第２の複合映像信号５０
２の各々の水平同期信号が波形ａとｅのようになってい
るものとする０さらに、ここでは、親画面と子画面の大
きさの比が寸法で３：１であるものとする。
。第２の複合映像信号６０１と第２の複合映像信号５０
２の各々の水平同期信号が波形ａとｅのようになってい
るものとする０さらに、ここでは、親画面と子画面の大
きさの比が寸法で３：１であるものとする。
垂直方向を３分の１に圧縮するため、波形すのようにラ
インメモリ５０５には映像信号の３ライン分を１ライン
に間引いてデータを書き込む。このデータを１画面メモ
リ５０６に転送する。１画面メモリ５０θは波形ｄのよ
うに水平方向の３分の１の圧縮にも使用されている。右
端に子画面２０２’ｉ表示する場合は、波形ｄのように
書き込み時に対して３倍の速度で波形ｅに対して一定の
位相関係で読み出す０読み出しを高速で行なうため、こ
の期間はデータの書き込みはできない。したがって、ラ
インメモリ５０５から１画面メモリ６０６へのデータの
転送は、波形ＣのようにラインメモＩＪ５０５の１き込
みが行なわれておらずかつ１画面メモリ５０６が読み出
されていない期間に行なう。信号合成回路５０９では、
波形ｄが６ページ １”の期間に子映像信号５０８ｉ選択し０”の期間は鏡
映像信号５０７を選択して出すことによって、ＣＲＴ６
１０に第２図人のような２画面を映出することができる
。
インメモリ５０５には映像信号の３ライン分を１ライン
に間引いてデータを書き込む。このデータを１画面メモ
リ５０６に転送する。１画面メモリ５０θは波形ｄのよ
うに水平方向の３分の１の圧縮にも使用されている。右
端に子画面２０２’ｉ表示する場合は、波形ｄのように
書き込み時に対して３倍の速度で波形ｅに対して一定の
位相関係で読み出す０読み出しを高速で行なうため、こ
の期間はデータの書き込みはできない。したがって、ラ
インメモリ５０５から１画面メモリ６０６へのデータの
転送は、波形ＣのようにラインメモＩＪ５０５の１き込
みが行なわれておらずかつ１画面メモリ５０６が読み出
されていない期間に行なう。信号合成回路５０９では、
波形ｄが６ページ １”の期間に子映像信号５０８ｉ選択し０”の期間は鏡
映像信号５０７を選択して出すことによって、ＣＲＴ６
１０に第２図人のような２画面を映出することができる
。
発明が解決しようとする問題点
しかしながら、上記のような構成では、水平方向の出画
期間に関して制限が生じている。すなわち、第６図の波
形Ｃ〜ｅを比較すると、３分の１の寸法の子画面を出画
するには出画期間が水平走査期間の４分の１以下でデー
タのサンプリング期間が４分の３以下でないと前述の関
係を満たせないことがわかる。これは、データ量として
不足気味である。さらに、例えば第２図のＢのように親
画面２０３に対して同一内容の子画面である２０４と２
０６を合成するよう々ことは、原理的に無理である。
期間に関して制限が生じている。すなわち、第６図の波
形Ｃ〜ｅを比較すると、３分の１の寸法の子画面を出画
するには出画期間が水平走査期間の４分の１以下でデー
タのサンプリング期間が４分の３以下でないと前述の関
係を満たせないことがわかる。これは、データ量として
不足気味である。さらに、例えば第２図のＢのように親
画面２０３に対して同一内容の子画面である２０４と２
０６を合成するよう々ことは、原理的に無理である。
本発明は、上記のような問題点に鑑み、子画面の水平方
向の出画期間および出画回数に制限を生じることのない
テレビジョン受像機を提供することを目的とするもので
ある。
向の出画期間および出画回数に制限を生じることのない
テレビジョン受像機を提供することを目的とするもので
ある。
６ページ
問題点を解決するための手段
上記問題点を解決するために、本発明のテレビジョン受
１象機は、画素単位で読み出し／書き込みが可能な１画
面メモリと、水平周期単位で読み出し／書き込みが可能
な２組のラインメモリと、入力された２絹の複合映［原
信号から各々の映像信号および水平同期パルスを作成す
る第１の映像信号処理回路、第２の映像信号処理回路、
第１の水平同期パルス発生回路および第２の水平同期パ
ルス発生回路と、第１の水平同期パルスの周期内にｎ個
のパルスを発生する合成開始パルス発生回路と、このｎ
個の合成開始パルスのうちの先頭のパルスを取り出すラ
インメモリ切換パルス発生回路とを備え、これらの２組
のラインメモリはこのラインメモリ切換パルスごとに書
き込み側と読み出し側に交互に切り換え、第２の水平同
期パルスに同期して１画面メモリへ第２の映像信号の書
き込みを行ない、ラインメモリ切換パルスに同期して１
画面メモリから信号を読み出すと同時に、書き込み側ラ
インメモリへ書き込み、合成開始パルスに同７ページ 期して読み出し側のメモリからの読み出しを行ない、こ
の信号を第１の映像信号に合成するようにしたものであ
る。
１象機は、画素単位で読み出し／書き込みが可能な１画
面メモリと、水平周期単位で読み出し／書き込みが可能
な２組のラインメモリと、入力された２絹の複合映［原
信号から各々の映像信号および水平同期パルスを作成す
る第１の映像信号処理回路、第２の映像信号処理回路、
第１の水平同期パルス発生回路および第２の水平同期パ
ルス発生回路と、第１の水平同期パルスの周期内にｎ個
のパルスを発生する合成開始パルス発生回路と、このｎ
個の合成開始パルスのうちの先頭のパルスを取り出すラ
インメモリ切換パルス発生回路とを備え、これらの２組
のラインメモリはこのラインメモリ切換パルスごとに書
き込み側と読み出し側に交互に切り換え、第２の水平同
期パルスに同期して１画面メモリへ第２の映像信号の書
き込みを行ない、ラインメモリ切換パルスに同期して１
画面メモリから信号を読み出すと同時に、書き込み側ラ
インメモリへ書き込み、合成開始パルスに同７ページ 期して読み出し側のメモリからの読み出しを行ない、こ
の信号を第１の映像信号に合成するようにしたものであ
る。
作用
本発明は、上記した構成によって、ラインメモリの読み
出し期間および読み出し回数を他のメモリの動作と切り
離すことができ、これによシ、子画面の水平方向の出画
期間および出画回数の自由度を増すことができて、自由
な大きさでしかも任意の映像を映出することができるこ
ととなる。
出し期間および読み出し回数を他のメモリの動作と切り
離すことができ、これによシ、子画面の水平方向の出画
期間および出画回数の自由度を増すことができて、自由
な大きさでしかも任意の映像を映出することができるこ
ととなる。
実施例
以下、本発明の一実施例のテレビジョン受像機について
、図面を参照しながら説明する。第１図は本発明の一実
施例におけるテレビジョン受像機のブロック図である。
、図面を参照しながら説明する。第１図は本発明の一実
施例におけるテレビジョン受像機のブロック図である。
第１図において、１ｏ１は画素単位の読み出し／書き込
みが可能な１画面メモリ、１０２は水平周期単位で読み
出し／書き込みが可能なラインメモリム、１０３は同様
のラインメモリＢ、１０４は第１の複合映像信号の入力
端子、１０６は第２の複合映像信号の入力端子、１０６
は第１の映像信号処理回路、１０７は第２の映像信号処
理回路、１０８は第１の水平同期パルス発生回路、１０
９は第２の水平同期パルス発生回路、１１ｏは合成開始
パルス発生回路、１１１はラインメモリ切換パルス発生
回路、１１２は第１のメモリ制御回路、１１３は第２の
メモリ制御回路、１１４は第３のメモリ制御回路、１１
５は第４のメモリ制御回路、１１６と１１７はスイッチ
、１１８は信号合成回路、１１９はＣＲＴである。
みが可能な１画面メモリ、１０２は水平周期単位で読み
出し／書き込みが可能なラインメモリム、１０３は同様
のラインメモリＢ、１０４は第１の複合映像信号の入力
端子、１０６は第２の複合映像信号の入力端子、１０６
は第１の映像信号処理回路、１０７は第２の映像信号処
理回路、１０８は第１の水平同期パルス発生回路、１０
９は第２の水平同期パルス発生回路、１１ｏは合成開始
パルス発生回路、１１１はラインメモリ切換パルス発生
回路、１１２は第１のメモリ制御回路、１１３は第２の
メモリ制御回路、１１４は第３のメモリ制御回路、１１
５は第４のメモリ制御回路、１１６と１１７はスイッチ
、１１８は信号合成回路、１１９はＣＲＴである。
以上のように構成されたテレビジョン受像機について、
以下、第１図〜第４図音用いて動作を説明する。
以下、第１図〜第４図音用いて動作を説明する。
まず、第２図人のような２画面を映出するテレビジョン
受像機として動作させる場合について、第３図の波形図
を参照して説明する。この場合は、波形１と波形ｇを比
較するとわかるように、第１の水平同期パルスの周期内
に１個のパルスを合成開始パルス発生回路１１０で発生
した場合である。
受像機として動作させる場合について、第３図の波形図
を参照して説明する。この場合は、波形１と波形ｇを比
較するとわかるように、第１の水平同期パルスの周期内
に１個のパルスを合成開始パルス発生回路１１０で発生
した場合である。
第２図人のような２画面映出動作をさせるには、９ベー
ゾ 第１の水平同期パルス１０８に対して一定の位相関係の
パルスを合成開始パルス発生回路１１０で発生させる。
ゾ 第１の水平同期パルス１０８に対して一定の位相関係の
パルスを合成開始パルス発生回路１１０で発生させる。
ここでは、第１の水平同期パルス１０８と第２の水平同
期パルス１０９との位相関係が、波形ａと波形ｉのよう
になっているものとする。
期パルス１０９との位相関係が、波形ａと波形ｉのよう
になっているものとする。
垂直方向の寸法を３分の１にするために、メモリ制御回
路１１３では波形すのように３ライン分を１ラインに間
引いて１画面メモリ１０１に映像信号のデータを書き込
む０１画面メモリ１０１からの読み出しは書き込みと同
じ速度で波形Ｃのように行なう。読み出しも書き込みも
同じ速度の低速で行なうので、波形すと波形Ｃの重さな
った部分での動作を画素単位に読み書きを交互に行なう
ことで実現できる。このようにして読み出した１画面メ
モリ１０１のデータは、すぐにラインメモリム１０２又
はラインメモリＢ１０３に転送する。
路１１３では波形すのように３ライン分を１ラインに間
引いて１画面メモリ１０１に映像信号のデータを書き込
む０１画面メモリ１０１からの読み出しは書き込みと同
じ速度で波形Ｃのように行なう。読み出しも書き込みも
同じ速度の低速で行なうので、波形すと波形Ｃの重さな
った部分での動作を画素単位に読み書きを交互に行なう
ことで実現できる。このようにして読み出した１画面メ
モリ１０１のデータは、すぐにラインメモリム１０２又
はラインメモリＢ１０３に転送する。
これらのラインメモリ１０２，１０３の前後には読み出
し側と書き込み側を決めるスイッチ１１７゜１１６を設
けている。この切換は第１のメモリ制御 ０ページ 御回路１１２により、ラインメモリ切換パルス１１１が
発生されるたびに交互に行なう。あるラインメモリ切換
パルス１１１の一周期を見ると、それぞれのラインメモ
１Ｊ１０２．１０３はそれぞれ書き込み又は読み出しの
動作に専念している。
し側と書き込み側を決めるスイッチ１１７゜１１６を設
けている。この切換は第１のメモリ制御 ０ページ 御回路１１２により、ラインメモリ切換パルス１１１が
発生されるたびに交互に行なう。あるラインメモリ切換
パルス１１１の一周期を見ると、それぞれのラインメモ
１Ｊ１０２．１０３はそれぞれ書き込み又は読み出しの
動作に専念している。
波形ｄ、 ｅがそれである。
なお、読み出し時には、子画面の水平方向の寸法を３分
の１に圧縮するために書き込み時の３倍の速度で読み出
すようにし、合成開始パルス１１゜と同時に読み出しを
開始するようにしている。信号合成回路１１８は、波形
ｆが１”のときにスイッチ１１７で選択されるラインメ
モリム１０２又はラインメモリＢ１０３の出力を第１の
映像信号１０６と切換えて合成する。
の１に圧縮するために書き込み時の３倍の速度で読み出
すようにし、合成開始パルス１１゜と同時に読み出しを
開始するようにしている。信号合成回路１１８は、波形
ｆが１”のときにスイッチ１１７で選択されるラインメ
モリム１０２又はラインメモリＢ１０３の出力を第１の
映像信号１０６と切換えて合成する。
次に、第２図Ｂのような２つの子画面を映出する場合に
ついて第１図と第４図を参照して説明する。この場合は
、水平パルス同期内の合成開始パルスの数ｎが「２」の
場合であり水平同期パルス波形１の１周期内に波形ぎの
合成開始パルスが回路１１０から２個発生される。
ついて第１図と第４図を参照して説明する。この場合は
、水平パルス同期内の合成開始パルスの数ｎが「２」の
場合であり水平同期パルス波形１の１周期内に波形ぎの
合成開始パルスが回路１１０から２個発生される。
１１ページ
この場合でも、ラインメモリム１０２又はラインメモリ
Ｂ１０３は同一のラインメモリ切換パルス１１０の周期
内では読み出し又は書き込みに専念している。読み出し
の際には合成開始パルスＮ。
Ｂ１０３は同一のラインメモリ切換パルス１１０の周期
内では読み出し又は書き込みに専念している。読み出し
の際には合成開始パルスＮ。
に応じて２度読み出すようにしていることが第３図の波
形図の場合と異なる。もちろんｎの数を多くすれば、ｎ
個の子画面を映出することができる。
形図の場合と異なる。もちろんｎの数を多くすれば、ｎ
個の子画面を映出することができる。
以上のように、本実施例によれば、子画面の水平方向の
出画期間及び出画回数についての制限が少なく、メモリ
の制御方法を変えるだけで第２図のムやＢのような映出
状態、さらにはｎ個の同一画面の合成も可能である。
出画期間及び出画回数についての制限が少なく、メモリ
の制御方法を変えるだけで第２図のムやＢのような映出
状態、さらにはｎ個の同一画面の合成も可能である。
ナオ、ＣＲＴ １１９’（ｚ第４図の波形ｊのように通
常の２倍の周波数で偏向し、かつ、鏡映像信号も波形ｊ
に合わせて倍速変換したうえで、第４図のように水平方
向に２度読み出して子画面を合成するようにすると、親
画面子画面共に倍速で走査している２画面テレビが容易
に実現できる。
常の２倍の周波数で偏向し、かつ、鏡映像信号も波形ｊ
に合わせて倍速変換したうえで、第４図のように水平方
向に２度読み出して子画面を合成するようにすると、親
画面子画面共に倍速で走査している２画面テレビが容易
に実現できる。
発明の効果
以上のように、本発明によれば、画素単位で読み出し／
書き込み可能な１画面メモリと、水平周期で読み出し／
書き込み可能な２組のラインメモリを設けることによシ
、水平方向の出画期間および出画回数の制限が少なくて
、任意の大きさの任意の個数の映像を合成することので
きるテレビジョン受像機を実現することができるもので
ある。
書き込み可能な１画面メモリと、水平周期で読み出し／
書き込み可能な２組のラインメモリを設けることによシ
、水平方向の出画期間および出画回数の制限が少なくて
、任意の大きさの任意の個数の映像を合成することので
きるテレビジョン受像機を実現することができるもので
ある。
第１図は本発明の一実施例におけるテレビジョン受像機
のブロック図、第２図はその画面合成の概念を示す正面
図、第３図はその第１の動作例を示す波形図、第４図は
その第２の動作例を示す波形図、第５図は従来例のテレ
ビジョン受像機のブロック図、第６図はその動作例を示
す波形図である０ １０１・・・・・・１画面メモリ、１０２・・・・・・
ラインメモリＡ、１０３・・・・・・ラインメモリＢ、
１０４・・・・・・第１の複合映像信号入力端子、１０
６・・・・・・第２の複合映像信号入力端子、１ｏ６・
・・・・・第１の映像信号処理回路、１０７・・・・・
・第２の映像信号処理回路、１０Ｂ・・・・・・第１の
水平同期パルス発生回路、１０９１３ページ ・・・・・・第２の水平同期パルス発生回路、１１ｏ・
・・・・・合成開始パルス発生回路、１１１・・・・・
・ラインメモリ切換パルス発生回路、１１２・・・・・
・第１のメモリ制御回路、１１３・・・・・・第２のメ
モリ制御回路、１１４・・・・・・第３のメモリ制御回
路、１１５・・・・・・第４のメモリ制御回路、１１８
・・・・・・信号合成回路。
のブロック図、第２図はその画面合成の概念を示す正面
図、第３図はその第１の動作例を示す波形図、第４図は
その第２の動作例を示す波形図、第５図は従来例のテレ
ビジョン受像機のブロック図、第６図はその動作例を示
す波形図である０ １０１・・・・・・１画面メモリ、１０２・・・・・・
ラインメモリＡ、１０３・・・・・・ラインメモリＢ、
１０４・・・・・・第１の複合映像信号入力端子、１０
６・・・・・・第２の複合映像信号入力端子、１ｏ６・
・・・・・第１の映像信号処理回路、１０７・・・・・
・第２の映像信号処理回路、１０Ｂ・・・・・・第１の
水平同期パルス発生回路、１０９１３ページ ・・・・・・第２の水平同期パルス発生回路、１１ｏ・
・・・・・合成開始パルス発生回路、１１１・・・・・
・ラインメモリ切換パルス発生回路、１１２・・・・・
・第１のメモリ制御回路、１１３・・・・・・第２のメ
モリ制御回路、１１４・・・・・・第３のメモリ制御回
路、１１５・・・・・・第４のメモリ制御回路、１１８
・・・・・・信号合成回路。
Claims (1)
- 映像をあらわす信号を画素単位で読み出し書き込み可能
な１画面メモリおよび水平周期単位で読み出し書き込み
可能な２組のラインメモリと、入力された２組の複合映
像信号から各々の映像信号と水平同期パルスを作成する
第１の映像信号処理回路、第２の映像信号処理回路、第
１の水平同期パルス発生回路および第２の水平同期パル
ス発生回路と、第１の水平同期発生回路の出力パルスの
周期内にｎ個のパルスを発生する合成開始パルス発生回
路と、このｎ個の合成開始パルスのうちの先頭のパルス
を取り出すラインメモリ切換パルス発生回路と、前記２
組のラインメモリを前記ラインメモリ切換パルスごとに
、書き込み側と読み出し側に交互に切り換える第１のメ
モリ制御回路と、第２の水平同期パルスに同期して前記
１画面メモリへ第２の映像信号の書き込みを行なう第２
のメモリ制御回路と、前記ラインメモリ切換パルスに同
期して前記１画面メモリから信号を読み出すと同時に書
き込み側ラインメモリへ書き込みを行なう第３のメモリ
制御回路と、前記合成開始パルスに同期して読み出し側
のメモリからの読み出しを行なう第４のメモリ制御回路
と、前記ラインメモリからの出力信号を第１の映像信号
に合成する信号合成回路とを備えたことを特徴とするテ
レビジョン受像機。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283521A JPS62142476A (ja) | 1985-12-17 | 1985-12-17 | テレビジョン受像機 |
| EP86117514A EP0236571B1 (en) | 1985-12-17 | 1986-12-16 | Television receiver having multi-image display capability |
| DE3689905T DE3689905T2 (de) | 1985-12-17 | 1986-12-16 | Fernsehempfänger mit der Möglichkeit zum Darstellen mehrerer Bilder. |
| US06/942,914 US4796089A (en) | 1985-12-17 | 1986-12-17 | Television receiver display apparatus having multi-image display capability |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283521A JPS62142476A (ja) | 1985-12-17 | 1985-12-17 | テレビジョン受像機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62142476A true JPS62142476A (ja) | 1987-06-25 |
| JPH0423994B2 JPH0423994B2 (ja) | 1992-04-23 |
Family
ID=17666612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60283521A Granted JPS62142476A (ja) | 1985-12-17 | 1985-12-17 | テレビジョン受像機 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4796089A (ja) |
| EP (1) | EP0236571B1 (ja) |
| JP (1) | JPS62142476A (ja) |
| DE (1) | DE3689905T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03190389A (ja) * | 1989-12-20 | 1991-08-20 | Sharp Corp | 映像表示装置 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3729599A1 (de) * | 1987-09-04 | 1989-03-16 | Thomson Brandt Gmbh | Schaltungsanordnung fuer fernsehempfaenger zur stoerungsfreien umschaltung von fernsehkanaelen |
| KR910001515B1 (ko) * | 1987-12-30 | 1991-03-09 | 삼성전자 주식회사 | Tv 및 vtr의 카드자화면 발생회로 |
| JPH01246978A (ja) * | 1988-03-28 | 1989-10-02 | Toshiba Corp | 画像情報受信表示装置 |
| JPH0219079A (ja) * | 1988-07-06 | 1990-01-23 | Pioneer Electron Corp | 映像信号処理装置 |
| DE3905925A1 (de) * | 1989-02-25 | 1990-08-30 | Thomson Brandt Gmbh | Verfahren zur aufzeichnung und/oder bildlichen darstellung eines fernsehsendebeitrages |
| GB8909079D0 (en) * | 1989-04-21 | 1989-06-07 | Abekas Video Systems | Digital video special effect system |
| JP2637821B2 (ja) * | 1989-05-30 | 1997-08-06 | シャープ株式会社 | スーパーインポーズ装置 |
| US4987493A (en) * | 1989-08-01 | 1991-01-22 | Rca Licensing Corporation | Memory efficient interlace apparatus and method as for a picture in a picture display |
| JP2771858B2 (ja) * | 1989-08-23 | 1998-07-02 | 富士通株式会社 | 多画面合成装置 |
| JP2827328B2 (ja) * | 1989-09-28 | 1998-11-25 | ソニー株式会社 | 映像信号処理装置 |
| US5369444A (en) * | 1990-06-01 | 1994-11-29 | Thomson Consumer Electronics | Field type matching system |
| US5294983A (en) * | 1990-06-01 | 1994-03-15 | Thomson Consumer Electronics, Inc. | Field synchronization system with write/read pointer control |
| KR950014577B1 (ko) * | 1992-08-25 | 1995-12-08 | 삼성전자주식회사 | 고화질 텔레비젼의 픽쳐인픽쳐신호처리방법 및 그 장치 |
| US5729300A (en) * | 1995-06-07 | 1998-03-17 | Samsung Electronics Co., Ltd. | Double-screen simultaneous viewing circuit of a wide-television |
| JP3166594B2 (ja) * | 1995-09-28 | 2001-05-14 | 日本ビクター株式会社 | テレビジョン受像機 |
| CA2191632A1 (en) * | 1996-02-13 | 1997-08-14 | James Lee Combs | Video processor for processing two analog composite video signals |
| US6111595A (en) * | 1997-08-22 | 2000-08-29 | Northern Information Technology | Rapid update video link |
| US6335728B1 (en) * | 1998-03-31 | 2002-01-01 | Pioneer Corporation | Display panel driving apparatus |
| JP4062425B2 (ja) * | 2002-07-04 | 2008-03-19 | ソニー株式会社 | 情報処理装置および方法 |
| EP1388842B1 (en) * | 2002-08-09 | 2013-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Multi-window display device and method of driving the same |
| US20050030319A1 (en) * | 2003-08-06 | 2005-02-10 | Rai Barinder Singh | Method and apparatus for reducing the transmission requirements of a system for transmitting image data to a display device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2628737C3 (de) * | 1976-06-25 | 1980-06-26 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Fernsehempfänger mit einer Einrichtung zur gleichzeitigen Wiedergabe mehrerer Programme |
| JPS54105920A (en) * | 1978-02-07 | 1979-08-20 | Matsushita Electric Ind Co Ltd | Picture display device |
| JPS551743A (en) * | 1978-06-19 | 1980-01-08 | Matsushita Electric Ind Co Ltd | Television receiver |
| JPS5539472A (en) * | 1978-09-14 | 1980-03-19 | Hitachi Ltd | Double-screen television receiver |
| US4249213A (en) * | 1978-09-14 | 1981-02-03 | Hitachi, Ltd. | Picture-in-picture television receiver |
| JPS5568772A (en) * | 1978-11-20 | 1980-05-23 | Sony Corp | Television picture receiver |
| JPS6081B2 (ja) * | 1982-07-26 | 1985-01-05 | サヌキ工業株式会社 | 自動抽出装置 |
| US4573068A (en) * | 1984-03-21 | 1986-02-25 | Rca Corporation | Video signal processor for progressive scanning |
| US4638360A (en) * | 1985-09-03 | 1987-01-20 | Rca Corporation | Timing correction for a picture-in-picture television system |
-
1985
- 1985-12-17 JP JP60283521A patent/JPS62142476A/ja active Granted
-
1986
- 1986-12-16 EP EP86117514A patent/EP0236571B1/en not_active Expired - Lifetime
- 1986-12-16 DE DE3689905T patent/DE3689905T2/de not_active Expired - Fee Related
- 1986-12-17 US US06/942,914 patent/US4796089A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03190389A (ja) * | 1989-12-20 | 1991-08-20 | Sharp Corp | 映像表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0236571A2 (en) | 1987-09-16 |
| DE3689905T2 (de) | 1994-10-20 |
| JPH0423994B2 (ja) | 1992-04-23 |
| EP0236571A3 (en) | 1989-02-22 |
| EP0236571B1 (en) | 1994-06-08 |
| US4796089A (en) | 1989-01-03 |
| DE3689905D1 (de) | 1994-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0423994B2 (ja) | ||
| JPH087567B2 (ja) | 画像表示装置 | |
| US5181110A (en) | Video signal processing circuit capable of enlarging and displaying a picture | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JP2000224477A (ja) | 映像表示装置および方法 | |
| JP2000023033A (ja) | 分割マルチ画面表示装置 | |
| JP2737557B2 (ja) | ２画面表示テレビジョン受信機及び２画面処理回路 | |
| JPH0515349B2 (ja) | ||
| JP3217820B2 (ja) | 映像合成方法および外部同期表示装置 | |
| JP2578852B2 (ja) | 高品位テレビジョン受信装置 | |
| JPH0470797A (ja) | 画像信号合成装置 | |
| JPS61182380A (ja) | ２画面テレビ受信機 | |
| JPS60130988A (ja) | テレビ画面表示装置 | |
| JPH01157181A (ja) | 高品位テレビジョン受信装置 | |
| JPH1188826A (ja) | 画像合成装置 | |
| JP2976982B2 (ja) | 多重画面構成回路、及び、多重画面構成方法 | |
| JPH11308551A (ja) | テレビジョン受像機 | |
| JPS6247280A (ja) | ２画面表示機能付テレビジョン受信機 | |
| JP2784602B2 (ja) | 映像信号変換装置 | |
| JPH10210452A (ja) | 監視カメラシステムの画像合成方法 | |
| JPS61208981A (ja) | ２画面表示機能付高画質テレビジヨン受信機 | |
| JPH02166495A (ja) | 映像合成装置 | |
| JPH0759004A (ja) | 多画面表示装置 | |
| JPS6047792B2 (ja) | ２画面カラ−テレビジヨン受信機 | |
| JP2006337732A (ja) | 会議用画像表示システム |