JPH03204289A

JPH03204289A - 受信装置

Info

Publication number: JPH03204289A
Application number: JP1343003A
Authority: JP
Inventors: Yasuhiro Fujimori; 泰弘藤森
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-12-29
Filing date: 1989-12-29
Publication date: 1991-09-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、受信装置、特にサブサンプリングされてい
るデジタル画像信号を受信して原データを復号する受信
装置に関する。

［発明の概要］この発明では、受信装置において、連続する２つの所定
単位期間の動き判定データを検出し、この動き判定デー
タが、動き、静止と順次、判定された場合に静止ブロッ
クの伝送画素データを動画処理した後、間引き画素デー
タを補間するようにしたことにより、前ブロックが動き
ブロック、現在のブロックが静止ブロックと判定された
ような場合であっても、画質劣化を防止できるようにし
たものである。

［従来の技術］デジタル画像信号を伝送する場合に、伝送するデータ量
を圧縮する技術として、フレームオフセットサブサンプ
リングによって画素を間引くものが知られている。この
種の技術では、伝送するデータを良好に補間するため、
静止画、動画の判別が必要とされる。

〔発明が解決しようとする課題〕

ところで、動き判定の結果の組み合わせによっては、デ
コーダ側で、画質劣化が発生するという問題点があった
。

例えば、第１１図に示されるフレームＦＡ−ＦＤ内の夫
々、対応するブロックに於いて、エンコーダ側でフレー
ムＦＡ及びＦＢが動きフレームＭ１フレームＦＣ及びＦ
Ｄが静止フレームＳと判定された場合、フレームＦＡ及
びＦＢでは動画処理及びサブサンプリングの施された画
素データがデコーダ側に供給され、フレームＦＣ及びＦ
Ｄでは静止画処理及びサブサンプリングの施された画素
データがデコーダ側に供給される。尚、第９図乃至第１
１図中、○印は画素データの伝送される伝送画素、また
、Ｘ印は画素データの伝送されない非伝送画素として示
されている。

デコーダ側に於けるフレームＦＣの画素データの復元は
、フレームＦＢ、　ＦＣの画素データに基づいてなされ
る。デコーダ側では、動画処理の施されたフレームＦＢ
の画素データが、第１１図中矢示の如くフレームＦＣの
非伝送画素の補間値として用いられるため、フレームＦ
Ｃには、動画処理の施された画素データと、静止画処理
の施された画素データとが混在している状態になり、こ
のため画質が劣化してしまうものである。

第９図及び第１Ｏ図には、水平（１／２）サブサンプリ
ングのサンプリング格子が示されている。

ここで、動きフレームＭであるフレームＦＢを第９図の
前フレームとし、このフレームＦ２中の画素データ叶１
０がホワイトレベルＷである場合、非伝送画素の補間値
を隣接する３画素の平均値でとると、この補間値は（（
１／３）・Ｗ）となる。また、静止フレームＳであるフ
レームＦＣを第１０図の現在のフレームとすると、フレ
ームＦ２中の非伝送画素の補間値には、上述の補間値ｍ
／３）・Ｗ）が用いられる。このため、第１０図中、Ｙ
に示されるように、斜めの折曲がった線の発生すること
がある。

従って、この発明の目的は、画質劣化を防止し得る受信
装置を提供することにある。

Ｃ課題を解決するための手段〕この発明は、ブロック化された画素データを時間方向に
連続する所定単位期間毎に反転する位相でサブサンプル
し、間引かれない画素データを、ブロック単位で符号化
した符号化データと、ブロック毎の動き判定データとが
伝送され、これらを受信して原データを復号する受信装
置に於いて、連続する２つの所定単位期間の動き判定デ
ータを検出し、この動き判定データが、動き、静止と順
次、判定された場合に静止ブロックの伝送画素データを
動画処理した後、間引き画素データを補間するようにし
た構成とされている。

〔作用〕

この発明では、ブロック単位で符号化されたデータと、
ブロック毎の動き判定データとが受信される。そして、
連続する２つの所定単位期間の動き判定データが検出さ
れる。

この動き判定データが動き、続いて静止であった場合、
動画処理の施された画素データを静止ブロックの画素デ
ータとして用い、非伝送画素の補間がなされる。従って
、画質劣化が防止される。

〔実施例〕

以下、この発明の実施例について図面を参照して説明す
る。尚、この実施例では、以下の順序に従って、説明が
行なわれる。

（Ａ）エンコーダ側について（Ｂ）デコーダ側の一実施例について（Ｃ）デコーダ側の他の実施例について（Ａ）エンコー
ダ側について発明の理解を容易にするため、エンコーダの一例及び他
の例について説明する。

第３図に示されるエンコーダの一例の構成に於いて、入
力端子１の前段には、図示せぬもののブロック化回路が
配されており、このブロック化回路にて、１フレームの
画像が所定の画素数を有する複数のブロックＢＬＫに分
割される。従って、入力端子１には画素データＤＰが各
ブロックＢＬＫ毎に供給される。この画素データＤＰは
、動画用ブリフィルタ３、静止画用ブリフィルタ４に、
夫々、供給される。

動画用ブリフィルタ３では、画素データＤＰの２次元周
波数特性が動き領域に適合するように帯域制限され、こ
の動画用ブリフィルタ３を通過した画素データＤＰは、
減算器２及びサブサンプリング回路９に供給される。

静止画用ブリフィルタ４は、弱い時空間のフィルタ特性
〔即ち、あまり帯域制限のきつくない特性〕を有してお
り、この静止画用ブリフィルタ４を通過した画素データ
ＤＰは、減算器１１及びサブサンプリング回路１０に供
給される。

サブサンプリング回路９．１０では、夫々、フレーム相
補型のサブサンプリングが行われる。上述のフレーム相
補型のサブサンプリングの例として第４図及び第５図に
は、各ブロックＢＬＫＩ、ＢＬＫ２が（６ライン×６サ
ンプル＝３６画素）とされているフレームオフセットサ
ブサンプリング、この実施例では、水平（１／２）サブ
サンプリングのサンプリング格子が示されている。

第４図及び第５図に示されるように、時間方向に順次配
された前フレームＦ１、現在のフレームＦ２の夫々にブ
ロックＢＬＫＩ、　ＢＬＫ２が形成されており、このブ
ロックＢＬＫＩ、ＢＬＫ２内では、データの伝送される
伝送画素（１８画素）がＱ印で示され、サブサンプリン
グで間引かれる非伝送画素（１８画素）がＸ印で夫々示
されている。更に、第１フイールドの走査線が実線で示
され、第２フイールドの走査線が破線で示されている。

サブサンプリング回路９、ｌＯからは、伝送画素の画素
データＤＰＭ、ＤＰＳが合成回路７に、夫々、供給され
る。

一方、フレームメモリ５からは、前フレームＦ１のブロ
ックＢＬＫＩの画素データＯＰが減算器２．１１に供給
される。

前述の減算器２では、入力端子１から供給され動画用ブ
リフィルタ３にて動画処理の施されている現在のフレー
ムＦ２のブロックＢＬＫ２内の画素データＤＰと、前フ
レームＦ１のブロックＢＬＫＩ内で対応する位置にある
画素データＤＰとの減算がなされる。そして、減算器２
から減算出力ＣＰが誤差検出回路１４に供給される。

減算器１１では、入力端子１から供給され静止画用ブリ
フィルタ４にて静止画処理の施されている現在のフレー
ムＦ２のブロックＢＬＫ２内の画素データＤＰと、前フ
レームＦ１のブロックＢＬＫＩ内で対応する位置にある
画素データＤＰとの減算がなされる。そして、減算器１
１から減算出力ｃｐが誤差検出回路１５に供給される。

誤差検出回路１４．１５では、減算出力ｃｐの絶対値が
とられ、この絶対値化された減算出力ＣＰに基づいて誤
差ＥＲＩ、ＥＲ２がブロックＢＬＫ単位で求められ、判
定回路６に供給される。尚、以上及び以下の説明では特
にことわらない限り減算出力ＣＰは絶対値化されたもの
を意味する。

判定回路６では、誤差検出回路１４．１５から供給され
るブロックＢＬＫ単位の誤差ＥＲＩ、ＥＲ２の値が参考
にされて、正しい動き判定が可能とされる。

判定回路６では、誤差ＥＲＩ、ＥＲ２の双方が参照され
ることにより、現在のフレームＦ２のブロックＢＬＫ２
の動きの程度を表し、合成回路７に対する混合比αが形
成される。この混合比αは下記の式にて定義されるもの
である。

α＝　（ＥＲ２）　／　（ＥＲ１＋ＥＲ２）そして、こ
の混合比αが、合成回路７及びＲＯＭ１２に供給される
。

ＲＯＭ１２では、上述の混合比αが、動きの程度を表す
、例えば、２〜３ビツトの動きコード信号Ｓｃとして、
端子８から取出され、図示せぬ伝送路を介してデコーダ
側に供給される。

また、合成回路７では、以下の式に基づいて新たな画素
データＤＰＯが形成される。

ＤＰＯ＝α・ＤＰＭ＋（１−α）・ＤＰＳ尚、ＤＰＭは
サブサンプリング回路９から供給される画素データ、Ｄ
ＰＳはサブサンプリング回路１０から供給される画素デ
ータである。

このように、サブサンプリング回路９．１０から出力さ
れる画素データＤＰＭ、ＤＰＳが合成されることによっ
て新たな画素データＯＰＯが形成され、この画素データ
叶０がフレームメモリ５及びＡＤＲＣエンコーダ１３に
供給される。

ＡＤＲＣエンコーダ１３の構成が第４図に示されている
。このＡＤＲＣエンコーダ１３は、２次元ＡＤＲＣエン
コーダであり、端子２１から供給される画素データＤＰ
Ｏが、最大値及び最小値検出回路〔以下、単に検出回路
と称する。］２２及び遅延回路２３に供給される。

検出回路２２では、１ブロツクＢＬＫに含まれる１８個
の画素データＤＰＯＯ中の最大値ＭＡＸと、最小値ＭＩ
Ｎが検出される。そして、最大値ＭＡＸが減算器２４に
供給され、最小値ＭＩＮが減算器２４．２５及び端子２
９に、夫々、供給される。

遅延回路２３では、検出回路２２にて最大値ＭＡＸ及び
最小値ＭＩＮが検出される時間、供給される画素データ
ＤＰＯが遅延される。

減算器２４では、（ＭＡＸ−ＭＩＮ）が求められること
によって、ダイナミックレンジＤＲが得られる。このダ
イナミックレンジＤＲがＲＯＭ２６及び端子３０に供給
される。ダイナミックレンジＤＲがＲＯＭ２６及び端子
３ｏに供給されることによって、例えば、４ビツトのコ
ード信号ＤＴを得る時にはダイナミックレンジＤＲは（
１／１６）とされる。このＲＯＭ２６からは量子化ステ
ップΔが得られ、量子化回路２７に供給される。

減算器２５では、遅延回路２３がらの画素データＤＰＯ
から最小値ＭＩＮが減算され、この減算器２５からは最
小値ＭＩＮの除去された画素データＰＤＩが得られる。

減算器２５に於ける最小値除去によって正規化された画
素データＰＤＩ及び量子化ステップΔが、量子化回路２
７に供給される。

量子化回路２７では、ダイナミックレンジＤＲに適応し
た量子化が行われることによって、元の画素データＤＰ
Ｏのビット数（８ビツト）より少ないビット数のコード
信号ＤＴが、端子２８がら得られる。

例えば、コード信号ＤＴのビット数を２ビツトとすると
、ダイナミックレンジＤＲを（２２＝４）等分した量子
化ステップΔで、最小［ＭＩＮの除去された画素データ
ＰＤＩが除算され、得られた商の小数部分を切り捨てて
整数化された値がコード信号ＤＴとされる。この量子化
回路２７は、除算回路或いはＲＯＭで構成できる。第５
図で示されるＬＯｌＬｌ、Ｌ２、Ｌ３が復号レベルとさ
れる。

上述のようにして形成されたダイナミックレンジＤＲ，
最小値ＭＩＮ、コード信号ＤＴは、ＡＤＲＣエンコーダ
１３から図示せぬ伝送路を介してデコーダ側に供給され
る。図示せぬもののデコーダ側では、ダイナミックレン
ジＤＲ，最小値Ｍ　Ｉ　Ｎ、コード信号ＤＴ、及び前述
の制御信号Ｓｃに基づいて画素データの復元がなされる
。

この実施例の説明では、２次元ブロックＢＬＫの単位で
動き判定が行なわれる例について説明されているが、こ
れに限定されるものではなく、３次元ブロック単位での
動き判定を行う場合についても同様に適用できる。また
、この発明では、ＡＤＲＣ以外の高能率符号例えばＤＣ
Ｔ　（ディスクリート・コサイン変換）を用いても良い
、しかしながら、圧縮符号を行うことは、必ずしも必要
ない。

また、実施例の説明では、フレームオフセットサブサン
プリングの例として、水平（１／２）サブサンプリング
を説明しているが、これに限定されるものではなく、他
のフレームオフセットサブサンプリング、例えば五の目
格子型のサンプリングパターンに対しても通用し得るも
のである。

エンコーダの他の例が第８図に示されている。

尚、この第８図に示される伝送装置に於いて、動画用ブ
リフィルタ３、静止画用ブリフィルタ４、サブサンプリ
ング回路９．１０、ＡＤＲＣエンコーダ１３等は、第３
図に示される伝送装置と同一であるので、図中、共通す
る部分には同一符号を付し、重複する説明を省略する。

第８図に示される構成に於いて、入力端子４１の前段に
は、第３図と同様に図示せぬブロック化回路が配されて
いるので、入力端子４１には画素データＤＰが各ブロッ
ク肛に毎に供給される。この画素データＤＰは、減算器
４２、フレームメモリ４３、動画用ブリフィルタ３、静
止画用ブリフィルタ４に供給される。

一方、フレームメモリ４３から供給され、第５図に示さ
れる前フレームＦｌのブロックＢＬＫＩ　ｒ、＝　於け
る画素データＤＰが減算器４２に供給される。

減算器４２では、入力端子４１から供給され、第４図に
示される現在のフレームＦ２のブロックＢＬＫＺ内の画
素データＯＰから、前フレームＦｌのブロックＢＬに１
内で対応する位置の画素の画素データＤＰが減算される
。減算器４２の出力、即ち、フレーム差分が判定回路４
６に供給される。

判定回路４６では、上述のフレーム差分の絶対値がとら
れ、ブロック肛に単位で集計される。そして、このブロ
ックＢＬＫ単位に集計され絶対値化されたフレーム差分
に対応する混合比αが形成される。そして、この混合比
αが、合成回路４７及びＲＯＭ５３に供給される。

ＲＯＭ５３では、上述の混合比αが、動きの程度を表す
、例えば、２〜３ビツトの動きコード信号Ｓｃとして端
子４８から取出され、図示せぬ伝送路を介してデコーダ
側に供給される。

前述の動画用ブリフィルタ３を通過した画素データ叶は
、サブサンプリング回路９に供給される。

静止画用ブリフィルタ４を通過した画素データ叶は、サ
ブサンプリング回路ｌＯに供給される。

サブサンプリング回路９．１０では、夫々、フレーム相
補型、例えば、水平（１／２）サブサンプリングが行わ
れ、伝送画素の画素データ叶が合成回路４７に、夫々、
供給される。

合成回路４７では、以下の式に基づいてサブサンプリン
グ後の新たな画素データＤＰＯが形成される。

ＤＰＯ＝α・ＤＰＭ＋（１−α）・ＤＰＳ尚、ＤＰＭは
サブサンプリング回路９から供給される画素データ、叶
Ｓはサブサンプリング回路１゜から供給される画素デー
タを、夫々、表す。

このようにして、形成された画素データＤＰＯはＡＤＲ
Ｃエンコーダ１３に供給される。

二〇ＡＤＲＣエンコーダ１３からは、各ブロックＢＬＫ
内の画素データＤＰに基づいて、最小値ＭＥＮ、ダイナ
ミックレンジＤＲ，コード信号ＤＴが求められ、端子５
２を介してデコーダ側に供給される。

（Ｂ）デコーダ側の一実施例について第１図には、デコーダ側の受信装置の一実施例が示され
ている。

第１図に示される構成に於いて、入力端子６１の前段に
は、図示せぬものの復号回路が配されている。この復号
回路では、エンコーダ側から伝送されてきたダイナミッ
クレンジＤＲ，最小値ＭＩＮ、コード信号ＤＴ、動きコ
ード信号Ｓｃ等によって、元の画素データ叶が復号され
る。この復号された画素データＤＰが、エンコーダ側と
同様、ブロックＢＬＫ単位で、入力端子６１に供給され
る。

各ブロックＢＬＫ毎に供給される画素データＤＰは、動
画用ポストフィルタ６２、スイッチ６３の端子６３ｂ、
フレームメモリ６４に、夫々、供給される。

動画用ポストフィルタ６２は、エンコーダ側のサブサン
プリングで発生した不要な信号成分を除去するためのも
ので、この動画用ポストフィルタ６２を通過した画素デ
ータＤＰは、スイッチ６３の端子６３ａ及び、補間回路
６５に供給される。

一方、ブロックＢＬＫ毎の動きコード信号Ｓｃは、端子
６６を介して、メモリ６７、論理回路６８、ＲＯＭ６９
に、夫々、供給される。

現在のブロックＢＬＫ２の動きコード信号Ｓｃが論理回
路６８に供給され、メモリ６７からは前ブロックＢＩＪ
Ｉの動きコード信号Ｓｃが論理回路６８に供給される。

論理回路６８では、ブロックＢＬＫ２及びＢＬＫＩの各
動きコード信号Ｓｃの比較によって、前ブロックＢＬＫ
Ｉが動きブロック、そして現在のブロックＢＬＫ２が静
止ブロックである条件に該当するか否かの判定がなされ
る。この論理回路６８からは、スイッチ制御信号ＳＳ−
が上述のスイッチ６３に供給される。

スイッチ６３では、上述のスイッチ制御信号Ｓ針に基づ
いて、画素データＤＰが選択される。即ち、論理回路６
８に於いて、前ブロック肛に１が動きブロック、そして
現在のブロックＢＬＫ２が静止ブロックである条件に該
当すると判定される場合、スイツチ制御信号ＳＳ−によ
ってスイッチ６３が制御され、スイッチ６３の端子６３
ａ、６３ｃが接続される。これによって、動画用ポスト
フィルタ６２にて動画処理の施された画素データＤＰが
選択されて、静止画用ポストフィルタ７０を介して補間
回路７１に供給される。

尚、前ブロックＢＬＫＩが動きブロック、現在のブロッ
クＢＬＫ２が静止ブロックの条件に該当しない場合には
、スイッチ制御信号ＳＳ−によってスイッチ６３の端子
６３ｂ、６３ｃが接続される。従って、入力端子６１か
ら供給される画素データ叶が、静止画用ポストフィルタ
７０及び補間回路７１に供給される。

補間回路７１では、フレームメモリ６４に保持されてい
る前ブロックＢＬＫＩの画素データＤＰが供給されるこ
とによって、非伝送画素の時間方向補間がなされる。特
に、前述のように、論理回路６８に於いて、前ブロック
ＢＬＸＩが動きブロック、そして現在のブロックＢＬＫ
２が静止ブロックである条件に該当すると判定される場
合には、動画用ポストフィルタ６２から動画処理の施さ
れた画素データＤＰが、静止ブロックの画素データ叶と
して、静止画用ポストフィルタ７０を介して補間回路７
１に供給されると共に、フレームメモリ６４に保持され
ている前ブロックＢＬ）１１の画素データＤＰが供給さ
れることにより非伝送画素の時間方向補間がなされる。

従って、画質劣化が防止される。復元された画素データ
ＤＰと、補間された非伝送画素の画素データＤＰとから
なるブロック肛に２内の各画素データＤＰ２は、混合回
路７２に供給される。

補間回路６５では、非伝送画素が、ブロックＢＬＫ２内
の画素データＤＰによって、空間内補間される。

このようにして復元された画素データＤＰと、補間され
た非伝送画素の画素データＤＰとからなるブロックＢＬ
Ｋ２内の各画素データＤＰＩは、混合回路７２に供給さ
れる。

前述したＲＯＭ６９では、動きコード信号Ｓｃが混合比
αに変換され、この混合比αが混合回路７２に供給され
る。

この混合回路７２では、以下の式に基づいてサブサンプ
リング後の新たな画素データＤＰＯが形成される。

ＤＰＯ＝α・ＤＰ１＋（１−α）・ＤＰ２尚、ＤＰＩは
補間回路６５から供給される画素データ、ＤＰ２は補間
回路７１から供給される画素データを、夫々、表す。こ
の画素データＤＰＯは端子７３から取出される。

また、この実施例によれば、前ブロックＢＬＸＩが動き
ブロック、そして現在のブロックＢＬＫ２が静止ブロッ
クと判定され、上述したような画質劣化防止のための補
間処理が行なわれた場合に、次のブロックＢＬＫが静止
ブロックであっても、フレームメモリ６４には、静止ブ
ロックである現在のブロックＢＬＫ２の画素データＤＰ
が保持されているので、良好なフレーム間補間を行うこ
とができる。

（Ｃ）デコーダ側の他の実施例について第２図には、デ
コーダ側の受信装置の他の実施例が示されている。

第２図に示される構成に於いて、入力端子８１の前段に
は、図示せぬものの復号回路が配されている。この復号
回路では、エンコーダ側から伝送されてきたダイナミッ
クレンジＤＲ，最小値ＭＩＮ１コード信号ＤＴ、動きコ
ード信号Ｓｃ等によって、元の画素データＤＰが復号さ
れる。この復号された画素データＤＰが、エンコーダ側
と同様、ブロックＢＬＫ単位で、入力端子８１に供給さ
れる。

各ブロックＢＩＪ毎に供給される画素データＤＰは、動
画用ポストフィルタ８２、静止画用ポストフィルタ８３
、フレームメモリ８４に、夫々、供給される。

動画用ポストフィルタ８２は、エンコーダ側のサブサン
プリングで発生した不要な信号成分を除去するためのも
ので、この動画用ポストフィルタ８２を通過した画素デ
ータＤＰは、補間回路８５に供給される。また、静止画
用ポストフィルタ８３を通過した画素データＤＰは、補
間回路８６に供給される。

補間回路８６では、フレームメモリ８４に保持されてい
る前ブロックＢＬＫＩの画素データＤＰが供給されるこ
とによって、非伝送画素の時間方向補間がなされる。こ
のようにして復元された画素データＤＰと、補間された
非伝送画素の画素データＤＰとからなるブロックＢＬＫ
２内の各画素データＤＰ２は、混合回路８７に供給され
る。

補間回路８５では、非伝送画素の補間が、ブロックＢＬ
Ｋ２内の画素データＤＰによって、空間内補間される。

このようにして復元された画素データＤＰと、補間され
た非伝送画素の画素データＤＰとからなるブロックＢＩ
Ｊ２内の各画素データＤＰＩは、混合回路８７に供給さ
れる。

一方、ブロックＢＬＫ毎の動きコード信号Ｓｃは、端子
８８を介して、メモリ８９、論理回路９０に、夫々、供
給される。

現在のブロックＢＬＫ２の動きコード信号Ｓｃが論理回
路９０に供給され、メモリ８９からは前ブロックＢＬＫ
Ｉの動きコード信号Ｓｃが論理回路９０に供給される。

論理回路９０では、ブロックＢＬＫ２、肛に１の動きコ
ード信号Ｓｃの比較によって、前ブロックＢＬＫＩが動
きブロック、そして現在のブロックＢＬＫ２が静止ブロ
ックである条件に該当するか否かの判定がなされる。そ
して、上述の条件が満たされる場合は、前ブロックＢＬ
ＫＩの動きコード信号Ｓｃが選択され、上述の条件が満
たされない場合は、現在のブロックＢＬＫ２の動きコー
ド信号Ｓｃが選択される。

この動きコード信号Ｓｃは、ＲＯＭ９１に供給される。

ＲＯＭ９１には、上述の条件が満たされる場合には、動
きブロックと静止ブロックの画素データＤＰを、例えば
、７：３の比率で混合するような中間的な混合比（α＝
０．７）が保持されている。そして、このＲＯＭ９１か
らは、上述の動きコード信号Ｓｃに対応する混合比αが
、混合回路８７に供給される。

混合回路８７では、前述の一実施例と同様にして新たな
画素データＤＰＯが形成され、端子９２から取出される
。

ＤＰＯ＝α・ＤＰＩ＋（１−α）・ＤＰ２上式に於いて
、ＤＰＩは補間回路８５から供給される画素データ、Ｄ
Ｐ２は補間回路８６から供給される画素データを、夫々
、表す。

尚、この実施例中、デコーダ側の受信装置の説明では、
２次元ブロックＢＬＫの単位で動き判定が行なわれる例
について説明されているが、これに限定されるものでは
なく、３次元ブロック単位での動き判定を行う場合につ
いても同様に適用できる。また、この発明では、ＡＤＲ
Ｃ以外の高能率符号例えばＤＣＴ　（ディスクリート・
コサイン変換）を用いても良い、しかしながら、圧縮符
号を行うことは、必ずしも必要ない。

また、実施例の説明では、フレームオフセットサブサン
プリングの例として、水平（１／２）サブサンプリング
を説明しているが、これに限定されるものではなく、他
のフレームオフセットサブサンプリング、例えば五の目
格子型のサンプリングパターンに対しても適用し得るも
のである。

尚、その他の内容は、前述の一実施例と同様であるので
、重複する説明を省略する。

この発明によれば、動き判定データが動き、続いて静止
と判定された場合、動画処理の施された画素データを静
止ブロックの画素データとして用い、これに基づいて非
伝送画素の補間がなされるので、画質劣化を防止できる
という効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図はこ
の発明の他の実施例のブロック図、第３図はこの発明に
適用できる伝送装置のブロック図、第４図及び第５図は
夫々フレーム相補型（水平（ｌ／２））のサブサンプリ
ング格子を示す路線図、第６図は＾ＤＲＣエンコーダの
詳細を示すブロック図、第７図はダイナミックレンジと
量子化ステップの関係を示す路線図、第８図はこの発明
に適用できる伝送装置のブロック図、第９図及び第１０
図はフレーム相補型（水平（１／２））のサンプリング
格子及び画質劣化を説明する図、第１１図は各ブロック
のサブサンプリング格子と動き検出の判定結果を示す路
線図である。〔発明の効果〕図面における主要な符号の説明９．１０：サブサンプリング回路、　　６５．７１．８
５．８６：補間回路、　６７．８９：メモリ、６８．９
０：論理回路、　Ｓｃ：動きコード信号、ＤＰ、　ＤＰ
ＯｌＤＰＭ、　ＤＰＳ、　Ｐ　Ｄ　Ｉ、　ＤＰＩ、ＤＰ
２：画素データ、　ＢＬに、ＢＬＫＩＳＢＬＫ２　ニブ
ロック。

Claims

【特許請求の範囲】ブロック化された画素データを時間方向に連続する所定
単位期間毎に反転する位相でサブサンプルし、間引かれ
ない画素データを、上記ブロック単位で符号化した符号
化データと、ブロック毎の動き判定データとが伝送され
、これらを受信して原データを復号する受信装置に於い
て、連続する２つの上記所定単位期間の動き判定データを検
出し、この動き判定データが、動き、静止と順次、判定
された場合に静止ブロックの伝送画素データを動画処理
した後、間引き画素データを補間するようにしたことを
特徴とする受信装置。