JP2959007B2 - 伝送装置及び伝送方法 - Google Patents
伝送装置及び伝送方法Info
- Publication number
- JP2959007B2 JP2959007B2 JP34309289A JP34309289A JP2959007B2 JP 2959007 B2 JP2959007 B2 JP 2959007B2 JP 34309289 A JP34309289 A JP 34309289A JP 34309289 A JP34309289 A JP 34309289A JP 2959007 B2 JP2959007 B2 JP 2959007B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- signal
- image processing
- block
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、伝送装置、特にデジタル画像信号の帯域
幅をサブサンプリングによって圧縮して伝送する伝送装
置及び伝送方法に関する。
幅をサブサンプリングによって圧縮して伝送する伝送装
置及び伝送方法に関する。
デジタル画像信号を伝送する場合に、伝送するデータ
量を圧縮する技術として、フレームオフセットサブサン
プリングによって画素を間引くものが知られている。こ
の種の技術では、伝送するデータを良好に補間すると共
にデータ量を圧縮するため、静止画、動画の判別が必要
とされる。
量を圧縮する技術として、フレームオフセットサブサン
プリングによって画素を間引くものが知られている。こ
の種の技術では、伝送するデータを良好に補間すると共
にデータ量を圧縮するため、静止画、動画の判別が必要
とされる。
従来の画像の動き判別に際しては、単純なフレーム差
分が用いられていた。即ち、フレームを複数のブロック
に分割すると共に、動画処理或いは静止画処理される前
で且つ空間的に対応する位置にあるブロック間での画素
データのレベル差、つまりフレーム差分を検出し、この
ブロック毎のフレーム差分を絶対値化して集計し、この
集計されたフレーム差分が所定値を越えた場合には動画
と判断するものである。
分が用いられていた。即ち、フレームを複数のブロック
に分割すると共に、動画処理或いは静止画処理される前
で且つ空間的に対応する位置にあるブロック間での画素
データのレベル差、つまりフレーム差分を検出し、この
ブロック毎のフレーム差分を絶対値化して集計し、この
集計されたフレーム差分が所定値を越えた場合には動画
と判断するものである。
しかしながら、このような従来の技術では、動き判定
が、動画処理或いは静止画処理される前の画素データDP
のみの比較に基づいてなされるため、実際にデコーダ側
で受信するデータを考慮した動き検出は、エンコーダ側
では行えないという問題点があった。このため、デコー
ダ側に於いて画質劣化が発生するという問題点があっ
た。
が、動画処理或いは静止画処理される前の画素データDP
のみの比較に基づいてなされるため、実際にデコーダ側
で受信するデータを考慮した動き検出は、エンコーダ側
では行えないという問題点があった。このため、デコー
ダ側に於いて画質劣化が発生するという問題点があっ
た。
即ち、デコーダ側では、エンコーダ側から伝送される
動き判定結果と、画素データの復元に必要なデータに基
づいて、画素データDPの再生と非伝送画素の補間がなさ
れる。この補間に於いて、前フレームが動きフレームと
判定され、現在のフレームが静止フレームと判定されて
いる場合には、現在の静止フレームの非伝送画素の補間
値として、前フレームの画素データDPが用いられること
になる。従って、現在のフレームの静止画像には、動画
処理の施された画素データDPと、静止画処理の施された
画素データDPとが混在している状態になり、このため画
質が劣化してしまうものである。
動き判定結果と、画素データの復元に必要なデータに基
づいて、画素データDPの再生と非伝送画素の補間がなさ
れる。この補間に於いて、前フレームが動きフレームと
判定され、現在のフレームが静止フレームと判定されて
いる場合には、現在の静止フレームの非伝送画素の補間
値として、前フレームの画素データDPが用いられること
になる。従って、現在のフレームの静止画像には、動画
処理の施された画素データDPと、静止画処理の施された
画素データDPとが混在している状態になり、このため画
質が劣化してしまうものである。
そこで、このような画質劣化を防止するために、第７
図に示されるような技術が提案されている。
図に示されるような技術が提案されている。
第７図に示される構成に於いて、入力端子41の前段に
は、図示せぬブロック化回路が配されており、このブロ
ック化回路で、１フレームの画像が所定の画素数を有す
る複数のブロックに分割される。従って、入力端子41に
は画素データDPが各ブロック毎に供給される。この画素
データDPは、減算器42、動画用プリフイルタ44、静止画
用プリフイルタ45に、夫々、供給される。
は、図示せぬブロック化回路が配されており、このブロ
ック化回路で、１フレームの画像が所定の画素数を有す
る複数のブロックに分割される。従って、入力端子41に
は画素データDPが各ブロック毎に供給される。この画素
データDPは、減算器42、動画用プリフイルタ44、静止画
用プリフイルタ45に、夫々、供給される。
一方、フレームメモリ43からは、動き判定に基づいて
選択された前フレームのブロックの画素データDPが、減
算器42に供給される。
選択された前フレームのブロックの画素データDPが、減
算器42に供給される。
減算器42では、入力端子41から供給される現在のフレ
ームのブロック内の画素データDPから、前フレームのブ
ロック内で対応する位置の画素の画素データDPが減算さ
れる。減算器42の出力、即ち、フレーム差分が判定回路
46に供給される。
ームのブロック内の画素データDPから、前フレームのブ
ロック内で対応する位置の画素の画素データDPが減算さ
れる。減算器42の出力、即ち、フレーム差分が判定回路
46に供給される。
判定回路46では、上述のフレーム差分の絶対値がとら
れ、ブロック単位で集計される。そして、このブロック
単位で集計され絶対値化されたフレーム差分が所定の閾
値と比較され、フレーム差分が閾値よりも大きい時は動
きブロックと判断され、動きブロックに対応する制御信
号ＳCが合成回路47に供給される。また、フレーム差分
が閾値よりも小さい時は静止ブロックと判断され、静止
ブロックに対応する制御信号ＳCが合成回路47に供給さ
れる。また、この制御信号ＳCが、動き判定の結果を表
す信号として端子48から取出され、図示せぬ伝送路を介
してデコーダ側に供給される。
れ、ブロック単位で集計される。そして、このブロック
単位で集計され絶対値化されたフレーム差分が所定の閾
値と比較され、フレーム差分が閾値よりも大きい時は動
きブロックと判断され、動きブロックに対応する制御信
号ＳCが合成回路47に供給される。また、フレーム差分
が閾値よりも小さい時は静止ブロックと判断され、静止
ブロックに対応する制御信号ＳCが合成回路47に供給さ
れる。また、この制御信号ＳCが、動き判定の結果を表
す信号として端子48から取出され、図示せぬ伝送路を介
してデコーダ側に供給される。
前述の動画用プリフイルタ44では、画素データDPの２
次元周波数特性が動き領域に適合するように帯域制限さ
れ、この動画用のプリフイルタ44を通過した画素データ
DPは、サブサンプリング回路49に供給される。
次元周波数特性が動き領域に適合するように帯域制限さ
れ、この動画用のプリフイルタ44を通過した画素データ
DPは、サブサンプリング回路49に供給される。
静止画用プリフイルタ45は、弱い時空間のフイルタ特
性〔即ち、あまり帯域制限のきつくない特性〕を有して
おり、この静止画用プリフイルタ45を通過した画素デー
タDPは、サブサンプリング回路50に供給される。
性〔即ち、あまり帯域制限のきつくない特性〕を有して
おり、この静止画用プリフイルタ45を通過した画素デー
タDPは、サブサンプリング回路50に供給される。
サブサンプリング回路49、50では、夫々、フレームオ
フセット、例えば、水平方向に画素数が（1/2）に間引
かれる、いわゆる水平（1/2）サブサンプリングが行わ
れる。
フセット、例えば、水平方向に画素数が（1/2）に間引
かれる、いわゆる水平（1/2）サブサンプリングが行わ
れる。
サブサンプリング回路49、50からは、上述の伝送画素
の画素データDPが合成回路47に、夫々、供給される。
の画素データDPが合成回路47に、夫々、供給される。
合成回路47では、上述の制御信号ＳCに基づいて、サ
ブサンプリング後の画素データDPが選択される。即ち、
判定回路46に於いて、動きブロックと判断される場合に
は、制御信号ＳCによりサブサンプリング回路49から供
給された画素データDPが選択される。また、判定回路46
に於いて、静止ブロックと判断される場合には、制御信
号ＳCによりサブサンプリング回路50から供給された画
素データDPが選択される。このようにして、選択された
画素データDPは、フレームメモリ43及びADRCエンコーダ
51に供給される。
ブサンプリング後の画素データDPが選択される。即ち、
判定回路46に於いて、動きブロックと判断される場合に
は、制御信号ＳCによりサブサンプリング回路49から供
給された画素データDPが選択される。また、判定回路46
に於いて、静止ブロックと判断される場合には、制御信
号ＳCによりサブサンプリング回路50から供給された画
素データDPが選択される。このようにして、選択された
画素データDPは、フレームメモリ43及びADRCエンコーダ
51に供給される。
このADRCエンコーダ51は、２次元ADRCエンコーダであ
り、１ブロックBLK内の画素データDPに基づいて、最小
値MIN、ダイナミックレンジDR、コード信号DTが求めら
れ、端子52から取出される。上述のダイナミックレンジ
DR、最小値MIN、コード信号DTは、図示せぬ伝送路を介
してデコーダ側に供給される。図示せぬもののデコーダ
側では、ダイナミックレンジDR、最小値MIN、コード信
号DTに基づいて画素データの復元がなされる。
り、１ブロックBLK内の画素データDPに基づいて、最小
値MIN、ダイナミックレンジDR、コード信号DTが求めら
れ、端子52から取出される。上述のダイナミックレンジ
DR、最小値MIN、コード信号DTは、図示せぬ伝送路を介
してデコーダ側に供給される。図示せぬもののデコーダ
側では、ダイナミックレンジDR、最小値MIN、コード信
号DTに基づいて画素データの復元がなされる。
上述のようにして行われる動き検出では、動き検出に
判定誤りを生じた場合、動き判定の誤りが伝播し、画質
劣化が発生するという問題点があった。
判定誤りを生じた場合、動き判定の誤りが伝播し、画質
劣化が発生するという問題点があった。
即ち、第９図は、フレームオフセットサブサンプリン
グ格子を有するブロックの断面を概念的に示す図であ
る。第９図上側JAには各ブロック毎の本来なされるべき
動き判定の結果が示され、第９図下側JBには各ブロック
毎に実際になされる動き判定の結果が示されている。
グ格子を有するブロックの断面を概念的に示す図であ
る。第９図上側JAには各ブロック毎の本来なされるべき
動き判定の結果が示され、第９図下側JBには各ブロック
毎に実際になされる動き判定の結果が示されている。
例えば、第９図に示されるようにフレームFBが、フレ
ームFAとの比較によって、動きブロックと判定される
と、フレームメモリ43に保持されているフレームFBの1H
（Ｈは１水平走査線を表す）分の画素データDPは、動画
処理されているため、レベル的には第８図破線に示され
るような、なまった波形W1となる。
ームFAとの比較によって、動きブロックと判定される
と、フレームメモリ43に保持されているフレームFBの1H
（Ｈは１水平走査線を表す）分の画素データDPは、動画
処理されているため、レベル的には第８図破線に示され
るような、なまった波形W1となる。
フレームFCのタイミングにて、フレームFBと同一の画
素データDPが、端子41を介して減算器42に供給される
と、この画素データDPは動画処理が施されていないた
め、第８図実線にて示されるような波形W2となる。この
場合、波形W1、W2間では、第８図中、矢印にて示される
ように、レベル差があるため、フレームFCは動きブロッ
クと判定される。
素データDPが、端子41を介して減算器42に供給される
と、この画素データDPは動画処理が施されていないた
め、第８図実線にて示されるような波形W2となる。この
場合、波形W1、W2間では、第８図中、矢印にて示される
ように、レベル差があるため、フレームFCは動きブロッ
クと判定される。
上述のように、フレームFCとフレームFBと画素データ
はDPは同一であるため、本体ならば、フレームFCは静止
ブロックと判定されなければならないのに対し、実際に
は、上述のように波形W1、W2間のレベル差によって、動
きブロックと判定される。
はDPは同一であるため、本体ならば、フレームFCは静止
ブロックと判定されなければならないのに対し、実際に
は、上述のように波形W1、W2間のレベル差によって、動
きブロックと判定される。
これによって合成回路47では、フレームFCのタイミン
グに於いて、動画処理の施された画素データDPが選択さ
れ、フレームメモリ43及びADRCエンコーダ51に供給され
る。
グに於いて、動画処理の施された画素データDPが選択さ
れ、フレームメモリ43及びADRCエンコーダ51に供給され
る。
以下、フレームFD、FEの画素データDPは、フレームFC
と同一で、静止フレームであるとした場合、本来なら
ば、フレームFC以後は全て静止ブロックと判定されなけ
ればならないのに対し、実際には、上述したように波形
W1、W2間でのレベル差によって、全て動きブロックと判
定され、動き判定の誤りが後続のブロックに伝播すると
いう問題点があった。
と同一で、静止フレームであるとした場合、本来なら
ば、フレームFC以後は全て静止ブロックと判定されなけ
ればならないのに対し、実際には、上述したように波形
W1、W2間でのレベル差によって、全て動きブロックと判
定され、動き判定の誤りが後続のブロックに伝播すると
いう問題点があった。
また、上述の動き判定の誤りが伝播すると、例えば、
本来、静止フレームであるはずのブロックの画素データ
DPが、動画処理の施された画素データDPで代替されてし
まうので、画質劣化が発生するという問題点があった。
本来、静止フレームであるはずのブロックの画素データ
DPが、動画処理の施された画素データDPで代替されてし
まうので、画質劣化が発生するという問題点があった。
従って、この発明の目的は、動き判定の誤りの伝播を
防止でき、画質劣化を防止できるようにした伝送装置及
び伝送方法を提供することにある。
防止でき、画質劣化を防止できるようにした伝送装置及
び伝送方法を提供することにある。
請求項１の発明は、時間方向にサブサンプリングされ
た画素データをブロック単位で符号化して伝送する伝送
装置において、 入力された画素データに対して所定の帯域制限を加え
る静止画処理が施された信号と、所定の帯域制限よりき
つい帯域制限を加える動画処理が施された信号とを、制
御信号に応じて合成してサブサンプル出力を得る手段
と、 サブサンプル出力が所定時間遅延された信号と、入力
された画素データに対して静止画処理された信号及び動
画処理された信号とを、夫々、比較する手段と、 比較する手段からの出力をブロック単位で集計すると
共に、集計結果に応じた制御信号を発生する手段と を備える伝送装置である。
た画素データをブロック単位で符号化して伝送する伝送
装置において、 入力された画素データに対して所定の帯域制限を加え
る静止画処理が施された信号と、所定の帯域制限よりき
つい帯域制限を加える動画処理が施された信号とを、制
御信号に応じて合成してサブサンプル出力を得る手段
と、 サブサンプル出力が所定時間遅延された信号と、入力
された画素データに対して静止画処理された信号及び動
画処理された信号とを、夫々、比較する手段と、 比較する手段からの出力をブロック単位で集計すると
共に、集計結果に応じた制御信号を発生する手段と を備える伝送装置である。
また、請求項４の発明は、時間方向にサブサンプリン
グされた画素データをブロック単位で符号化して伝送す
る伝送方法において、 入力された画素データに対して所定の帯域制限を加え
る静止画処理が施された信号と、所定の帯域制限よりき
つい帯域制限を加える動画像処理が施された信号とを、
制御信号に応じて合成してサブサンプル出力を得るステ
ップと、 サブサンプル出力が所定時間遅延された信号と、入力
された画素データに対して静止画処理された信号及び動
画処理された信号とを、夫々、比較するステップと、 比較するステップで得られた出力をブロック単位で集
計すると共に、集計結果に応じた制御信号を発生するス
テップと を備える伝送方法である。
グされた画素データをブロック単位で符号化して伝送す
る伝送方法において、 入力された画素データに対して所定の帯域制限を加え
る静止画処理が施された信号と、所定の帯域制限よりき
つい帯域制限を加える動画像処理が施された信号とを、
制御信号に応じて合成してサブサンプル出力を得るステ
ップと、 サブサンプル出力が所定時間遅延された信号と、入力
された画素データに対して静止画処理された信号及び動
画処理された信号とを、夫々、比較するステップと、 比較するステップで得られた出力をブロック単位で集
計すると共に、集計結果に応じた制御信号を発生するス
テップと を備える伝送方法である。
この発明では、入力された画素データから動画処理し
た信号と、静止画処理した信号とが形成される。そし
て、制御信号に応じて、上述の動画処理した信号と、静
止画処理した信号とが合成されて、ブロック毎にサブサ
ンプリング出力が求められる。
た信号と、静止画処理した信号とが形成される。そし
て、制御信号に応じて、上述の動画処理した信号と、静
止画処理した信号とが合成されて、ブロック毎にサブサ
ンプリング出力が求められる。
所定単位期間、遅延せしめらた上述のブロック毎のサ
ブサンプリング出力と、入力された画素データを動画処
理した信号及び静止画処理した信号とが、夫々、比較さ
れ、この比較出力がブロック単位で集計される。
ブサンプリング出力と、入力された画素データを動画処
理した信号及び静止画処理した信号とが、夫々、比較さ
れ、この比較出力がブロック単位で集計される。
ブロック単位の集計結果が、所定のレベルと比較さ
れ、動き判定がなされる。そして、動き判定の結果に対
応する制御信号が発生され、これによって、ブロック毎
に動き判定の結果に対応する画素データが選択され、保
持される。
れ、動き判定がなされる。そして、動き判定の結果に対
応する制御信号が発生され、これによって、ブロック毎
に動き判定の結果に対応する画素データが選択され、保
持される。
以下、この発明の一実施例について第１図乃至第６図
を参照して説明する。
を参照して説明する。
第１図に示される構成に於いて、入力端子１の前段に
は、図示せぬもののブロック化回路が配されており、こ
のブロック化回路にて、１フレームの画像が所定の画素
数を有する複数のブロックBLKに分割される。従って、
入力端子１には画素データDPが各ブロックBLK毎に供給
される。この画素データDPは、動画用プリフイルタ３、
静止画用プリフイルタ４に、夫々、供給される。
は、図示せぬもののブロック化回路が配されており、こ
のブロック化回路にて、１フレームの画像が所定の画素
数を有する複数のブロックBLKに分割される。従って、
入力端子１には画素データDPが各ブロックBLK毎に供給
される。この画素データDPは、動画用プリフイルタ３、
静止画用プリフイルタ４に、夫々、供給される。
動画用プリフイルタ３では、画素データDPの２次元周
波数特性が動き領域に適合するように帯域制限され、こ
の動画用プリフイルタ３を通過した画素データDPは、減
算器２及びサブサンプリング回路９に供給される。
波数特性が動き領域に適合するように帯域制限され、こ
の動画用プリフイルタ３を通過した画素データDPは、減
算器２及びサブサンプリング回路９に供給される。
静止画用プリフイルタ４は、弱い時空間のフイルタ特
性〔即ち、あまり帯域制限のきつくない特性〕を有して
おり、この静止画用プリフイルタ４を通過した画素デー
タDPは、減算器11及びサブサンプリング回路10に供給さ
れる。
性〔即ち、あまり帯域制限のきつくない特性〕を有して
おり、この静止画用プリフイルタ４を通過した画素デー
タDPは、減算器11及びサブサンプリング回路10に供給さ
れる。
サブサンプリング回路９、10では、夫々、フレーム相
補型のサブサンプリングが行われる。上述のフレーム相
補型のサブサンプリングを例として第２図及び第３図に
は、各ブロックBLK1、BLK2が（６ライン×６サンプル＝
36画素）とされているフレームオフセットサブサンプリ
ング、この実施例では、水平（1/2）サブサンプリング
のサンプリング格子が示されている。
補型のサブサンプリングが行われる。上述のフレーム相
補型のサブサンプリングを例として第２図及び第３図に
は、各ブロックBLK1、BLK2が（６ライン×６サンプル＝
36画素）とされているフレームオフセットサブサンプリ
ング、この実施例では、水平（1/2）サブサンプリング
のサンプリング格子が示されている。
第２図及び第３図に示されているように、時間方向に
順次配された前フレームF1、現在のフレームF2の夫々に
ブロックBLK1、BLK2が形成されており、このブロックBL
K1、BLK2内では、データの伝送される伝送画素（18画
素）が○印で示され、サブサンプリングで間引かれる非
伝送画素（18画素）が×印で夫々示されている。更に、
第１フイールドの走査線が実線で示され、第２フイール
ドの走査線が破線で示されている。
順次配された前フレームF1、現在のフレームF2の夫々に
ブロックBLK1、BLK2が形成されており、このブロックBL
K1、BLK2内では、データの伝送される伝送画素（18画
素）が○印で示され、サブサンプリングで間引かれる非
伝送画素（18画素）が×印で夫々示されている。更に、
第１フイールドの走査線が実線で示され、第２フイール
ドの走査線が破線で示されている。
サブサンプリング回路９、10からは、伝送画素の画素
データDPが合成回路７に、夫々、供給される。
データDPが合成回路７に、夫々、供給される。
一方、フレームメモリ５からは、前フレームF1のブロ
ックBLK1の画素データDPが減算器２、11に供給される。
ックBLK1の画素データDPが減算器２、11に供給される。
前述の減算器２では、入力端子１から供給され動画用
プリフイルタ３にて動画処理の施されている現在のフレ
ームF2のブロックBLK2内の画素データDPと、前フレーム
F1のブロックBLK1内で対応する位置にある画素データDP
との減算がなされる。そして、減算器２から減算出力CP
が誤差検出回路14に供給される。
プリフイルタ３にて動画処理の施されている現在のフレ
ームF2のブロックBLK2内の画素データDPと、前フレーム
F1のブロックBLK1内で対応する位置にある画素データDP
との減算がなされる。そして、減算器２から減算出力CP
が誤差検出回路14に供給される。
減算器11では、入力端子１から供給され静止画用プリ
フイルタ４にて静止画処理の施されている現在のフレー
ムF2のブロックBLK2内の画素データDPと、前フレームF1
のブロックBLK1内で対応する位置にある画素データDPと
の減算がなされる。そして、減算器11から減算出力CPが
誤差検出回路15に供給される。
フイルタ４にて静止画処理の施されている現在のフレー
ムF2のブロックBLK2内の画素データDPと、前フレームF1
のブロックBLK1内で対応する位置にある画素データDPと
の減算がなされる。そして、減算器11から減算出力CPが
誤差検出回路15に供給される。
誤差検出回路14、15では、供給される減算器２、11か
らの減算出力CPの絶対値がとられ、この絶対値化された
減算出力CPに基づいて誤差ER1、ER2がブロックBLK単位
で求められ、判定回路６に供給される。尚、以上及び以
下の説明では特にことわらない限り減算出力CPは絶対値
化されたものを意味するものである。
らの減算出力CPの絶対値がとられ、この絶対値化された
減算出力CPに基づいて誤差ER1、ER2がブロックBLK単位
で求められ、判定回路６に供給される。尚、以上及び以
下の説明では特にことわらない限り減算出力CPは絶対値
化されたものを意味するものである。
判定回路６では、誤差検出回路14、15から供給される
ブロックBLK単位の誤差ER1、ER2の値が参考にされて、
正しい動きが可能とされる。
ブロックBLK単位の誤差ER1、ER2の値が参考にされて、
正しい動きが可能とされる。
この動き判定の基準の一例として、誤差ER1、ER2の内
の少なくとも一方が閾値を下回った場合には、静止ブロ
ックと判定することが考えられる。
の少なくとも一方が閾値を下回った場合には、静止ブロ
ックと判定することが考えられる。
例えば、第３図に示される前フレームF1のブロックBL
K1が、動きブロックと判定されているとすると、動画用
プリフイルタ３及びサブサンプリング回路９を経た画素
データDPがフレームメモリ５に保持されている。この画
素データDPは、動画処理されているため、第６図Ｂに示
されるような波形ＷM5となる。
K1が、動きブロックと判定されているとすると、動画用
プリフイルタ３及びサブサンプリング回路９を経た画素
データDPがフレームメモリ５に保持されている。この画
素データDPは、動画処理されているため、第６図Ｂに示
されるような波形ＷM5となる。
次いで、前フレームF1のブロックBLK1と同一の画素デ
ータDPを有し、第２図に示される現在のフレームF2のブ
ロックBLK2の画素データDPが端子１に供給されると、こ
の画素データDPは、一方では、動画用プリフイルタ３を
経て第６図Ｃに示される波形ＷM3とされ、また他方で
は、静止画用プリフイルタ４を経て第６図Ｄに示される
波形WSとされる。尚、第６図Ａには、入力端子１に供給
される段階での画素データDPの信号の波形ＷINが示され
ている。
ータDPを有し、第２図に示される現在のフレームF2のブ
ロックBLK2の画素データDPが端子１に供給されると、こ
の画素データDPは、一方では、動画用プリフイルタ３を
経て第６図Ｃに示される波形ＷM3とされ、また他方で
は、静止画用プリフイルタ４を経て第６図Ｄに示される
波形WSとされる。尚、第６図Ａには、入力端子１に供給
される段階での画素データDPの信号の波形ＷINが示され
ている。
フレームメモリ５からは、動画処理の施されている前
フレームF1のブロックBLK1の画素データDPが、減算器
２、11に供給される。
フレームF1のブロックBLK1の画素データDPが、減算器
２、11に供給される。
減算器２、11にて、波形ＷM5と、波形ＷM3、WSとの比
較がなされる。波形ＷM5、ＷM3間では、レベル差は殆ど
ないため、誤差ER1は小とされ、また、波形ＷM5、WS間
では、レベル差が発生するため、誤差ER2は、誤差ER1よ
り大となる。しかし、この誤差ER2は、動きブロックの
場合と比しては小さい。
較がなされる。波形ＷM5、ＷM3間では、レベル差は殆ど
ないため、誤差ER1は小とされ、また、波形ＷM5、WS間
では、レベル差が発生するため、誤差ER2は、誤差ER1よ
り大となる。しかし、この誤差ER2は、動きブロックの
場合と比しては小さい。
半定回路６では、誤差ER1、ER2の双方を参照すること
により、現在のフレームF2のブロックBLK2は静止ブロッ
クと判定され、静止画処理の施された画素データDPを選
択するための制御信号Scが合成回路７に供給される。
により、現在のフレームF2のブロックBLK2は静止ブロッ
クと判定され、静止画処理の施された画素データDPを選
択するための制御信号Scが合成回路７に供給される。
尚、動き判定の基準は、これに限定されるものではな
く、任意に設定できるもので、例えば、誤差ER1、ER2を
夫々、閾値と比較して動き判定をしたり、或いは、誤差
ER1、ER2を加えて閾値と比較し、動き判定をするように
してもよい。
く、任意に設定できるもので、例えば、誤差ER1、ER2を
夫々、閾値と比較して動き判定をしたり、或いは、誤差
ER1、ER2を加えて閾値と比較し、動き判定をするように
してもよい。
また、この制御信号ＳCが、動き判定の結果を表す信
号として端子８から取出され、図示せぬ伝送路を介して
デコーダ側に供給される。
号として端子８から取出され、図示せぬ伝送路を介して
デコーダ側に供給される。
これによって、動き判定の誤りが後続のブロックに伝
播することを防止でき、画質劣化を防止できる。
播することを防止でき、画質劣化を防止できる。
合成回路７では、上述の制御信号ＳCに基づいて、現
在のブロックBLK2のサブサンプリング後の画素データDP
が選択される。即ち、判定回路６に於いて、現在のブロ
ックBLK2が動きブロックと判断される場合には、制御信
号ＳCによりサブサンプリング回路９から供給された画
素データDPが選択される。また、判定回路６に於いて、
現在のブロックBLK2が静止ブロックと判断される場合に
は、制御信号ＳCによりサブサンプリング回路10から供
給された画素データDPが選択される。このようにして、
選択された画素データDPは、フレームメモリ５及びADRC
エンコーダ13に供給される。
在のブロックBLK2のサブサンプリング後の画素データDP
が選択される。即ち、判定回路６に於いて、現在のブロ
ックBLK2が動きブロックと判断される場合には、制御信
号ＳCによりサブサンプリング回路９から供給された画
素データDPが選択される。また、判定回路６に於いて、
現在のブロックBLK2が静止ブロックと判断される場合に
は、制御信号ＳCによりサブサンプリング回路10から供
給された画素データDPが選択される。このようにして、
選択された画素データDPは、フレームメモリ５及びADRC
エンコーダ13に供給される。
尚、この実施例の説明では、ブロックBLK毎の誤差ER
1、ER2の集計結果と閾値との比較によって、サブサンプ
リング回路９、10から供給される画素データDPの内、一
方が選択されるものとしているが、これに代えて、上述
の誤差ER1、ER2に基づいて混合比を設定し、この混合比
に基づいて、新たな画素データDP0を形成するようにし
てもよい。
1、ER2の集計結果と閾値との比較によって、サブサンプ
リング回路９、10から供給される画素データDPの内、一
方が選択されるものとしているが、これに代えて、上述
の誤差ER1、ER2に基づいて混合比を設定し、この混合比
に基づいて、新たな画素データDP0を形成するようにし
てもよい。
この場合には、例えば、判定回路６から合成回路７に
混合比αが供給されると、合成回路７では、上述の混合
比αに基づいて、サブサンプリング回路９、10から出力
される画素データDPが合成されることによって新たな画
素データDP0が形成され、この画素データDP0がフレーム
メモリ５及びADRCエンコーダ13に供給される。
混合比αが供給されると、合成回路７では、上述の混合
比αに基づいて、サブサンプリング回路９、10から出力
される画素データDPが合成されることによって新たな画
素データDP0が形成され、この画素データDP0がフレーム
メモリ５及びADRCエンコーダ13に供給される。
ADRCエンコーダ13の構成が第４図に示されている。こ
のADRCエンコーダ13は、２次元ADRCエンコーダであり、
端子21から供給される画素データDP、DP0が、最大値及
び最小値検出回路〔以下、単に検出回路と称する。〕22
及び遅延回路23に供給される。
のADRCエンコーダ13は、２次元ADRCエンコーダであり、
端子21から供給される画素データDP、DP0が、最大値及
び最小値検出回路〔以下、単に検出回路と称する。〕22
及び遅延回路23に供給される。
検出回路22では、１ブロックBLKに含まれる18個の画
素データDPの中の最大値MAXと、最小値MINが検出され
る。そして、最大値MAXが減算器24に供給され、最小値M
INが減算器24、25及び端子29に、夫々、供給される。
素データDPの中の最大値MAXと、最小値MINが検出され
る。そして、最大値MAXが減算器24に供給され、最小値M
INが減算器24、25及び端子29に、夫々、供給される。
遅延回路23では、検出回路22にて最大値MAX及び最小
値MINが検出される時間、供給される画素データDP、DP0
が遅延される。
値MINが検出される時間、供給される画素データDP、DP0
が遅延される。
減算器24では、（MAX−MIN）が求められることによっ
て、ダイナミックレンジDRが得られる。このダイナミッ
クレンジDRがROM26及び端子30に供給される。ダイナミ
ックレンジDRがROM26及び端子30に供給されることによ
って、例えば、４ビットのコード信号DTを得る時にはダ
イナミックレンジDRは（1/16）とされる。このROM26か
らは量子化ステップΔが得られ、量子化回路27に供給さ
れる。
て、ダイナミックレンジDRが得られる。このダイナミッ
クレンジDRがROM26及び端子30に供給される。ダイナミ
ックレンジDRがROM26及び端子30に供給されることによ
って、例えば、４ビットのコード信号DTを得る時にはダ
イナミックレンジDRは（1/16）とされる。このROM26か
らは量子化ステップΔが得られ、量子化回路27に供給さ
れる。
減算器25では、遅延回路23からの画素データDPから最
小値MINが減算され、この減算器25からは最小値MINの除
去された画素データPDIが得られる。減算器25に於ける
最小値除去によって正規化された画素データPDI及び量
子化ステップΔが、量子化回路27に供給される。
小値MINが減算され、この減算器25からは最小値MINの除
去された画素データPDIが得られる。減算器25に於ける
最小値除去によって正規化された画素データPDI及び量
子化ステップΔが、量子化回路27に供給される。
量子化回路27では、ダイナミックレンジDRに適応した
量子化が行われることによって、元の画素データDPのビ
ット数（８ビット）より少ないビット数のコード信号DT
が、端子28から得られる。
量子化が行われることによって、元の画素データDPのビ
ット数（８ビット）より少ないビット数のコード信号DT
が、端子28から得られる。
例えば、コード信号DTのビット数を２ビットとする
と、ダイナミックレンジDRを（22＝４）等分した量子化
ステップΔで、最小値MINの除去された画素データDPが
除算され、得られた商の小数部分を切り捨てて整数化さ
れた値がコード信号DTとされる。この量子回路27は、除
算回路或いはROMで構成できる。第５図で示されるL0、L
1、L2、L3が復号レベルとされる。
と、ダイナミックレンジDRを（22＝４）等分した量子化
ステップΔで、最小値MINの除去された画素データDPが
除算され、得られた商の小数部分を切り捨てて整数化さ
れた値がコード信号DTとされる。この量子回路27は、除
算回路或いはROMで構成できる。第５図で示されるL0、L
1、L2、L3が復号レベルとされる。
上述のようにして形成されたダイナミックレンジDR、
最小値MIN、コード信号DTは、ADRCエンコーダ13から図
示せぬ伝送路を介してデコーダ側に供給される。図示せ
ぬもののデコーダ側では、ダイナミックレンジDR、最小
値MIN、コード信号DT、及び前述の制御信号Scに基づい
て画素データの復元がなされる。
最小値MIN、コード信号DTは、ADRCエンコーダ13から図
示せぬ伝送路を介してデコーダ側に供給される。図示せ
ぬもののデコーダ側では、ダイナミックレンジDR、最小
値MIN、コード信号DT、及び前述の制御信号Scに基づい
て画素データの復元がなされる。
この実施例の説明では、２次元ブロックBLKの単位で
動き検出が行なわれる例について説明されているが、こ
れに限定されるものではなく、３次元ブロック単位での
動き検出を行う場合についても同様に適用できる。ま
た、この発明では、ADRC以外の高能率符号例えばDCT
（ディスクリート・コサイン変換）を用いても良い。し
かしながら、圧縮符号を行うことは、必ずしも必要な
い。
動き検出が行なわれる例について説明されているが、こ
れに限定されるものではなく、３次元ブロック単位での
動き検出を行う場合についても同様に適用できる。ま
た、この発明では、ADRC以外の高能率符号例えばDCT
（ディスクリート・コサイン変換）を用いても良い。し
かしながら、圧縮符号を行うことは、必ずしも必要な
い。
また、実施例の説明では、フレームオフセットサブサ
ンプリングの例として、水平（1/2）サブサンプリング
を説明しているが、これに限定されるものではなく、他
のフレームオフセットサブサンプリング、例えば五の目
格子型のサンプリングパターンに対しても適用し得るも
のである。
ンプリングの例として、水平（1/2）サブサンプリング
を説明しているが、これに限定されるものではなく、他
のフレームオフセットサブサンプリング、例えば五の目
格子型のサンプリングパターンに対しても適用し得るも
のである。
この発明によれば、動き判定の誤りが接続のフレーム
或いはブロックに伝播することを防止でき、画質劣化を
防止できるという効果がある。
或いはブロックに伝播することを防止でき、画質劣化を
防止できるという効果がある。
第１図はこの発明の一実施例のブロック図、第２図及び
第３図は夫々フレーム相補型（水平1/2）のサブサンプ
リング格子を示す略線図、第４図はADRCエンコーダの詳
細を示すブロック図、第５図はダイナミックレンジと量
子化ステップの関係を示す略線図、第６図は夫々動画処
理による信号レベルの変化を示す図、第７図は従来例の
ブロック図、第８図は動画処理の施されていない波形と
動画処理の施された波形を示す図、第９図は各ブロック
のサブサンプリング格子と動き検出の判定結果を示す略
線図である。 図面における主要な符号の説明 ２、42:減算器、３、44:動画用プリフイルタ、４、45:
静止画用プリフイルタ、5:フレームメモリ、6:判定回
路、7:合成回路、９、10、49、14、15:誤差検出回路、5
0:サブサンプリング回路、Sc:制御信号、ER1、ER2:誤
差、DP、DP0、PDI:画素データ、BLK、BLK1、BLK2:ブロ
ック。
第３図は夫々フレーム相補型（水平1/2）のサブサンプ
リング格子を示す略線図、第４図はADRCエンコーダの詳
細を示すブロック図、第５図はダイナミックレンジと量
子化ステップの関係を示す略線図、第６図は夫々動画処
理による信号レベルの変化を示す図、第７図は従来例の
ブロック図、第８図は動画処理の施されていない波形と
動画処理の施された波形を示す図、第９図は各ブロック
のサブサンプリング格子と動き検出の判定結果を示す略
線図である。 図面における主要な符号の説明 ２、42:減算器、３、44:動画用プリフイルタ、４、45:
静止画用プリフイルタ、5:フレームメモリ、6:判定回
路、7:合成回路、９、10、49、14、15:誤差検出回路、5
0:サブサンプリング回路、Sc:制御信号、ER1、ER2:誤
差、DP、DP0、PDI:画素データ、BLK、BLK1、BLK2:ブロ
ック。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 7/24 - 7/68
Claims (6)
- 【請求項１】時間方向にサブサンプリングされた画素デ
ータをブロック単位で符号化して伝送する伝送装置にお
いて、 入力された画素データに対して所定の帯域制限を加える
静止画処理が施された信号と、上記所定の帯域制限より
きつい帯域制限を加える動画処理が施された信号とを、
制御信号に応じて合成してサブサンプル出力を得る手段
と、 上記サブサンプル出力が所定時間遅延された信号と、上
記入力された画素データに対して上記静止画処理された
信号及び上記動画処理された信号とを、夫々、比較する
手段と、 上記比較する手段からの出力をブロック単位で集計する
と共に、上記集計結果に応じた上記制御信号を発生する
手段と を備える伝送装置。 - 【請求項２】請求項１において、 上記比較する手段は、上記サブサンプル出力が所定時間
遅延された信号と、上記入力された画素データに対して
上記静止画処理された信号及び上記動画処理された信号
と夫々の誤差を出力する伝送装置。 - 【請求項３】請求項２において、 上記夫々の誤差の少なくとも一方が所定閾値を下回った
とき、上記静止画処理用の上記合成を行うための上記制
御信号を発生する伝送装置。 - 【請求項４】時間方向にサブサンプリングされた画素デ
ータをブロック単位で符号化して伝送する伝送方法にお
いて、 入力された画素データに対して所定の帯域制限を加える
静止画処理が施された信号と、上記所定の帯域制限より
きつい帯域制限を加える動画処理が施された信号とを、
制御信号に応じて合成してサブサンプル出力を得るステ
ップと、 上記サブサンプル出力が所定時間遅延された信号と、上
記入力された画素データに対して上記静止画処理された
信号及び上記動画処理された信号とを、夫々、比較する
ステップと、 上記比較するステップで得られた出力をブロック単位で
集計すると共に、上記集計結果に応じた上記制御信号を
発生するステップと を備える伝送方法。 - 【請求項５】請求項４において、 上記比較するステップは、上記サブサンプル出力が所定
時間遅延された信号と、上記入力された画素データに対
して上記静止画処理された信号及び上記動画処理された
信号との夫々の誤差を出力する伝送方法。 - 【請求項６】請求項５において、 上記夫々の誤差の少なくとも一方が所定閾値を下回った
とき、上記静止画処理用の上記合成を行うための上記制
御信号を発生する伝送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34309289A JP2959007B2 (ja) | 1989-12-28 | 1989-12-28 | 伝送装置及び伝送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34309289A JP2959007B2 (ja) | 1989-12-28 | 1989-12-28 | 伝送装置及び伝送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03201890A JPH03201890A (ja) | 1991-09-03 |
| JP2959007B2 true JP2959007B2 (ja) | 1999-10-06 |
Family
ID=18358881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34309289A Expired - Fee Related JP2959007B2 (ja) | 1989-12-28 | 1989-12-28 | 伝送装置及び伝送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2959007B2 (ja) |
-
1989
- 1989-12-28 JP JP34309289A patent/JP2959007B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03201890A (ja) | 1991-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5055927A (en) | Dual channel video signal transmission system | |
| US5091782A (en) | Apparatus and method for adaptively compressing successive blocks of digital video | |
| JP2540809B2 (ja) | 高能率符号化装置 | |
| JPH05236453A (ja) | 複数のモーション補償器を使用する適合モーション補償のための装置 | |
| PL175445B1 (pl) | Sposób i urządzenie do kodowania sygnału wizyjnego | |
| JP2959007B2 (ja) | 伝送装置及び伝送方法 | |
| JP2959008B2 (ja) | 伝送装置及び伝送方法 | |
| JPH05103313A (ja) | 画像情報処理方法及び装置 | |
| JP2590865B2 (ja) | 高能率符号化された画像信号の復号装置 | |
| JP2832949B2 (ja) | 高能率符号の復号装置 | |
| JP3265290B2 (ja) | インタレース走査ディジタルビデオ信号のブロック復号化装置及び方法 | |
| JP3010661B2 (ja) | 動き検出装置及び方法 | |
| JP2692083B2 (ja) | 高能率符号の復号装置 | |
| JP2827357B2 (ja) | 画像信号の伝送装置及び方法 | |
| JPH0759087A (ja) | 画像信号受信装置 | |
| JPH03204289A (ja) | 受信装置 | |
| JP2910110B2 (ja) | 画像データの受信装置及び受信方法 | |
| JPH09284756A (ja) | 画像符号化復号化装置 | |
| JP2712299B2 (ja) | 高能率符号の復号装置 | |
| JP2990768B2 (ja) | ディジタル画像信号の高能率符号化装置 | |
| JP3809119B2 (ja) | インタレース走査ディジタルビデオ信号のブロック復号化装置及び方法 | |
| JP2917436B2 (ja) | 画像信号の高能率符号化装置 | |
| JP2000069479A (ja) | 画像符号化装置および画像符号化方法 | |
| JPH0879712A (ja) | クラス分類適応処理装置 | |
| JPS63313978A (ja) | 高能率符号の復号装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |