JPH03204929A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03204929A
JPH03204929A JP783990A JP783990A JPH03204929A JP H03204929 A JPH03204929 A JP H03204929A JP 783990 A JP783990 A JP 783990A JP 783990 A JP783990 A JP 783990A JP H03204929 A JPH03204929 A JP H03204929A
Authority
JP
Japan
Prior art keywords
insulating film
contact hole
gas
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP783990A
Other languages
English (en)
Inventor
Toshiyuki Maenozono
敏行 前之園
Takanori Hashimoto
橋本 孝徳
Kazuko Yoshinaga
吉永 和子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP783990A priority Critical patent/JPH03204929A/ja
Publication of JPH03204929A publication Critical patent/JPH03204929A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に関し、 コンタクトホール内の基板にダメージを与え難くするこ
とができ、かつコンタクトホール内の絶縁膜に突出部を
生じ難くし配線層スパッタリング形成時の5hado−
効果を緩和することができ、配線層と基板とのカバレン
ジを良好にすることができ、更にコンタクトホール径を
安定に制御することができる半導体装置の製造方法を提
供することを目的とし、 基板上に絶縁膜を形成する工程と、該絶縁膜を異方性エ
ツチングして開口部を形成する工程と、該絶縁膜を不活
性ガスと酸素ガスの混合ガスによりスパッタ処理して該
絶縁膜側壁がテーバ形成となるようにコンタクトホール
を形成する工程とを含むように構成し、又は基板上に絶
縁膜を形成する工程と、該絶縁膜上にレジストを塗布し
てレジスト膜を形成する工程と、該レジスト膜をパター
ニングして第1の開口部を形成する工程と、該レジスト
膜をマスクとして該第1の開口部を介して該絶縁膜を異
方性エツチングして第2の開口部を形成する工程と、該
レジスト膜及び該絶縁膜を低真空(例えば圧力が0.0
1〜0.5 Torr)で不活性ガスと酸素ガスの混合
ガスによりスパッタ処理して該レジスト膜を除去すると
ともに、該絶縁膜側壁がテーバ形状となるようにコンタ
クトホールを形成する工程とを含むように構成する。
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に係り コンタクトホ
ールを有する絶縁膜側壁にテーパを形成する方法に適用
することができ、特に配線層と基板とのカバレッジを良
好にすることができる半導体装置の製造方法に関する。
近年、LSIの高集積化に伴いコンタクトホールの微細
化が進み、現状の異方性エツチングにより絶縁膜に形成
されたコンタクトホールを有する構造では、コンタクト
ホールの絶縁膜側壁が垂直形状であるため、このホール
内に配線層となるアルミニウム等をスパッタリング形成
する際にいわゆるshadow効果が起きてコンタクト
ホール内にAI等の配線層をカバレンジ良く形成するこ
とができない。そこで、コンタクトホール内にカバレン
ジ良く配線層を形成するために、コンタクトホール内の
絶縁膜側壁にテーパを形成して、このshadow効果
を緩和できるようにすることが要求されている。
その1つの方法としては、Arガスによるスパッタ処理
によりコンタクトホール内の絶縁膜側壁にテーパを形成
する方法が提案されている。しかしながら、この方法で
は、コンタクトホール内に露出した基板へのダメージが
大きく、安定にコンタクトを取ることができないという
問題があった。
また、コンタクトホール内の絶縁膜側壁に異物が付着し
、この異物によって絶縁膜側壁にはshadow効果を
助長する凹凸ができるため、カバレッジの良い配線層の
形成ができないという問題があった。
そこで、ダメージや異物の付着を抑えることができる半
導体装置の製造方法が要求されている。
〔従来の技術〕
第5図(a)〜(C)は従来の半導体装置の製造方法の
一例を説明する図である。
この図において、31は例えばSiからなる基板、32
は例えばP S G (Phospho 5ilfca
te Glass)からなる絶縁膜、33は絶縁膜32
に形成されたコンタクトホール、34は例えばAI (
AfSi等でもよい)からなる配線層である。
次に、その製造方法について説明する。
まず、第5図(a)に示すように、例えばCVD(Ch
emical Vapor Deposition)法
により基板31上にPSGを堆積して絶縁膜32を形成
した後、異方性エツチングにより絶縁膜32を選択的に
エツチングしてコンタクトホール33を形成するととも
に、コンタクトホール33内に基板31を露出させる。
この時、コンタクトホール33内の絶縁膜32側壁(エ
ツチング面)は垂直形状となる。
次に、第5図(b)に示すように、例えばスパッタ法に
よりコンタクトホール33内の基板31とコンタクトを
取るようにAIを堆積して配線層34を形成する。
この従来の製造方法では異方性エツチングにより絶縁膜
32側壁が垂直形状となるコンタクトホール33を形成
しており、コンタクトホール33の直径が大きく集積度
がそれ程要求されない場合には第5図(b)に示す如く
、コンタクトホール33内の基板31と配線N34とを
良好なカバレッジで形成することができる。しかしなが
ら、集積度が要求されコンタクトホール33直径が小さ
く厳しくなると、第5図(c)に示すように、絶縁膜3
2と配線層34のカバレッジが悪くなるという問題があ
った。特に、第5図(c)に示すX1部の如く、特にコ
ンタクトホール33エツジ部で配線層34の膜厚が薄く
なり易くカバレッジを悪くしていた。
上記力ハレソジの問題を軽減する従来技術としては等方
性エツチングと異方性エツチングを行うことによりコン
タクトホールを形成する方法がある。以下、図面を用い
て具体的に説明する。
第6図(a)〜(d)は従来の半導体装置の製造方法の
他の一例を説明する図である。
この図において、第5図と同一符号は同一または相当部
分を示し、35はレジスト膜、36は絶縁膜32上部に
形成された溝、37は絶縁膜32に形成されたコンタク
トホールで、そのコンタクトホール37内の絶縁膜32
側壁上部にテーバ形状のテーバ部38を有している。
次に、その製造方法について説明する。
まず、第6図(a)に示すように、例えばCVD法によ
り基板31上にPSGを堆積して絶縁膜32を形成し、
レジストを塗布した後、露光・現像によりレジストをパ
ターニングしてレジスト膜35を形成する。次いで、等
方性エツチングによりレジスト膜35をマスクとして絶
縁膜32を選択的にエツチングして絶縁膜32上部に溝
36を形成する。ここでの溝36は、等方性エツチング
によりサイドエツチングがなされて形成される。
次に、第6図(b)に果すように、異方性エツチングに
より上記と同じレジスト膜35をマスクとし溝36を介
して更に絶縁膜32を選択的にエツチングすることによ
りコンタクトホール37を形成するとともに、コンタク
トホール37内に基板31を露出させる。ここでのコン
タクトホール37は異方性エツチングにより垂直方向に
エツチングがなされて形成され、そのコンタクトホール
37内に絶縁膜32側壁上部にテーバ形状のテーバ部3
8が形成される。
次いで、レジスト膜35を除去する。
次に、第6図(c)に示すように、例えばスパッタ法に
よりコンタクトホール37内の基板31とコンタクトを
取るようにAnを堆積して配線層34を形成する。
この従来の製造方法では、等方性エツチングと異方性エ
ツチングを行うことにより絶縁膜32側壁上部にテーバ
形状(テーバ部38)を有するコンタクトホール37を
形成しており、絶縁膜32側壁上部がテーバ形状(テー
バ部38)になっているため、特に絶縁膜32側壁上部
で配線層34を厚く形成することができ、絶縁膜32と
配線層34とのカバレンジを第5図で説明した従来法よ
りも良好にすることができるという利点がある。しかし
ながら、特にサブミクロンオーダの集積度が要求されコ
ンタクトホール直径が小さくなると、第6図(d)に示
すようムこ、コンタクトホール37上部のテーバ部38
でのコンタクトホール直径がサイドエツチングがかかっ
て大きくなっているため、隣のコンタクトホール37と
接触し易かった。この原因の1つには微細化されると溝
36を形成する際の等方性エツチングが制御し難いこと
が挙げられる。このため、コンタクトホール37同士で
接触したところの突出部39で、その後形成した配線層
34が断線したりする等問題があった。また、各コンタ
クトホール37毎に配線層を形成する場合は、配線層3
4同士でショートしてしまうという問題があった。
上記断線、ショート等の問題と第5図で説明したカバレ
ンジの問題とを軽減する従来技術としてはArガスによ
るスパッタ処理を行うことによりコンタクトホールを形
成する方法がある。以下、図面を用いて具体的に説明す
る。
第7図(a)〜(C)は従来の半導体装置の製造方法の
他の一例を説明する図である。
この図において、第5図及び第6図と同一符号は同一ま
たは相当部分を示し、40は絶縁膜32に形成された開
口部、41は絶縁膜32に形成されたコンタクトホール
で、そのコンタクトホール41内の絶縁膜32側壁全面
にテーバ形状のテーバ部42を有している。
次に、その製造方法について説明する。
まず、第7図(a)に示すように、例えばCVD法によ
り基板31上にPSGを堆積して絶縁膜32を形成した
後、異方性エツチングにより絶縁膜32を選択的にエツ
チングして開口部40を形成するとともに、開口部40
内に基板31を露出させる。この時、開口部40内の絶
縁膜32側壁(工・ノチング面)は垂直形状となる。
次に、第7図(b)に示すように、開口部40を有する
絶縁膜32をArガスによりスバ・ツタ処理して、絶縁
膜32側壁全面にテーバ形状のテーバ部42を有するよ
うにコンタクトホール41を形成する。
ここで、絶縁膜32側壁全面にテーバ部42を有するよ
うにコンタクトホール41が形成されるのは、ここでの
Arガスによるスパッタ処理が垂直方向にはほとんどス
パッタ処理せず、45度方向にスバ・ツタ処理し絶縁膜
32を物理的に削っているためである。
次に、第7図(c)に示すように、例えばスノ<ツタ法
によりコンタクトホール41内の基板31とコンタクト
を取るようにA1を堆積して配線層34を形成する。
この従来の製造方法ではArガスによりスバ・ツタ処理
することにより絶縁膜32側壁全面にテーバ形状のテー
バ部42を有するコンタクトホール41を形成しており
、絶縁膜32側壁全面がテーバ形状のテーバ部42にな
っているため、絶縁膜32と配線層34のカバレンジを
第5図で説明した従来法よりも良好にすることができる
。しかも、第6図で説明した従来法のようにテーバ部4
2がサイドエツチングで大きく削られて形成されるので
はなく、比較的ゆるやかな傾斜で絶縁膜32側壁全面に
形成されるため、隣のコンタクトホール41と接触し難
くでき、断線、ショート等の問題を生じ難くすることが
できる。
また、特開昭63−227022号公報ではレジスト膜
表面にイオンを照射してレジスト膜表面の性質を変えて
レジスト膜内にエッチレートの差を付け、このレジスト
膜をマスクとして用い、不活性ガスと02ガスとの混合
ガスによる異方性エツチングにより絶縁膜側壁全面がテ
ーバ形状となるようにコンタクトホールを形成する方法
が提案されている。
〔発明が解決しようとする課題〕
上記した第7図で説明した従来の半導体装置の製造方法
にあっては、Arガスのみによるスパッタ処理により絶
縁膜32側壁全面にテーバ形状のテーバ部42を有する
コンタクトホール41を形成しており、第8図(a)に
示すMI部の如くコンタクトホール41内の特に基板3
1にダメージを与え易く、安定にコンタクトを取ること
ができないという問題があった。具体的には、コンタク
トホール41内の基板31にダメージが入るとコンタク
トホール41形成後で配線層34形成前に行うコンタク
トホール41内のウェット処理によりクリーニング処理
する際、ダメージが入った部分が削られてしまうのであ
る。そして、コンタクトホール41内の基板31にソー
ス/ドレイン拡散層等の拡散層があるような場合も拡散
層が削られてしまうのである。
また、コンタクトホール41内の絶縁膜32側壁に異物
が付着することにより第8図(b)に示すN1部の如く
突出部が生じ難く、外観を悪くしてしまうという問題が
あった。具体的には、異物の発生原因は2つ考えられ1
つ目はコンタクトホール41を形成する。Arガスによ
るスパッタ処理の際、基板31を構成するSiが飛び出
して絶縁膜32側壁に付着する。2つ目は絶縁膜32か
らスパッタされて飛び出した酸化物又はSiが絶縁膜側
壁に再付着する。そして、この状態でコンタクトホール
41内の基板面をHFを用いてウェット処理でクリーニ
ングし自然酸化膜を除去する際、絶縁膜32側壁に付着
した異物と絶縁膜32とでエッチレートの差が生じ、こ
のためクリーニング処理すると絶縁膜32側壁に突出部
が生じ外観を悪くしていたのである。また、5et−W
なしでスパッタエツチングを行った際には、下のSi、
ポリS is W S i等の導電膜(層)もスパッタ
され、これが再付着して、上のAI!合金等の導電膜形
成前に下層上の自然酸化膜除去(しないとコンタクト抵
抗大)のHF処理時に突出部が生じ、上層のカバレンジ
が十分改善されない等の問題があった。
したがって、コンタクトホール41内の基板31と配線
層34とのカバレンジを悪くしているという問題があっ
た。
また、上記した特開昭63−227022号公報の半導
体装置の製造方法にあっては、イオン照射によりレジス
ト膜内にエッチレートの差を制御性よく付けるのは非常
に困難であり、1度にテーバを付けながらコンタクトホ
ールを形成しているため、コンタクトホール径(特にコ
ンタクトホール底部)を制御するのが非常に困難である
という問題があった。
そこで本発明は、コンタクトホール内の基板にダメージ
を与え難くすることができ、かつコンタク[・ホール内
の絶縁膜に突出部を生じ難くして外観を良くすることが
でき、配線層と基板とのカバレッジを良好にすることが
でき、更にコンタクトホール径を安定に制御することが
できる半導体装置の製造方法を提供することを目的とし
ている。
〔課題を解決するための手段〕
第1の発明による半導体装置の製造方法は上記目的達成
のため、基板上に絶縁膜を形成する工程と、 該絶縁膜を異方性エツチングして開口部を形成す工程と
、該絶縁膜を不活性ガスと酸素ガスの混合ガスによりス
パッタ処理して該絶縁膜側壁がテーバ形状となるように
コンタクトホールを形成する工程とを含むものである。
第2の発明による半導体装置の製造方法は上記目的達成
のため、基板上に絶縁膜を形成する工程と、該絶縁膜上
にレジストを塗布してレジスト膜を形成する工程と、該
レジスト膜をパターニングして第1の開口部を形成する
工程と、該レジスト膜をマスクとして該第1の開口部を
介して該絶縁膜を異方性エツチングして第2の開口部を
形成する工程と、該レジスト膜及び該絶縁膜を低真空(
例えば0.01〜0.5 Torr)で不活性ガスと酸
素ガスの混合ガスによりスパッタ処理して該レジスト膜
を除去するとともに、該絶縁膜側壁がテーバ形状となる
ようにコンタクトホールを形成する工程とを含むもので
ある。
本発明に係る不活性ガスとしては、Arガス、Neガス
、Krガス、Xeガス等の不活性ガスが挙げられる。
〔作用〕
第1の発明は、第1図(a)〜(d)に示すように、基
板l上に絶縁膜2が形成され、絶縁膜2が異方性エツチ
ングされて開口部5が形成された後、絶縁膜2が不活性
ガス(Arガス)と02ガスの混合ガスによりスパッタ
処理されて絶縁膜2側壁がテーパ形状となるテーバ部7
を有するようにコンタクトホール6が形成される。
したがって、コンタクトホール6内の基板1にダメージ
を与え難くすることができるようになり、かつコンタク
トホール6内の絶縁膜2に突出部を生じ難<シて外観を
良くすることができるようになり、配線層8と基板6と
のカバレッジを良好にすることができるようになる。更
には、コンタクトホール径を安定に制御することができ
るようになる。詳細については実施例で説明する。
第2の発明は、第4図(a)〜(d)に示すように、基
板1上に絶縁膜2が形成され、絶縁膜2上にレジストを
塗布してレジスト膜3が形成され、レジスト膜3がパタ
ーニングされて第1の開口部4が形成され、レジスト膜
がマスクとして用いられ、第1の開口部を介して絶縁膜
が異方性エンチングされた第2の開口部5が形成された
後、レジスト膜3及び絶縁膜2が、低真空(例えば0.
01〜0.5 Torr)で不活性ガスと酸素ガスの混
合ガスによりスパッタ処理されてレジスト膜3が除去さ
れるとともに、絶縁膜2側壁がテーバ形状となるように
コンタクトホール6が形成される。
したがって、上記第1の発明の効果に加え、工程を簡略
化することができるようになる。詳細については実施例
で説明する。
〔実施例〕
以下、本発明を図面に基づいて説明する。
第1図及び第2図は第1の発明に係る半導体装置の製造
方法の一実施例を説明する図であり、第1図(a)〜(
e)は第1の発明の一実施例の製遣方法を説明する図、
第2図は第1の発明の一実施例の効果を説明する図であ
る。
これらの図において、■は例えばSiからなる基板、2
は例えばPSGからなる絶縁膜、3はレジスト膜、4は
レジスト膜3に形成された開口部、5は絶縁膜2に形成
された開口部、6は絶縁膜2に形成されたコンタクトホ
ールで、そのコンタクトホール6内の絶縁膜2側壁全面
にテーバ形状のテーバ部7を有している。8は例えばA
n(A13i等でもよい)からなる配線層である。
次に、その製造方法について説明する。
まず、第1図(a)に示すように、例えばCVD法によ
り基板l上にPSGを堆積して膜厚が例えば1μmの絶
縁膜2を形成し、絶縁膜2上にレジストを塗布した後、
露光・現像によりレジストをパターニングしてレジスト
膜3を形成する。このとき、レジスト膜3に幅が例えば
0.5〜1μmの開口部4が形成され、開口部4内に絶
縁膜2が露出される。
次に、第1図(b)に示すように、例えばCF 4ガス
、CHF1ガス及びArガスの混合ガスによる異方性エ
ツチングにより、レジスト膜3をマスクとして開口部4
内の絶縁膜2を選択的にエツチングして幅が例えば0.
5〜1μmの開口部5を形成するとともに、開口部5内
に基板lを露出させる。この時、開口部5内の絶縁膜2
側壁(エツチング面)は垂直形状となる。
次に、第1図(c)に示すように、マスクとして用いた
レジスト膜3を真空度を例えばl Torr(0□ガス
のみ)とし0□ (酸素)プラズマアッシングにより除
去する。
次に、第1図(d)に示すように、開口部5を有する絶
縁膜2を圧力がI Torrで不活性ガスとして例えば
Arガスと02ガスの混合ガスによりスパッタ処理して
、絶縁膜2側壁全面にテーバ形状のテーバ部7を有する
ようにコンタクトホール6を形成する。ここで、絶縁膜
2側壁全面にテーバ部7を有するようにコンタクトホー
ル6が形成されるのは、Arガスと02ガスの混合ガス
によるスパッタ処理が垂直方向にはほとんどスパッタ処
理せず、45度方向にスパッタ処理し絶縁膜2を物理的
に削っているためである。
次に、第1図(e)に示すように、例えばスパッタ法に
よりコンタクトホール6内の基板lとコンタクトを取る
ようにAIを堆積して配線層8を形成する。
すなわち、上記実施例では、開口部5を有する絶縁膜2
をArガスと02ガスの混合ガスによるスパッタ処理す
ることにより、絶縁膜2側壁全面にテーバ形状のテーバ
部7を有するコンタクトホール6を形成するようにした
ため、コンタクトホール6内の基板1にダメージを与え
難くすることができ、かつコンタクトホール6の絶縁膜
2に突出部を生じ難くシて外観を良くすることができる
なお、ここでは、A r : Oz =50 : 50
の流量比として行ったが、Arを多くした方がスパッタ
レートは速くなる。0□を含ませれば、テーバ形状にコ
ンタクトホールを形成できるが、02が多くなる程Ar
は少なくなるのでスパッタレートは遅くなる。例えば全
部を02とした場合は、スパツタリングがなかなか進ま
ないので、エツチング処理としては使いものにならない
。このようなことを考えあわせると、0□は少なくとも
工・7チヤントの半分以上含ませるべきである。
また、−度量口部5を形成してからスパッタ処理して絶
縁膜2側壁全面にテーバ部7を形成しており、第2図に
示すSI部の如く開口部5底部付近はほとんどスパッタ
処理されず、絶縁膜2側壁だけがスパッタ処理されるた
め、特にコンタクトホール6底部の穴径がレジスト開口
時の穴径で保障できるため、従来のレジスト膜内にエッ
チレートの差をつけて一度にコンタクトホールを形成す
る場合よりもコンタクトホール径を安定に制御すること
ができる。
なお、本発明においては、第1図(c)に示すごとく絶
縁膜2に開口部5を形成した後、第3図(a)に示すよ
うに、例えばCVD法により全面に5iOzを堆積して
膜厚が例えば500人の絶縁膜11を形成し、この後、
第3図(b)に示すように、絶縁膜2を圧力がI To
rrで不活性ガスとして例えばArガスと02ガスの混
合ガスによりスパッタ処理して、テーパ形状のテーバ部
7を有するようにコンタクトホール6を形成する場合で
あってもよい。この場合、スパッタ処理する際、予め保
護膜として機能する絶縁膜11が形成れているため、コ
ンタクトホール6内の基板1にダメージが更に入り難く
なるという点で好ましい態様である。
また、本実施例の他に配線層8は選択CVDによって形
成されるタングステン膜(W)等自由に変形することが
できる。同様に絶縁M2もPSGの他にBPSG、Si
N (窒化膜)等自由に変形することができる。
さらに、Ar+Ozガスを用いてレジスト剥離時の真空
度を低真空(例えば0.01〜0.5 Torr)にす
ることによれば、レジスト剥離とArスパッタリング工
程を同時に行い、コンタクトホールの側壁にテーバを形
成することができる。
以下、具体的に図面を用いて説明する。
第4図(a)〜(d)は本発明に係る半導体装置の製造
方法の一実施例を説明する図である。
これらの図において、第1図と同一符号は同一または相
当部分を示す。
次に、その製造方法について説明する。
まず、第4図(a)に示すように、例えばCVD法によ
り基板1上にPSGを堆積して膜厚が例えば1μmの絶
縁膜2を形成し、絶縁膜2上にレジストを塗布してレジ
スト膜3を形成した後、露光・現像によりレジスト膜3
をパターニングする。
このレジスト膜3に幅が例えば0.5〜1μmの開口部
4 (第2の発明に係る第1の開口部に該当する)が形
成され、開口部4内に絶縁膜2が露出される。
次に、第4図(b)に示すように、例えばCF4ガス、
CHF、ガス及びArガスの混合ガスによる異方性エツ
チングにより、レジスト膜3をマスクとして開口部4内
の絶縁膜2を選択的にエツチングして幅が例えば0.5
〜lumの開口部5 (第2の発明に係る第2の開口部
に該当する)を形成するとともに、開口部5内の基板1
を露出させる。
この時、開口部5内の絶縁膜2側壁(エツチング面)は
垂直形状となる。
次に、第4図(C)に示すように、レジスト膜3及び絶
縁II!2を圧力が例えば0.01〜0.5 Torr
で不活性ガスとして例えばArガスと0□ガスの混合ガ
スによりスパッタ処理して、レジスト膜3を除去すると
ともに、絶縁膜2側壁全面にテーパ形状のテーバ部7を
有するようにコンタクトホール6を形成する。ここで、
絶縁膜2側壁全面にテーバ部7を有するようにコンタク
トホール6が形成されるのは、Arガスと0□ガスの混
合ガスによるスパッタ処理が垂直方向にほとんどスパッ
タ処理せず、45度方向にスパッタ処理し絶縁膜2を物
理的に削っているためである。
次に、第1図(e)に示すように、例えばスパッタ法に
よりコンタクトホール6内の基板1とコンタクトを取る
ようにAJを堆積して配線層8を形成する。
すなわち、上記実施例では、レジスト膜3及び絶縁膜2
を低真空(例えば圧力が0.01〜0.5 Torr)
でArガスと02ガスの混合ガスによりスパッタ処理す
ることにより、レジスト膜3を除去するとともに絶縁膜
2側壁全面にテーパ形状のテーバ部7を有するコンタク
トホール6を形成するようにしたため、第1の発明の効
果と同様コンタクトホール6内の基板lにダメージを与
え難くすることができ、かつコンタクトホール6の絶縁
膜2に突出部を生じ難くして外観を良くすることができ
るうえ、工程を簡略化することができるという利点があ
る。
〔発明の効果〕
本発明によれば、コンタクトホール内の基板にダメージ
を与え難くすることができ、かつコンタクトホール内の
絶縁膜に突出部を生じ難くして外観を良くすることがで
き、配線層と基板とのカバレンジを良好にすることがで
き、更にコンタクトホール径を安定に制御することがで
きるという効果がある。
【図面の簡単な説明】
第1図及び第2図は第1の本発明に係る半導体装置の製
造方法の一実施例を説明する図であり、第1図は第1の
発明の一実施例の製造方法を説明する図、 第2図は第1の発明の一実施例の効果を説明する図、 第3図は第1の発明の他の実施例の製造方法を説明する
図、 第4図は第2の発明の一実施例の製造方法を説明する図
、 第5図〜第7図は従来例の製造方法を説明する図、 第8図は従来例の課題を説明する図である。 7・・・・・・テーパ部。 ・・・・・・基板、 ・・・・・・絶縁膜、 ・・・・・・レジスト膜1 .5・・・・・・開口部、 ・・・・・・コンタクトホール、 第1の発明の一実施例の製造方法を説明する同第1の発
明の一実施例の製造方法を説明する図第1図 第1の発明の一実施例の効果を説明する図第 図 第2の発明の一実施例の製造方法を説明する図第 図 第1の発明の他の実施例を説明する図 第 図 第2の発明の一実施例の製造方法を説明する図第 図 従来例の製造方法を説明する図 第 図 第 図 従来例の製造方法を説明する図 第 図 従来例の製造方法を説明する図 第 図

Claims (2)

    【特許請求の範囲】
  1. (1)基板上に絶縁膜を形成する工程と、 該絶縁膜を異方性エッチングして開口部を形成する工程
    と、 該絶縁膜を不活性ガスと酸素ガスの混合ガスによりスパ
    ッタ処理して該絶縁膜側壁がテーパ形状となるようにコ
    ンタクトホールを形成する工程とを含むことを特徴とす
    る半導体装置の製造方法。
  2. (2)基板上に絶縁膜を形成する工程と、 該絶縁膜上にレジストを塗布してレジスト膜を形成する
    工程と、 該レジスト膜をパターニングして第1の開口部を形成す
    る工程と、 該レジスト膜をマスクとして該第1の開口部を介して該
    絶縁膜を異方性エッチングして第2の開口部を形成する
    工程と、 該レジスト膜及び該絶縁膜を低真空(例えば圧力が0.
    01〜0.5Torr)で不活性ガスと酸素ガスの混合
    ガスによりスパッタ処理して該レジスト膜を除去すると
    ともに、該絶縁膜側壁がテーパ形状となるようにコンタ
    クトホールを形成する工程とを含むことを特徴とする半
    導体装置の製造方法。
JP783990A 1989-10-20 1990-01-17 半導体装置の製造方法 Pending JPH03204929A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP783990A JPH03204929A (ja) 1989-10-20 1990-01-17 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-273980 1989-10-20
JP27398089 1989-10-20
JP783990A JPH03204929A (ja) 1989-10-20 1990-01-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03204929A true JPH03204929A (ja) 1991-09-06

Family

ID=26342220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP783990A Pending JPH03204929A (ja) 1989-10-20 1990-01-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03204929A (ja)

Similar Documents

Publication Publication Date Title
EP0049400A1 (en) Method of smoothing an insulating layer formed on a semiconductor body
JPS6110256A (ja) 集積回路の接点孔への相互接続線の自動位置決め方法
KR100239442B1 (ko) 콘택홀 내의 전도성 플로그 형성방법
US4631248A (en) Method for forming an electrical contact in an integrated circuit
JPH10214897A (ja) プラグ及びニアゼロオーバラップ相互接続線の製造
KR100342639B1 (ko) 반도체 구조물의 제조 방법
US20040188842A1 (en) Interconnect structure
JPH10268347A (ja) Tft基板およびその製造方法
US6057230A (en) Dry etching procedure and recipe for patterning of thin film copper layers
US6452277B1 (en) Semiconductor device and manufacturing method thereof
JPH11274299A (ja) 配線形成方法
KR100289655B1 (ko) 반도체소자의금속배선형성방법
JPH03204929A (ja) 半導体装置の製造方法
JPH05299397A (ja) 金属プラグの形成方法
JP2002026020A (ja) 半導体装置の製造方法
KR0182176B1 (ko) 반도체 소자의 접촉부 제조 공정
JP2004536458A (ja) 導電性相互接続部を形成する方法
JPH0799199A (ja) 半導体装置の製造方法
KR20000003465A (ko) 반도체 소자의 금속연결 형성 방법
JPH09321141A (ja) 半導体装置の製造方法
KR100327581B1 (ko) 반도체 소자의 금속배선 형성방법
JPH02281622A (ja) 半導体装置の製造方法
JPH0831930A (ja) 半導体装置の製造方法
KR20030083086A (ko) 반도체 소자의 커패시터 제조 방법
JPH0344931A (ja) 半導体集積回路装置の製造方法