JPH032081A - テスト印字パターン制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はノンインパクト式のページプリンタのテスト印
字のパターン制御回路に関する。

〔従来の技術〕

従来よりページプリンタは電子計算機等からの漢字等の
大量データを短時間に鮮明に印刷するという用途におい
て使用され、使われる用紙はさまざまな種類におよぶ事
が多く特に事前印刷用紙との行桁合せは実際の実行時間
の一部を使用し、それを累積すると多大なものとなり、
これを回避すべくテスト印字を具備した印刷装置が提供
されてきている。

上記印刷装置はユーザデータを付加回路により加工し一
部ビットライン毎に横線を入れる方式または文字全体を
黒く塗りつぶす等の方式が一般的であった。

〔発明が解決しようとする課題〕

一部ドットライン毎に横線を入れる方式であると、幅の
狭い用紙での右端にも印字され用紙押え部及び用紙によ
ごれが生じるという欠点を有し、また文字全体を黒く塗
りつぶす場合には回路的にも多くを要し、また印字され
た結果から簡単に行１桁合せが行なえないという欠点を
有していた。

本発明の目的は、ノンインパクト式のページプリンタの
行桁合せのためのテスト印字パターンの印字を藺草な回
路にて実現する装置を提供するものである。

〔課題を解決するための手段〕

本発明によれば、１走査に対する１ドツトラインのパタ
ーンを送出する制御手段と、１ドツトラインを１走査で
印字する機構部とを具備する印字装置に於いて、前記制
御手段と機構部との中間に、人為的な指令を解読する制
御回路を設け、前記制御回路の指示の下に前記１ドツト
ラインのビット“１″が送出された時点から以後のビッ
ト列を反転しピッド′０″が一定以上続いた場合に前記
反転を終了することを特徴とするテスト印字パターン制
御回路が得られる。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図を参照すると本発明の実施例は、パターンをビッ
トシリアルに送出する制御装置１を有し、制御装置１か
ら送出されるビット列ａをビット列変換回路２により変
換し、ビット列すを作り出す。

その為に操作盤６よりのパネル操作により、テスト印字
制御信号ｆをビット列変換制御回路５に送り、ビット列
変換制御回路５は信号ｆにより変換開始信号Ｃを作りだ
しビット列変換回路２をコントロールする。回路２のス
タートパルスｄ（初期リセット信号）を発生するのがス
タート制御回路３であり、ビット列ａのパ０“が一定以
上続いた場合にビット列変換回路２をリセット信号ｅに
よりリセットせしめる回路が゛０′°検出回路４である
。

このようにテストパターン制御回路９により作り出され
たビット“１″°を光点、ビット“０″は暗点と制御し
、機構部８を通して用紙に印字される。

第２図には通常の（変換なし）場合のタイムチャートを
示し、第３図にはテストパターン印字の場合のタイムチ
ャートを示す。

以上のように構成された本実施例の作用を説明する。

制御装置１は漢字、アルファニューメリック等１）トン
ドパターンを内部又は外部の制御により読み出し、また
は加工し、それをビットシリアルに１ドツトライン単位
に送出可能な装置であり、この信号ビット列ａをテスト
パターン制御回路９の制御の下にビット列すを作り出す
。この作用を以下詳細に記述する。

第２図はテスト印字を行なわない場合のタイムチャート
であり、操作盤６により人為的にボタン等の手段にてテ
スト印字を行なわない通常の場合はスタート制御回路３
から送出されたスタートパルスｄによりビット列変換回
路２が初期リセットされ、またテスト印字制御信号でか
“０″の為ビット列変換制御回路５により変換開始信号
Ｃもパ０°′である。この為にビット列変換回路２はビ
ット列ａに何の制御も与えずに（即ちビットの操作変換
を行なわずに）ビット列すを作り出す。この時“Ｏｏ“
検出回路４はビット列ａに８コ以上の＋１０　Ｉ＋が送
出された場合リセット信号ｅを発生するが、これは単に
ビット列変換回路２をリセットするのみであり、ビット
列ａ、ｂには影響がない。

第３図はテスト印字を行なう場合のタイムチャートであ
り、操作盤６により人為的にボタン等の手段にてテスト
印字を行なわせようとする。テスト印字制御信号ｆが１
１１１＋となりビット列変換制御回路５を駆動し変換開
始信号を“１“にする。

但しこの“１°′にするタイミングは印字中には行なわ
ず印字状態でない時”　１　”になるようにビット列変
換制御回路５により制御されている。この状態でスター
ト制御回路３よりスタートパルスｄを送出すると第２図
と同じくビット列変換回路２をリセットし、ビット列す
を“′０”°に設定し送出する。ビット列ａが“０″の
連続の場合はビット列変換回路２は何の制御も行なわず
ビット列ａに対して“０″をビット列すに送出し続ける
。

ここでビット列ａが“１′′に遷移した場合ビット列変
換回路２は反転動作を実行し、以後ビット列ａが”１°
゛の場合ビット列すを“０゛にしビット列ａが“０″の
場合、ビット列すを１”にするよう働く。ここで“０１
１が一定以上く本実施例では８個）続いた場合゛０“検
出回路にて８コをカウントしリセット信号ｅを発生する
。本信号によりビット列変換回路２はリセットされビッ
ト列すに′０″を送出するが、ビット列ａが１１１１＋
になった場合再度上記と同じ動作をする。

以上本実施例の中心回路であるビット列変換回路２はフ
リップフロップ及びゲート回路にて安価に作成でき、ま
た“′０″′検出回路はＩＣのカウンタで構成できる。

〔発明の効果〕

本発明は以上説明したように安価なハードウェアを付加
することにより、テストパターン印字制御回路を構成し
、操作性の改善が向上する効果がある。

図は本実施例のテスト印字を行なわない場合のタイムチ
ャート、第３図は本実施例のテスト印字を特なう場合の
タイムチャートである。

１・・・制御装置、２・・・ビット列変換回路、３・・
・スタート制御回路、４・・・“０“検出回路、５・・
・ビット列変換制御回路、６・・・操作盤、７・・・光
変調回路、８・・・機構部、９・・・テストパターン制
御回路、ａ・・・ビット列（入力）、ｂ・・・ビット列
（出力）、ｃ・・・変換開始信号、ｄ・・・スタートパ
ルス、ｅ・・・リセット信号、ｆ・・・テスト印字制御
信号。

Claims (1)

【特許請求の範囲】
1. １　走査に対する１ドットラインのパターンを送出する
   制御手段と、１ドットラインを１走査で印字する機構部
   とを具備する印字装置に於いて、前記制御手段と機構部
   との中間に、人為的な指令を解読する制御回路を設け、
   前記制御回路の指示の下に前記１ドットラインのビット
   “１”が送出された時点から以後のビット列を反転しビ
   ット“０”が一定以上続いた場合に前記反転を終了する
   ことを特徴とするテスト印字パターン制御回路。