JPH03209818A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03209818A JPH03209818A JP509090A JP509090A JPH03209818A JP H03209818 A JPH03209818 A JP H03209818A JP 509090 A JP509090 A JP 509090A JP 509090 A JP509090 A JP 509090A JP H03209818 A JPH03209818 A JP H03209818A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion layer
- defective
- melting point
- contact resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000002844 melting Methods 0.000 claims abstract description 12
- 230000008018 melting Effects 0.000 claims abstract description 12
- 230000007547 defect Effects 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 4
- 229910052733 gallium Inorganic materials 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 6
- 239000010410 layer Substances 0.000 description 54
- 230000007423 decrease Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910015890 BF2 Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に配線と拡散層との接続
部の構造に関する。
部の構造に関する。
下層部を高融点全極又はそのシリサイドで構成している
配線と拡散層とを電気的に接続する半導体装置の製造方
法を図面を用いて説明する。
配線と拡散層とを電気的に接続する半導体装置の製造方
法を図面を用いて説明する。
まず第２図（ａ）に示すように、シリコン基板１１上に
フィールド酸化膜３を形成したのち不純物を導入し拡散
層１２を形成する。次で全面にＢＰ８Ｇ等からなる層間
絶縁膜５を形成する。
フィールド酸化膜３を形成したのち不純物を導入し拡散
層１２を形成する。次で全面にＢＰ８Ｇ等からなる層間
絶縁膜５を形成する。
次に第２図（ｂ）に示すように、拡散層１２上の層間絶
縁膜５にコンタクト孔６を設けたのちＣＶＤ法等によ！
ｌｌＷｌｌ全層成する。
縁膜５にコンタクト孔６を設けたのちＣＶＤ法等によ！
ｌｌＷｌｌ全層成する。
次に第２図（Ｃ）に示すように、Ｗ層８上にＡＩ！層９
を形成したのちバターニンクし、Ｗ層８とＡＪ層９とか
らなる配線１０を形成する。
を形成したのちバターニンクし、Ｗ層８とＡＪ層９とか
らなる配線１０を形成する。
上述した従来半導体装置の製造方法によって形成された
配線では、高融点金属又はそのシリサイド層と拡散層１
２との接触部における金属とシリコンとのフェルミレベ
ルの差であるバリアハイドｑφ３の値によってコンタク
ト抵抗ＲｃＯ値が高くなシ、素子のスピードが落ると共
に、半導体装置の歩留シ及び信頼性が低下するという欠
点がある。
配線では、高融点金属又はそのシリサイド層と拡散層１
２との接触部における金属とシリコンとのフェルミレベ
ルの差であるバリアハイドｑφ３の値によってコンタク
ト抵抗ＲｃＯ値が高くなシ、素子のスピードが落ると共
に、半導体装置の歩留シ及び信頼性が低下するという欠
点がある。
ここでコンタクト抵抗ＢＪｃは、Ｒｃ二ｅｘｐただしε
Ｓは半導体の誘電定数、 ｆｉ＊は有効質量、φ８はシ
ョットキーバリア、ＮＩ）は拡散層の不純物濃度である
。
Ｓは半導体の誘電定数、 ｆｉ＊は有効質量、φ８はシ
ョットキーバリア、ＮＩ）は拡散層の不純物濃度である
。
例えばＣＭＯ８集積回路において高融点金属又はそのシ
リサイドに関して、Ｎ型拡散層とのコンタクト抵抗が低
い場合にはＰ型拡散層とのコンタクト抵抗が高くなり、
Ｎ型拡散層とのコンタクト抵抗が高い場合にはＰ型拡散
層とのコンタクト抵抗が低くなるという現象が起こる。
リサイドに関して、Ｎ型拡散層とのコンタクト抵抗が低
い場合にはＰ型拡散層とのコンタクト抵抗が高くなり、
Ｎ型拡散層とのコンタクト抵抗が高い場合にはＰ型拡散
層とのコンタクト抵抗が低くなるという現象が起こる。
この現象の原因として以下のことが考えられる。
高融点金属又はそのシリサイドとＮ型シリコンとの間の
バリアハイドｑ＄ＢＮと、高融点金机又はそのシリサイ
ドとＰ型シリコンとの間のバリアハイドｑ＃ＢＰの和が
、シリコンのエネルキーギャップＥｇになることから、
ｑφＢＮが低い時にはｑφ８゜は高＜、ｑφＢＮが高い
時にはｑφＢ、Ｐが低くなシ、これがコンタクト抵抗の
値に影響するというものである。特にＰ型拡散層とのコ
ンタクト抵抗が非常に高くなる場合がある。
バリアハイドｑ＄ＢＮと、高融点金机又はそのシリサイ
ドとＰ型シリコンとの間のバリアハイドｑ＃ＢＰの和が
、シリコンのエネルキーギャップＥｇになることから、
ｑφＢＮが低い時にはｑφ８゜は高＜、ｑφＢＮが高い
時にはｑφＢ、Ｐが低くなシ、これがコンタクト抵抗の
値に影響するというものである。特にＰ型拡散層とのコ
ンタクト抵抗が非常に高くなる場合がある。
本発明の半導体装置は、半導体基板に形成された不純物
の拡散層とこの拡散層上に設けられ少くとも拡散層と接
触する部分が高融点金属またはそのシリサイド層で構成
された配線とを有する半導体装置において、前記拡散層
表面にシリコンの欠陥層を設けたものである。
の拡散層とこの拡散層上に設けられ少くとも拡散層と接
触する部分が高融点金属またはそのシリサイド層で構成
された配線とを有する半導体装置において、前記拡散層
表面にシリコンの欠陥層を設けたものである。
次に本発明の実施例について図面を参照して説明する。
第１図（ａ）〜（ｆ）は本発明の一実施例を説明するだ
めの工程順に配置した半導体チップの断面図である。
めの工程順に配置した半導体チップの断面図である。
まず第１図ｔａ＋に示すように、Ｐ型シリコン基板１上
にＮウェル層２を形成したのちＰ＋型拡散層４とフィー
ルド酸化膜３を形成する。次でＢＰＳＧ膜からなる層間
絶縁膜５を形成する。
にＮウェル層２を形成したのちＰ＋型拡散層４とフィー
ルド酸化膜３を形成する。次でＢＰＳＧ膜からなる層間
絶縁膜５を形成する。
次に第１図（ｂ）に示すように、Ｐ 型拡散層４の上の
層間絶縁膜５にコンタクト孔６を開ける。
層間絶縁膜５にコンタクト孔６を開ける。
次に第１図ｔｃ）に示すように、コンタクト孔６の中に
Ａｒ 、 Ｓｉ 、Ｇａ 、 Ｉｎ 、 ＢＦ２等のイ
オンをｌＸｌ０１４〜１ｘ１０ ｍ 程度のドーズ
量で注入することによってシリコンに結晶欠陥を発生さ
せ、コンタクト孔６の下にある拡散層の表面に厚さ１０
００〜２０００Ａ程度の欠陥層７を形成する。
Ａｒ 、 Ｓｉ 、Ｇａ 、 Ｉｎ 、 ＢＦ２等のイ
オンをｌＸｌ０１４〜１ｘ１０ ｍ 程度のドーズ
量で注入することによってシリコンに結晶欠陥を発生さ
せ、コンタクト孔６の下にある拡散層の表面に厚さ１０
００〜２０００Ａ程度の欠陥層７を形成する。
次に第１図（ｄ）に示すように、全面にＷ層８を形成し
た後、第１図（ｅ）に示すように、ＡＩ！層９を形成す
る。
た後、第１図（ｅ）に示すように、ＡＩ！層９を形成す
る。
次に第１図（ｆ）に示すように、Ｗ層８とＡＩ！％９の
バターニングを行ない配線２０を形成する。
バターニングを行ない配線２０を形成する。
このように構成された本実施例によれば、Ｗ層８は欠陥
層７と境界を接しており、Ｗ層８と欠陥層７とのコンタ
クト抵抗は、拡散層とのコンタクト抵抗に比較して低く
なる。その理由として以下のことが考えられる。すなわ
ち欠陥層においてはエネルキーギャップ中の準位が増大
してＷとシリコンとの実効的なバリアハイ） ｑφ８が
、無欠陥層と接する場合と比較して減るためにコンタク
ト５− 抵抗Ｒ６が低くなるというものである。
層７と境界を接しており、Ｗ層８と欠陥層７とのコンタ
クト抵抗は、拡散層とのコンタクト抵抗に比較して低く
なる。その理由として以下のことが考えられる。すなわ
ち欠陥層においてはエネルキーギャップ中の準位が増大
してＷとシリコンとの実効的なバリアハイ） ｑφ８が
、無欠陥層と接する場合と比較して減るためにコンタク
ト５− 抵抗Ｒ６が低くなるというものである。
以上のようにしてＷ％ｇは、欠陥層７を介してＰ＋型拡
散層４との間で安定して低いコンタクト抵抗が得られる
。
散層４との間で安定して低いコンタクト抵抗が得られる
。
尚、上記実施例においては配線を構成する高融点金属と
してＷを用いた場合について説明したが、これに限定さ
れるものではなく、ＭＯ−？Ｔｉ及びこれらのシリサイ
ドを用いてもよい。また配線としては高融点金属または
そのシリサイドの単層でちってもよい。
してＷを用いた場合について説明したが、これに限定さ
れるものではなく、ＭＯ−？Ｔｉ及びこれらのシリサイ
ドを用いてもよい。また配線としては高融点金属または
そのシリサイドの単層でちってもよい。
以上説明したように本発明は、下層部を高融点金属又は
そのシリサイド層で構成している配線と拡散層との境界
面の拡散層表面に欠陥層を設けることによシ、高融点金
属層又はそのシリサイド層と拡散層との間に安定して低
いコンタクト抵抗が得られる。従って素子の安定した特
性が得られるとともにスピード向上が図れるため、半導
体装置の歩留９及び信頼性が向上するという効果がある
。
そのシリサイド層で構成している配線と拡散層との境界
面の拡散層表面に欠陥層を設けることによシ、高融点金
属層又はそのシリサイド層と拡散層との間に安定して低
いコンタクト抵抗が得られる。従って素子の安定した特
性が得られるとともにスピード向上が図れるため、半導
体装置の歩留９及び信頼性が向上するという効果がある
。
６一
第１図（ａ）〜（ｆ）は本発明の一実施例を説明するた
めの製造工程順に配置した半導体チップの断面図、第２
図（ａ）〜（Ｃ）は従来例を説明するための製造工程順
に配置した半導体チップの断面図である。 １・・・Ｐ型シリコン基板、２・・・Ｎウェル層、３・
・・フィールド酸化膜、４・・・Ｐ十型拡散層、５・・
・層間絶縁膜、６・・・コンタクト孔、７・・・欠陥層
、８・・・Ｗ層、９・・・Ａｊ？層、１０・・・配線、
１１・・・シリコン基板、１２・・・拡散層。
めの製造工程順に配置した半導体チップの断面図、第２
図（ａ）〜（Ｃ）は従来例を説明するための製造工程順
に配置した半導体チップの断面図である。 １・・・Ｐ型シリコン基板、２・・・Ｎウェル層、３・
・・フィールド酸化膜、４・・・Ｐ十型拡散層、５・・
・層間絶縁膜、６・・・コンタクト孔、７・・・欠陥層
、８・・・Ｗ層、９・・・Ａｊ？層、１０・・・配線、
１１・・・シリコン基板、１２・・・拡散層。
Claims (1)
- 半導体基板に形成された不純物の拡散層とこの拡散層上
に設けられ少くとも拡散層と接触する部分が高融点金属
またはそのシリサイド層で構成された配線とを有する半
導体装置において、前記拡散層表面にシリコンの欠陥層
を設けたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP509090A JPH03209818A (ja) | 1990-01-12 | 1990-01-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP509090A JPH03209818A (ja) | 1990-01-12 | 1990-01-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03209818A true JPH03209818A (ja) | 1991-09-12 |
Family
ID=11601696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP509090A Pending JPH03209818A (ja) | 1990-01-12 | 1990-01-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03209818A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667523B2 (en) * | 1999-06-23 | 2003-12-23 | Intersil Americas Inc. | Highly linear integrated resistive contact |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5669844A (en) * | 1979-11-10 | 1981-06-11 | Toshiba Corp | Manufacture of semiconductor device |
| JPS6233466A (ja) * | 1985-08-07 | 1987-02-13 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS6313326A (ja) * | 1986-07-04 | 1988-01-20 | Sony Corp | 半導体装置の製造方法 |
-
1990
- 1990-01-12 JP JP509090A patent/JPH03209818A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5669844A (en) * | 1979-11-10 | 1981-06-11 | Toshiba Corp | Manufacture of semiconductor device |
| JPS6233466A (ja) * | 1985-08-07 | 1987-02-13 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS6313326A (ja) * | 1986-07-04 | 1988-01-20 | Sony Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667523B2 (en) * | 1999-06-23 | 2003-12-23 | Intersil Americas Inc. | Highly linear integrated resistive contact |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4912543A (en) | Integrated semiconductor circuit having an external contacting track level consisting of aluminum or of an aluminum alloy | |
| EP0174773A2 (en) | Semiconductor device having interconnection layers | |
| JPH088224B2 (ja) | 集積回路のコンタクト及び内部接続線の形成方法 | |
| US4161744A (en) | Passivated semiconductor device and method of making same | |
| JPH06244185A (ja) | 配線構造とその製法 | |
| JPS6364057B2 (ja) | ||
| JPH10229086A (ja) | 半導体装置およびその製造方法 | |
| JPS60176281A (ja) | ショットキ障壁ダイオードの製造方法 | |
| US6677207B1 (en) | Vanishingly small integrated circuit diode | |
| JP2563760B2 (ja) | 半導体装置の製造方法 | |
| KR950003221B1 (ko) | 반도체장치 제조방법 | |
| JPH06120479A (ja) | 半導体装置及びその製造方法 | |
| JPS6455853A (en) | Semiconductor device and manufacture thereof | |
| JP3823826B2 (ja) | 半導体素子の製造方法 | |
| JPS61225838A (ja) | 電極配線の形成方法 | |
| JP2511023B2 (ja) | 双方向性サイリスタ | |
| JPH03166728A (ja) | 半導体装置 | |
| JPH03276763A (ja) | 半導体装置 | |
| JPH06104428A (ja) | 半導体装置及びその製造方法 | |
| JPH03157925A (ja) | 半導体装置の製造方法 | |
| JP2003197925A (ja) | 半導体素子の製造方法 | |
| JPS63177454A (ja) | 半導体装置の製造方法 | |
| JPH0235719A (ja) | 半導体装置の製造方法 | |
| JPS6047445A (ja) | 半導体装置の製造方法 | |
| JPS6392017A (ja) | 半導体装置の製造方法 |