JPH03210492A - Noise removing circuit - Google Patents
Noise removing circuitInfo
- Publication number
- JPH03210492A JPH03210492A JP600590A JP600590A JPH03210492A JP H03210492 A JPH03210492 A JP H03210492A JP 600590 A JP600590 A JP 600590A JP 600590 A JP600590 A JP 600590A JP H03210492 A JPH03210492 A JP H03210492A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- input
- clutter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 20
- 241000251468 Actinopterygii Species 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 2
- 239000003086 colorant Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 235000003913 Coccoloba uvifera Nutrition 0.000 description 1
- 240000008976 Pterocarpus marsupium Species 0.000 description 1
- 241000270666 Testudines Species 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
Landscapes
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
Abstract
Description
この発明は、水中探知装置においてノイズ信号を除去す
るための雑音除去(クラッタ)回路に関する。The present invention relates to a noise removal (clutter) circuit for removing noise signals in underwater detection devices.
第3図に魚群探知装置の一般的な構成を示している。
lは、送受波器であり、送受切換器Sを介して印加され
る送信器2より超音波電気信号を音波として放射すると
ともに、放射した音波のエコー信号を受波して電気信号
に変換する。3は、増幅器であり、送受波器lよりの受
信信号を増幅する。
4は、増幅器3からの増幅信号から前記エコー成分を取
り出すための検波回路である。5は、検波回路4よりの
検波信号を記録し、再生する録音機である。6は、検波
回路4よりの検波信号もしくは録音機5よりの再生信号
から不要なノイズ成分を除去するためのクラッタ回路で
あり、このクラッタ回路6については後で詳しく述べる
。7は、クラッタ回路6で処理されたアナログ信号の強
度を16段階のレベルを示す4ビツトのデジタル信号と
して出力するA/D変換器であり、8は、A/D変換器
7よりのデジタル出力信号を画像信号として記憶するV
RAM(ビデオラム)である。9は、VRAM8より読
み出した4ビツトのデジタル信号をアナログ信号に変換
するD/A変換器であり、10は、D/A変換器9より
出力される16(−2つ段層のレベルを有するアナログ
信号をレベルに応じて8色に色分けして画像として表示
するための表示器である。
第4図は、上記クラッタ回路6の従来の回路図を示して
いる。
61は、演算増幅器であり、この演算増幅器61の減算
入力部には、負極性の検波信号がゲイン可変用の入力抵
抗VRIを介して入力されるとともに、抵抗R1を介し
て、抵抗R2及びクラブタ調節用の可変抵抗VR2によ
る分圧電圧が印加される。演算増幅器61の加算入力部
は、抵抗R3で接地される。抵抗R4は演算増幅器61
の帰還抵抗である。
第4図のクラッタ回路6において、演算増幅器61のゲ
インを1としたとき、即ち、入力抵抗VR1を帰還抵抗
R4に等しくしたときで、可変抵抗VR2の抵抗値を0
から次第に大きくしたときの、演算増幅器61の入力電
圧対出力電圧の関係を第5図に示している。クラッタ調
節用の可変抵抗VR2が0のとき直線■となり、抵抗値
が大きくなるにつれて直線■、■・・・■のごとく図中
右側にシフトする。例えば直線■においては、入力電圧
がo、osv以上のときに出力し、0.06V未満の信
号はノイズとして除去されることになる。FIG. 3 shows the general configuration of a fish finding device. 1 is a transducer, which emits an ultrasonic electrical signal as a sound wave from the transmitter 2 applied via the transmitter/receiver switch S, and also receives an echo signal of the emitted sound wave and converts it into an electrical signal. . 3 is an amplifier, which amplifies the received signal from the transducer l. 4 is a detection circuit for extracting the echo component from the amplified signal from the amplifier 3; Reference numeral 5 denotes a recorder that records and reproduces the detected signal from the detection circuit 4. Reference numeral 6 denotes a clutter circuit for removing unnecessary noise components from the detection signal from the detection circuit 4 or the reproduced signal from the recorder 5. This clutter circuit 6 will be described in detail later. 7 is an A/D converter that outputs the intensity of the analog signal processed by the clutter circuit 6 as a 4-bit digital signal indicating 16 levels; 8 is a digital output from the A/D converter 7; V to store the signal as an image signal
This is RAM (video ram). 9 is a D/A converter that converts the 4-bit digital signal read from the VRAM 8 into an analog signal, and 10 is a D/A converter that converts the 4-bit digital signal read from the VRAM 8 into an analog signal. This is a display device for displaying analog signals as images by dividing them into eight colors according to their levels. Fig. 4 shows a conventional circuit diagram of the clutter circuit 6. 61 is an operational amplifier. A negative detection signal is input to the subtraction input section of the operational amplifier 61 via an input resistor VRI for variable gain, and a signal is input via a resistor R1 to a subtraction input section by a resistor R2 and a variable resistor VR2 for adjusting the club pitch. A divided voltage is applied.The addition input part of the operational amplifier 61 is grounded through a resistor R3.The resistor R4 is connected to the operational amplifier 61.
is the feedback resistance of In the clutter circuit 6 of FIG. 4, when the gain of the operational amplifier 61 is set to 1, that is, when the input resistance VR1 is made equal to the feedback resistance R4, the resistance value of the variable resistor VR2 is set to 0.
FIG. 5 shows the relationship between the input voltage and the output voltage of the operational amplifier 61 when the voltage is gradually increased from . When the variable resistor VR2 for clutter adjustment is 0, the line becomes a straight line (■), and as the resistance value increases, the line shifts to the right in the figure as shown in the lines (■, ■...■). For example, in the straight line (2), the signal is output when the input voltage is o, osv or more, and signals less than 0.06 V are removed as noise.
【発明が解決しようとする課題]
Iところが、扱う入力電圧のレベル範囲は極めて広いた
めに、通常、入力電圧を対数圧縮回路にて対数もしくは
デシベル値に処理して扱う必要がある。第6図のグラフ
は、第5図のグラフに対して横軸の入力電圧を対数目盛
としく片対数グラフ)、縦軸の出力レベルを16段階の
レベルに区分して書き直したものである。
第6図の縦軸においては、16段階に区分した出力レベ
ルを2ステツプ毎にアイ、青、・・赤、茶の8色で色分
けしている。クラッタをかけていないときは、■のごと
く入力電圧対出力レベルの関係が直線になっているため
、出力レベルを示すアイ色から茶色までの各色に対応す
る、入力電圧の範囲は、Oないし7.68Vの対数目盛
上で等間隔となる。第7図は、この場合の表示器10に
おける海底の表示例を示しており、反射強度が最大であ
る海底面から茶、赤、・・・アイの順に表示される各色
の面積はほぼ等しく、画面上部にノイズが現れている。
一方、クラッタをかけた場合は■〜■のごとく、曲線と
なり、例えば曲線■の場合、アイ色から茶色までの各色
に対応する入力電圧の範囲は、第6図の下のバーグラフ
で示したように、アイ色、青色の低い出力レベルに対す
る入力電圧の範囲が狭く密になる。この場合の表示例を
第8図に示しており、0.06V未満のノイズは除去さ
れるものの、高い出力レベルを示す茶色、赤色の色表示
が多くなり、逆に低い出力レベルを示すアイ色、青色の
表示面積が少なくなり、弱いレベルで検出される魚群や
海底の尾引(底質)の重要なエコー情報が見ずらくなる
といった欠点があった。
この発明は、上述した問題点をなくすためになされたも
のであり、クラッタをかけた場合であっても、対数表示
もしくはデシベル表示になる入力信号に対して、直線的
にもしくは所望のカーブ特性に従って信号を出力する雑
音消去回路を提供することを目的とする。
【課題を解決するための手段】
この発明の雑音除去回路は、水中探知装置において、入
力信号から所望のレベル以下のノイズを除去するために
用いられる雑音除去回路であって、前記所望のレベルを
入力するためのクラツタレベル選択手段と、
対数表示もしくはデシベル表示になる入力信号に対して
、前記クラッタレベル選択手段で選択したレベル毎に、
テーブルROMのデータにより所望の信号レベルに変換
して信号を出力する信号出力手段とを備えたことを特徴
とする。[Problems to be Solved by the Invention] However, since the level range of the input voltage to be handled is extremely wide, it is usually necessary to process the input voltage into a logarithm or decibel value using a logarithmic compression circuit. The graph in FIG. 6 is a redrawn version of the graph in FIG. 5, with the input voltage on the horizontal axis on a logarithmic scale (semi-logarithmic graph) and the output level on the vertical axis divided into 16 levels. On the vertical axis of FIG. 6, the output levels are divided into 16 stages and are color-coded every two steps using eight colors: eye, blue, . . . red, and brown. When no clutter is applied, the relationship between input voltage and output level is a straight line as shown in ■, so the input voltage range corresponding to each color from eye color to brown, which indicates the output level, is 0 to 7. They are equally spaced on a logarithmic scale of .68V. FIG. 7 shows an example of the seabed displayed on the display 10 in this case, and the area of each color displayed in the order of brown, red, . Noise appears at the top of the screen. On the other hand, when clutter is applied, the curves appear as shown in ■ to ■. For example, in the case of curve ■, the input voltage range corresponding to each color from eye color to brown is shown in the bar graph at the bottom of Figure 6. As such, the input voltage range for the low output levels of eye color and blue becomes narrow and dense. An example of the display in this case is shown in Figure 8. Although noise below 0.06V is removed, brown and red colors that indicate high output levels are displayed more frequently, and conversely, the eye color that indicates low output levels is displayed. However, the disadvantage was that the display area of the blue color was reduced, making it difficult to see important echo information from schools of fish and seabed tailings (sediment) detected at weak levels. This invention was made to eliminate the above-mentioned problems, and even when clutter is applied, the input signal, which is displayed in logarithmic or decibel format, is processed linearly or according to a desired curve characteristic. An object of the present invention is to provide a noise cancellation circuit that outputs a signal. [Means for Solving the Problems] A noise removal circuit of the present invention is a noise removal circuit used in an underwater detection device to remove noise below a desired level from an input signal. a clutter level selection means for input; and a clutter level selection means for each level selected by the clutter level selection means for the input signal to be displayed in logarithm or decibels.
The present invention is characterized by comprising a signal output means for converting the signal level to a desired signal level based on the data in the table ROM and outputting the signal.
従来の雑音除去回路では、クラッタレベル選択手段によ
り、除去したい信号のレベルを設定すれば、対数表示も
しくはデシベル表示になる入力信号に対して、出力信号
は直線的に比例しなくなり、入力信号のレベルを色別表
示する場合には、低レベルの検出信号に対する色表示の
面積が少なくなり、見ずらくなるが、テーブルROMを
有する上記信号出力手段を備え、除去したい信号のレベ
ル毎に、入力信号に対して直線的に比例する出力信号を
テーブルROMから読み出すようにすれば、検出信号に
おける各レベル幅に対する色表示の面積を等しくでき、
又、入力信号に対し、所定のカーブ特性に従って出力信
号をテーブルROMから読み出すようにすれば、例えば
中間レベルの検出信号に対する色表示の面積を大きくす
ることもできる。In conventional noise removal circuits, if the level of the signal to be removed is set using the clutter level selection means, the output signal will no longer be linearly proportional to the input signal expressed in logarithm or decibels, and the level of the input signal will change. When displaying signals in different colors, the color display area for low-level detection signals decreases, making it difficult to see. If an output signal that is linearly proportional to
Furthermore, if the output signal is read out from the table ROM according to a predetermined curve characteristic with respect to the input signal, it is possible to increase the color display area for, for example, an intermediate level detection signal.
第1図は、この発明の雑音消去回路の一実施例を示すブ
ロック図である。
11は、8ビツトのA/D変換器であり、第3図の検波
回路4より出力される検波信号を256(−2’)段階
のレベルを示す8ビツトのデジタルデータ(D、−D?
)として出力する。12は、テーブルROMであり、ア
ドレスA0〜A、に入力される前記デジタルデータ(D
o〜D?)に基づき、内部にテーブルとして記憶された
データを読み出して、出力バスO8〜0.より、16(
=2つ段階のレベルを示す4ビツトのデジタルデータと
して出力する。このテーブルデータの詳細については後
で述べる。ROM12のアドレスA、〜A11に入力さ
れるクラッタレベル選択信号は、第5図及び第6図で示
したような、OV、0.03V、O,12V。
0.24Vの5個のクラッタレベルを選択するための信
号である。
13は、前記ROM12より出力される4ビツトのデジ
タルデータ(図中Mにて示す)を、後述のパルス幅弁別
回路15より出力されるイネーブル信号により、出力す
るラッチ回路である。14は、比較器であり前記デジタ
ルデータMと、ラッチ回路13にラッチされていたデジ
タルデータ(前回にラッチされたデータでありNにて示
す)とを比較し、今回のデジタルデータMが前回のデジ
タルデータNを上回ったときに、パルス幅弁別回路15
に所定の信号を出力する。
ところで、第7図の表示例で示したようなヒゲ状のノイ
ズは、時間的に極めて短い信号であり、このようなノイ
ズが出力されないように設けられたのがパルス幅弁別回
路15であって、前記比較器14における比較において
1μsec以上にわたってM>Nの関係が継続したとき
に、ノイズ信号でないとしてラッチ回路13に対してイ
ネーブル信号を送出する。
次に上記構成になる雑音消去回路の動作を説明する。
まず、例えばクラッタレベルを0.06Vとするクラッ
タレベル選択信号をR,0M12に対して入力しておく
。
しかる後に、第3図に示した検波回路4よりの検波信号
もしくは、録音機5で再生された検波信号がA/D変換
器11に入力されると、この検波信号を、256段階の
レベルに区分して8ビツトのデジタルデータ(DO〜D
、)として出力され、ROM12にアドレスデータとし
て入力される。
ここで、ROM12に記憶されているテーブルについて
述べる。従来例で述べた第6図では、クラッタをかけた
場合、入力電圧対出力電圧の関係が■〜■のごとく曲線
となるが故に、弱いレベルに対するアイ色、青色等の表
示が少なくなったのであるが、この発明では、第2図で
示したごとく、入力レベルに対する出力レベルを、クラ
ッタレベルに関係なく直線的に比例させるよう、ROM
I2に所定のテーブルデータを格納している。即ち、第
2図のグラフにおいて、入力レベルを示す横軸は、1に
2°)、2(=2つ、3.4(−2つ・・・255.2
5B(=2@)の256種の広範囲の入力レベルの信号
を表示すべく、2を底とした0〜8の対数目盛とし、縦
軸の出力レベルとしては16段階に区分している。図中
の各直線■〜■は、クラッタレベルをそれぞれ、OV、
0.03V、006V、0.12V、0.24Vとした
とキノ入力レベルに対する出力レベルの関係を示してお
り、各クラッタレベル毎の入力レベルに対して、■〜■
の対応する直線に沿って出力する16段階の出力レベル
を、4ビツトのデータとして当該ROM12?こテーブ
ルして記憶している。
例えば、クラッタレベルをo、osvとしたときは、入
力レベルに対する出力レベルである続出データは、第2
図の直線■の関係があり、A/D変換器1!より入力さ
れる1〜256(対数目盛上で0〜8)の大きさの入力
レベルに対して1〜4(対数目盛上で0〜2)の大きさ
の入力レベルがノイズとして除去され、4〜256(対
数目盛上で2〜8)の大きさの入力レベルに対する出力
レベルが読み出される。第2図の下に示したバーグラフ
でわかるように、アイ色から茶色の各色に対する各入力
レベルの範囲は、対数目盛上で等間隔となっており、ク
ラッタをかけた場合であっても、表示器10における海
底に対する表示は、第7図のように各色に対する表示面
積はほぼ等しくなる。
ROM12よりの4ビツトのデジタルデータMは、サン
プリングクロックSCKに同期してラッチ回路13に取
り込まれるとともに、比較器14に送出される。この比
較器14では、今回のデジタルデータMと、ラッチ回路
13に前回ラッチされたデジタルデータNとの大きさが
比較され、M〉Nのときは、検出信号があったとして所
定の信号がパルス幅弁別回路15に送出される。このパ
ルス幅弁別回路15では、既述したように、所定の条件
を満たしたときのみ、ノイズ信号でないとしてラッチ回
路I3にイネーブル信号が送出され、ラッチしていたデ
ータが第3図図示のA/D変換器7に、表示色を示す1
ドツト分の画素データとして送出される。このような制
御を繰り返すことにより、1画面に対する画素データが
VRAM8に記憶されれば、その画像データが読み出さ
れ、D/A変換器9によりデジタル信号からアナログ信
号に変換され、表示器IOにエコー強度が色別にして表
示される。
尚、第1図の回路では、表示色を16色に対応させるた
めに、ROM12よりの読出データを4ビツトとして1
6ステツプに区分したが、この実施例のように、8色表
示であれば、前記続出データは3ビツトでよい。又、R
OM12の代わりとして、第2図に示した各直線■〜■
を表す関数を格納した関数発生器であってもよい。
又、第2図に示したように、入力−出力特性を示す直線
■、■に対して曲線■′、■゛に示したような入力−出
力特性を示すようなテーブルデータをROM12に格納
するようにすれば、中間レベルの入力信号に対する、緑
、黄の中間色の色表示面積を大きくすることもできる。FIG. 1 is a block diagram showing an embodiment of the noise canceling circuit of the present invention. Reference numeral 11 denotes an 8-bit A/D converter, which converts the detection signal output from the detection circuit 4 in FIG. 3 into 8-bit digital data (D, -D?
). 12 is a table ROM in which the digital data (D
o~D? ), the data stored internally as a table is read out and output buses O8-0. From 16(
= Output as 4-bit digital data indicating two levels. Details of this table data will be described later. The clutter level selection signals input to addresses A and A11 of the ROM 12 are OV, 0.03V, O, and 12V as shown in FIGS. 5 and 6. This is a signal for selecting five clutter levels of 0.24V. Reference numeral 13 denotes a latch circuit that outputs 4-bit digital data (indicated by M in the figure) output from the ROM 12 in response to an enable signal output from a pulse width discrimination circuit 15, which will be described later. 14 is a comparator which compares the digital data M with the digital data latched in the latch circuit 13 (previously latched data, indicated by N), and compares the current digital data M with the previous digital data. When the value exceeds the digital data N, the pulse width discrimination circuit 15
A predetermined signal is output to. Incidentally, the whisker-like noise shown in the display example of FIG. 7 is an extremely short signal in terms of time, and the pulse width discrimination circuit 15 is provided to prevent such noise from being output. , when the relationship of M>N continues for 1 μsec or more in the comparison in the comparator 14, an enable signal is sent to the latch circuit 13, determining that the signal is not a noise signal. Next, the operation of the noise canceling circuit having the above configuration will be explained. First, a clutter level selection signal that sets the clutter level to 0.06V, for example, is input to R and 0M12. After that, when the detection signal from the detection circuit 4 shown in FIG. 3 or the detection signal reproduced by the recorder 5 is input to the A/D converter 11, this detection signal is converted into 256 levels. Segmented 8-bit digital data (DO~D
, ) and input to the ROM 12 as address data. Here, the table stored in the ROM 12 will be described. In Figure 6 described in the conventional example, when clutter is applied, the relationship between the input voltage and the output voltage becomes a curve as shown in ■ to ■, so the display of eye color, blue, etc. for weak levels is reduced. However, in this invention, as shown in FIG. 2, the ROM is designed to make the output level linearly proportional to the input level regardless of the clutter level.
Predetermined table data is stored in I2. That is, in the graph of Fig. 2, the horizontal axis indicating the input level is 1 to 2 degrees), 2 (= 2 degrees), 3.4 (-2 degrees...255.2
In order to display signals with a wide range of input levels of 256 types of 5B (=2@), a logarithmic scale of 0 to 8 with base 2 is used, and the output level on the vertical axis is divided into 16 levels. Each straight line ■ to ■ in the figure represents the clutter level, OV,
The relationship between the output level and the Kino input level is shown for 0.03V, 006V, 0.12V, and 0.24V, and for the input level for each clutter level, ■~■
The 16 output levels output along the corresponding straight line are stored as 4-bit data in the ROM 12? I remember this table. For example, when the clutter level is o and osv, the successive data that is the output level with respect to the input level is the second
There is a relationship shown by the straight line ■ in the figure, and A/D converter 1! For input levels of 1 to 256 (0 to 8 on a logarithmic scale) that are input from 1 to 4 (0 to 2 on a logarithmic scale), input levels of 1 to 4 (0 to 2 on a logarithmic scale) are removed as noise. The output level is read for an input level of magnitude ~256 (2-8 on a logarithmic scale). As you can see from the bar graph at the bottom of Figure 2, the input level ranges for each color from eye color to brown are equally spaced on the logarithmic scale, and even when clutter is applied, In the display of the seabed on the display 10, the display area for each color is approximately equal, as shown in FIG. The 4-bit digital data M from the ROM 12 is taken into the latch circuit 13 in synchronization with the sampling clock SCK, and is also sent to the comparator 14. This comparator 14 compares the magnitude of the current digital data M and the digital data N latched last time in the latch circuit 13, and when M>N, it is assumed that there is a detection signal and the predetermined signal is pulsed. The signal is sent to the width discrimination circuit 15. In this pulse width discrimination circuit 15, as described above, only when a predetermined condition is satisfied, it is determined that the signal is not a noise signal and an enable signal is sent to the latch circuit I3, and the latched data is 1 to indicate the display color to the D converter 7
It is sent as pixel data for a dot. By repeating such control, once the pixel data for one screen is stored in the VRAM 8, the image data is read out, converted from a digital signal to an analog signal by the D/A converter 9, and sent to the display IO. Echo intensity is displayed in different colors. In addition, in the circuit shown in FIG. 1, in order to correspond to 16 display colors, the read data from the ROM 12 is set to 4 bits and 1
Although it is divided into 6 steps, if the display is performed in 8 colors as in this embodiment, the successive data may be 3 bits. Also, R
As a substitute for OM12, each straight line ■~■ shown in Figure 2
It may also be a function generator that stores a function representing . Further, as shown in FIG. 2, table data showing input-output characteristics as shown by curves ■′ and ■゛ with respect to straight lines ■ and ■ representing input-output characteristics is stored in the ROM 12. By doing so, it is possible to increase the color display area of intermediate colors of green and yellow for an input signal of an intermediate level.
以上説明したように、この発明は、クラブタレペル亀に
、入力信号に対して直線的にあるいは所望の曲線に従っ
て変化する出力信号をテーブルROMから読み出すよう
にしたので、魚群探知機のように受信信号を強度別に色
表示する場合に、従来の装置のごとく弱い受信信号に対
する表示が色表示の面積が少なくなるといったことがな
くなり、魚群探知性能が向上する。又、クラッタレベル
を随意に設定できるので、クラッタレベルを十分に大き
くとり、それ故、表示対象となる入力信号の範囲を狭く
し、調査したい受信信号のみを表示することもできる。As explained above, the present invention allows the Crabtalepel turtle to read out from the table ROM an output signal that varies linearly or according to a desired curve with respect to the input signal, so that the received signal can be read out from the table ROM like a fish finder. When displaying colors according to intensity, the color display area for weak reception signals does not become smaller as in conventional devices, and the fish detection performance is improved. Furthermore, since the clutter level can be set arbitrarily, it is possible to set the clutter level sufficiently high, thereby narrowing the range of input signals to be displayed, and displaying only the received signal to be investigated.
第1図はこの発明の雑音除去回路の一実施例を示すブロ
ック図、第2図は、第1図の雑音除去回路の入力レベル
対出力レベルの関係を示すグラフ、第3図は魚群探知機
の一般的な構成を示すブロック図、第4図は、第3図に
おけるクラッタ回路の従来例を示す回路図、第5図は、
第4図のクラッタ回路の入力電圧対出力電圧の関係を示
すグラフ、第6図は、第5図のグラフの目盛を変えた場
合のグラフ、第7図及び第8図は、第4図のクラッタ回
路において、クラッタをかけていないときと、クラッタ
をかけた場合とにおける海底の表示例を示す図である。
1・・・A/D変換器、
2・・・ROM。
3・・・ラッチ回路、
4・・比較器、
5・・・パルス幅弁別回路。FIG. 1 is a block diagram showing an embodiment of the noise removal circuit of the present invention, FIG. 2 is a graph showing the relationship between the input level and the output level of the noise removal circuit of FIG. FIG. 4 is a circuit diagram showing a conventional example of the clutter circuit in FIG. 3, and FIG. 5 is a block diagram showing the general configuration of
Fig. 4 is a graph showing the relationship between input voltage and output voltage of the clutter circuit, Fig. 6 is a graph when the scale of the graph in Fig. 5 is changed, and Figs. 7 and 8 are graphs showing the relationship between input voltage and output voltage of the clutter circuit. FIG. 7 is a diagram illustrating an example of a seabed displayed when clutter is not applied and when clutter is applied in a clutter circuit. 1... A/D converter, 2... ROM. 3...Latch circuit, 4...Comparator, 5...Pulse width discrimination circuit.
Claims (4)
ル以下のノイズを除去するために用いられる雑音除去回
路であって、 前記所望のレベルを入力するためのクラッタレベル選択
手段と、 対数表示もしくはデシベル表示になる入力信号に対して
、前記クラッタレベル選択手段で選択したレベル毎に、
テーブルROMのデータにより所望の信号レベルに変換
して信号を出力する信号出力手段とを備えたことを特徴
とする雑音除去回路。(1) A noise removal circuit used in an underwater detection device to remove noise below a desired level from an input signal, comprising a clutter level selection means for inputting the desired level, and a logarithmic display or decibel For each input signal to be displayed, for each level selected by the clutter level selection means,
1. A noise removal circuit comprising: signal output means for converting to a desired signal level based on data in a table ROM and outputting the signal.
的に比例する信号を出力する請求項1記載の雑音除去回
路。(2) The noise removal circuit according to claim 1, wherein said signal output means outputs a signal linearly proportional to said input signal.
のレベルを強調すべく、該入力信号に対し、所定の特性
に従って信号を出力する請求項1記載の雑音除去回路。(3) The noise removal circuit according to claim 1, wherein the signal output means outputs a signal according to predetermined characteristics with respect to the input signal in order to emphasize a desired level in the input signal.
に変化するパルス状の信号を除去するパルス幅弁別手段
を更に備えた請求項1あるいは3のいずれかに記載の雑
音除去回路。(4) The noise removal circuit according to claim 1, further comprising pulse width discrimination means for removing a pulse-like signal that changes in a short time from the signal output from the output means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006005A JP2568291B2 (en) | 1990-01-12 | 1990-01-12 | Noise elimination circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006005A JP2568291B2 (en) | 1990-01-12 | 1990-01-12 | Noise elimination circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03210492A true JPH03210492A (en) | 1991-09-13 |
| JP2568291B2 JP2568291B2 (en) | 1996-12-25 |
Family
ID=11626623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006005A Expired - Fee Related JP2568291B2 (en) | 1990-01-12 | 1990-01-12 | Noise elimination circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2568291B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021533359A (en) * | 2018-08-01 | 2021-12-02 | テキサス インスツルメンツ インコーポレイテッド | Sound wave sensing using time-varying threshold |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57185482A (en) * | 1981-05-11 | 1982-11-15 | Akai Electric | Display unit |
| JPS5810035A (en) * | 1981-06-08 | 1983-01-20 | ゼネラル・エレクトリツク・カンパニイ | Apparatus for substracting x-ray image |
| JPS61233385A (en) * | 1985-04-08 | 1986-10-17 | Koden Electronics Co Ltd | Echo detector |
| JPS6246338U (en) * | 1985-09-10 | 1987-03-20 |
-
1990
- 1990-01-12 JP JP2006005A patent/JP2568291B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57185482A (en) * | 1981-05-11 | 1982-11-15 | Akai Electric | Display unit |
| JPS5810035A (en) * | 1981-06-08 | 1983-01-20 | ゼネラル・エレクトリツク・カンパニイ | Apparatus for substracting x-ray image |
| JPS61233385A (en) * | 1985-04-08 | 1986-10-17 | Koden Electronics Co Ltd | Echo detector |
| JPS6246338U (en) * | 1985-09-10 | 1987-03-20 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021533359A (en) * | 2018-08-01 | 2021-12-02 | テキサス インスツルメンツ インコーポレイテッド | Sound wave sensing using time-varying threshold |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2568291B2 (en) | 1996-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4618851A (en) | Apparatus for reproducing signals pre-stored in a memory | |
| JPS62106746A (en) | Ultrasonic diagnostic apparatus | |
| US4428059A (en) | Real time fill circuit | |
| GB2059228A (en) | Time dot display for a digital oscilloscope | |
| JPH03210492A (en) | Noise removing circuit | |
| JPS6171379A (en) | Device and method of discriminating electric signal | |
| JP2776153B2 (en) | Ultrasound diagnostic equipment | |
| JP2853589B2 (en) | Direction detection device | |
| JP2002209891A (en) | Ultrasonic device, ultrasonic signal conversion method, and program | |
| JPS6190575A (en) | Video signal processing device | |
| TWI298869B (en) | ||
| JP2678122B2 (en) | Ultrasound diagnostic equipment | |
| JPH06105839A (en) | Ultrasonic diagnostic apparatus | |
| JP3159197B2 (en) | Passive sonobuoy signal processing method, device thereof, and storage medium storing program thereof | |
| JP2901826B2 (en) | Waveform display device | |
| JP2650128B2 (en) | Color display detection video signal processing device | |
| JPS6320544B2 (en) | ||
| JPS5829874B2 (en) | Sonar signal display method | |
| JPH0519354B2 (en) | ||
| JP3279010B2 (en) | Display data interpolation device | |
| JP3074010B2 (en) | Receiving strength compatible distance measuring device | |
| JPH05146446A (en) | Ultrasonic picture processor | |
| JPS628744A (en) | Ultrasonic diagnostic apparatus | |
| JP2571900Y2 (en) | Digital oscilloscope | |
| JPH07103789A (en) | Input conversion display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |