JPH0321062Y2

JPH0321062Y2 -

Info

Publication number: JPH0321062Y2
Application number: JP1984096824U
Authority: JP
Priority date: 1984-06-29
Filing date: 1984-06-29
Publication date: 1991-05-08
Also published as: JPS6115817U

Description

【考案の詳細な説明】（技術分野）この考案は無線電話装置に使用するミユート回
路の改良に関するものである。[Detailed Description of the Invention] (Technical Field) This invention relates to an improvement of a mute circuit used in a radio telephone device.

（従来技術とその問題点）第２図は従来方式によるミユート回路を示す。
音声の入力端子１は増幅器２の入力へ、音声の出
力端子３は増幅器２の出力へ接続され、ミユート
信号の入力端子４は抵抗５を介してトランジスタ
６のベースに、トランジスタ６のコレクタはトラ
ンジスタ７のベースに接続され、また、電源の入
力端子８はトランジスタ７のエミツタに、トラン
ジスタ７のコレクタは増幅器２の電源端子に各々
接続される。以下この動作について説明する。入
力端子４に加えられたミユート信号が十分高い場
合、トランジスタ６はオンとなり、トランジスタ
７をオンさせる。この結果、増幅器２は入力端子
８に加えられた電源が接続されて動作状態とな
り、入力端子１と出力端子３の間に増幅作用を生
ずる。また、入力端子４のミユート信号が低い場
合、トランジスタ６はオフとなり、トランジスタ
７をオフさせる。この結果、増幅器２は電源が供
給されないため休止状態となり、入力端子１と出
力端子３の間で増幅作用がなくなり、出力端子３
には信号が生ぜず、いわゆるミユート状態とな
る。このようなミユート回路において、増幅器２
の電源端子は加えられる電圧がオン、オフをする
ため、内部動作点が急激に変化して出力端子３に
衝撃性の雑音電圧を発生させる。この雑音電圧は
ミユート回路が動作する毎に発生し、装置の使用
者に不快感を与える。以上のように従来方式のミ
ユート回路は雑音電圧が発生する問題がある。(Prior art and its problems) FIG. 2 shows a conventional mute circuit.
The audio input terminal 1 is connected to the input of the amplifier 2, the audio output terminal 3 is connected to the output of the amplifier 2, the mute signal input terminal 4 is connected to the base of the transistor 6 via the resistor 5, and the collector of the transistor 6 is connected to the transistor 6. The input terminal 8 of the power supply is connected to the emitter of the transistor 7, and the collector of the transistor 7 is connected to the power supply terminal of the amplifier 2. This operation will be explained below. If the mute signal applied to input terminal 4 is high enough, transistor 6 turns on, causing transistor 7 to turn on. As a result, the amplifier 2 is connected to the power supply applied to the input terminal 8 and becomes operational, producing an amplification effect between the input terminal 1 and the output terminal 3. Further, when the mute signal at the input terminal 4 is low, the transistor 6 is turned off, causing the transistor 7 to be turned off. As a result, the amplifier 2 is in a dormant state because no power is supplied, and there is no amplification effect between the input terminal 1 and the output terminal 3, and the output terminal 3
No signal is generated, resulting in a so-called miute state. In such a mute circuit, amplifier 2
Since the voltage applied to the power supply terminal turns on and off, the internal operating point changes rapidly and an impulsive noise voltage is generated at the output terminal 3. This noise voltage is generated every time the mute circuit operates and causes discomfort to the user of the device. As described above, the conventional mute circuit has the problem of generating noise voltage.

（目的）本考案はミユート時の増幅器を半動作状態とす
ることを特徴とし、その目的は増幅器の内部動作
点の変化を少なくし、衝撃性の雑音電圧の発生を
少なくするものである。(Purpose) The present invention is characterized by putting the amplifier in a half-operating state during mute, and its purpose is to reduce changes in the internal operating point of the amplifier and to reduce the generation of impulsive noise voltage.

（実施例）第１図は本考案の実施例である。接続は第２図
の従来方式とほぼ同じであり、トランジスタ７の
ベースが抵抗９と介してアースに接続されている
点が追加されている。以下この動作について説明
する。入力端子４に加えられたミユート信号が十
分高い場合の動作は、第１図の従来方式と同一で
ある。入力端子４に加えられたミユート信号が低
い場合、トランジスタ６はオフとなる。このと
き、トランジスタ７は抵抗９によりバイアスされ
るため、オンのままであるが、トランジスタ６が
オンのときに比べて低いコレクタ電流で動作して
いる。この結果、増幅器２は完全な休止状態とな
らずに半動作状態となる。この半動作状態での増
幅器２は増幅作用がなく、出力端子３へは信号が
生ぜずにミユート状態となる。このような本考案
のミユート回路の増幅器２は動作及び半動作とな
るため、内部動作点の変化が少なく、出力端子３
への衝撃性の雑音電圧の発生も少なくなる。(Example) FIG. 1 shows an example of the present invention. The connections are almost the same as the conventional system shown in FIG. 2, with the addition that the base of the transistor 7 is connected to ground via a resistor 9. This operation will be explained below. The operation when the mute signal applied to the input terminal 4 is sufficiently high is the same as the conventional system shown in FIG. If the mute signal applied to input terminal 4 is low, transistor 6 is turned off. At this time, transistor 7 remains on because it is biased by resistor 9, but operates with a lower collector current than when transistor 6 is on. As a result, the amplifier 2 does not go into a complete rest state but into a semi-operational state. The amplifier 2 in this half-operated state has no amplification effect, and no signal is generated at the output terminal 3, resulting in a mute state. Since the amplifier 2 of the mute circuit of the present invention is in operation and half operation, there is little change in the internal operating point, and the output terminal 3
The generation of impact noise voltage is also reduced.

（効果）この考案によるミユート回路は、動作する時に
衝撃性の雑音電圧の発生が少なく、装置の使用者
に与える不快感を少なくすることができる。(Effects) The mute circuit according to this invention generates less impulsive noise voltage during operation, and can reduce discomfort to the user of the device.

[Brief explanation of the drawing]

第１図はこの考案の一実施例のミユート回路、
第２図は従来のミユート回路である。１，４，８：入力端子、２：増幅器、３：出力
端子、５，９：抵抗、６，７：トランジスタ。 Figure 1 shows a mute circuit of an embodiment of this invention.
FIG. 2 shows a conventional mute circuit. 1, 4, 8: input terminal, 2: amplifier, 3: output terminal, 5, 9: resistor, 6, 7: transistor.

Claims

[Scope of utility model registration request]

Between the power supply terminal of the amplifier and the power supply, the collector is connected to the power supply terminal of the above amplifier, the emitter is connected to the above power supply, and the mute signal is input to the base.
1. A mute circuit comprising a PNP transistor circuit, the base of the PNP transistor being grounded via a resistor, and the amplification action of the amplifier being controlled by the collector output of the transistor circuit.