JPH03210652A

JPH03210652A - 透過アクセス方法及び装置

Info

Publication number: JPH03210652A
Application number: JP27204490A
Authority: JP
Inventors: Mark E Dean; マーク、エドワード、ディーン; Bernard Charles Drerup; バーナード、チャールズ、ドレラップ; James Chester Peterson; ジェームズ、チェスター、ピーターソン; Wendel Glenn Voigt; ウェンデル、グレン、ボイト
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1989-11-09
Filing date: 1990-10-09
Publication date: 1991-09-13
Also published as: EP0427539A2; EP0427539A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はパーソナルコンピュータシステムの機能を拡張
するための機能拡張カードに関する。詳細には本発明は
マイクロプロセサと、ローカルメモリサブシステムと、
ホストシステムの専用装置からの入出力割込み能力を含
む入出力機能とを含む機能拡張カードに関する。

〔従来の技術〕

例えば１８Ｍパーソナルシステム／２（インターナショ
ナルビジネスマシンズコーポレーションの商標）コンピ
ュータのようなパーソナルコンビ二一夕に種々の機能的
な能力を有するアドオン（ａｄｄｏｎ）機能拡張カード
を与えるための産業分野が発展している。そのような機
能拡張カードはしばしば付加的な入出力ボート、メモリ
能力等を与える。最近この産業分野は他のパーソナルコ
ンピュータの基本構成要件すなわち、プロセサ、メモリ
およびキーボードと表示装置を接続する手段に機能拡張
カードを導入している。

そのような製品ファミリの１つはアロイコンピュータプ
ロダクツインコーホレーテッド（ＡｌｌｏｙＣｏｍｐｕ
ｔｅｒ　Ｐｒｏｄｕｃｔｓ、ｌｎｃ、）から出されてお
り、これは、専用マイクロプロセサ、ランダムアクセス
メモリ（ＲＡＭ）　、端末および通信ポートを含むカー
ドについてパーソナルコンピュータの２つの形式を与え
ており、これら要件はソフトウェアと共にサーバ（５ｅ
ｒｖｅｒ）内に配置されそして低端末またはパーソナル
コンピュータに接続されてダム（ｄｕ■ｂ）端末を知能
端末に変えるようになっている。

そのようなアドオン拡張システムでは付加的な機能拡張
カードがホストシステムプラナ（ｐｌａｎａｒ）印刷回
路板とシステム母線に接続される。この付加的機能拡張
カードはホストシステムに本来備わったものをアドオン
プロセサとメモリ能力等で代えることによりホストシス
テムに対する更新として作用しうるか、あるいはアドオ
ン機能は他の付加的なユーザに対する別個のシステムと
していく分独立して動作しうる。

はじめの場合にそして場合によっては第２の場合にも機
能拡張カードすなわちサブシステムプロセサにとっては
ホストシステム並びアダプタカードに関連した入出力装
置を扱うことが必要である。

知能拡張カードのプロセサのようなサブシステムプロセ
サについて入出力装置を扱うにはそのような入出力装置
に関連したレジスタをアクセスすることが出来そして必
要によりそれら入出力装置によって発生される割込みに
アクセス可能でなければならない。

本発明は１８Ｍマイクロチャンネル（インターナショナ
ルビジネスマシンズコーポレーションの商標）母線のよ
うな１８Ｍパーソナルシステム／２コンピユータに特に
適している。そのようなコンピュータシステムにおいて
は、設計パラメータはいくつかのホストシステム入出力
装置がホストシステムプロセサによりアクセスされうる
ことを示す。夫々成るレベルより下のアドレスを有する
これら入出力装置はシステム母線（マイクロチャンネル
）からの入出力サイクルが意図するレジスタをアクセス
しないという点で制限を有する。

〔発明が解決しようとする課題〕

制限されたアドレス、すなわちパーソナルシステム／２
マイクロチヤンネルでは１６進法で１０８より低いアド
レスはホストシステムに関連するがマイクロチャンネル
には相互接続しない、例えばキーボードのような入出力
装置に割当てられる。かくして、マイクロチャンネルま
たはシステム母線を介して開始される入出力サイクルは
一般にエラー条件を生じさせる。

本発明が利用しうる特定のシステムにおいてはホストプ
ロセサは１個の割込要求信号（ＩＮＴＲ−ＲＥＱ）によ
り入出カサ−ビス要件を知らされる。このＩＮＴＲ−Ｒ
ＥＱ信号は１５本までの複数の割込要求ライン（ＩＲＱ
ライン）からの割込コントローラにより発生される。ホ
ストおよびサブシステムの両方に関連した種々の入出力
装置がＩＲＱラインを駆動する。

殆どのＩＲＱラインはシステム母線に対して駆動される
がすべてがそうであるわけではなない。

システム母線に対して送受されない信号はホストシステ
ムプラナ上の入出力装置から直接にとり出されるのであ
り、すなわち接続されない母線である。

これらの設計上の制約はｒｌＢＭパーソナルシステム／
２ハードウェアインターフェーステクニカルリファレン
ス」第１版（１９８８年５月）に詳述されている。

一般にＤＯＳまたはＰＳ／２　（インターナショナルビ
ジネスマシンズコーポレーションの商標）オペレーティ
ングシステムを用いて１８Ｍパーソナルシステム／２コ
ンピユータに対し書込まれるソフトウェアはしばしばこ
れら制約された装置へのアクセスを必要とする。本発明
の機能拡張カードはプロセサを含み、その上にそのよう
なコードが与えられるから、このコードはマイクロチャ
ンネル入出力装置を介してのそれら装置へのアクセスの
試みにより不適切に機能することになる。

〔課題を解決するための手段〕

本発明は機能拡張カード上のハードウェアおよびホスト
システムプロセサ内での実行のためのソフトウェアを含
む制約された装置に対しこれら入出力サイクルのサブシ
ステムサービスを可能とすることによりこの問題を解決
する。

〔作　用〕

ハードウェアはこれら制約される装置へのアクセスをト
ラップしてサブシステムプロセサを待機状Ｂ（使用中）
にさせ、ホストシステムプロセサにそれを知らせるため
に設けられる。

ソフトウェアは次にサブシステムプロセサが試みるアク
セスに特有の特性を決定する。この決定にもとづき、ホ
ストシステムプロセサが制約された入出力装置へのアク
セスを行う。必要であればホストシステムプロセサは入
出力サイクルの結果をサブシステムにもどす。

この時点でホストシステムプロセサはサブシステムプロ
セサに持続用意の出来ていること（使用中でないこと）
を知らせる。サブシステムハードウェアはこのときサブ
システムプロセス待機／状態を終了して全体のサイクル
を完了する。この方法は、すべての段階がハードウェア
とそれに協力するソフトウェアによって行われるためサ
ブシステムプロセサにおいて実行されるソフトウェアに
対しては完全に透過性である。

〔実施例〕

第１図において、システム母線１０には従来のパーソナ
ルコンピュータ構成すなわちホストシステムプロセサ２
０に相互接続しそれにより制御可能なビデオデイスプレ
ィ１２、キーボード１４、ハードファイル１６およびフ
ロッピディスク１８を含むホストシステム１１が接続す
る。

本発明は機能拡張カード３０に具体化されており、複数
のそのような機能拡張カードがシステム母線１０に相互
接続しうる。図には３個の機能拡張カード３０．３０’
　、３０’のみを示している。

夫々のカード３０．３０’　、３０’はサブシステムを
含み、このサブシステムはプロセサ、メモリおよび入出
力接続を含み、これら接続によりデイスプレィ３２．３
２’　、３２’とキーボード３４．３４’　、３４’が
接続出来る。

システム母線１０は例えば１８Ｍマイクロチャンネル母
線であり、それに回路カード４０も接続しうる。このよ
うに、ホストシステム１１に他のユーザワークステーシ
ョンを設けることに加えて、ホストシステムとサブシス
テムとの組合せがローカルエリアネットワークのような
回路のノードとなる。

第２図は第１図の機能拡張カード３０．３０’３０′の
機能エレメントを更に詳細に示す。システム母線１０は
割込コントローラ５４に割込要求ライン（ＩＲＱ）を母
線５０を介して与える。ホストシステムプロセサ２０を
実行させるソフトウェアにより発生される信号はシステ
ム母線１０と母線６４からサブシステムレジスタ６６に
入る。

レジスタ６０の内容は母線６８を介して割込コントロー
ラ５４に転送される。サブシステムプロセサ７０はライ
ン７２を介して割込コントローラ５４から入力を受ける
。サブシステムプロセサ７０の出力は母線７６に生じ、
これは割込コントローラ５４とサブシステムレジスタ６
０とサブシステムローカルメモリ８０に接続する。

母線７６もサブシステムプロセサ７０を安全および翻訳
ブロック８４を介してシステム母線１０に接続する。シ
ステム母線１０は母線６４を介して安全および翻訳ボッ
クス８８に接続しこのボックスは母線９０によりサブシ
ステムローカルメモリ８０に接続する。

母線７６上のサブシステムプロセサ７０の出力は、ロー
カルシステム母線９６を介して選択可能入出力装置ゲス
ト（ｇｕｅｓｔ）カード１００に入力を与えるローカル
サブシステム母線インターフェースコントローラ９４に
与えられる。選択可能入出力装置１００も母線１０４を
介してサブシステムレジスタブロック６０から入力を受
け、そして図示のようにビデオデイスプレィ（３２、第
１図）とキーボード（３４、第１図）と他のマウスのよ
うな入出力装置を相互に接続するインターフェースを与
える。

ローカル母線９６は１１０で示すローカル母線インター
フェース（ＬＢＩ）でゲストカード１００に対し相互に
接続する。

第２図のサブシステムレジスタブロック６０の内容の、
入出力装置に固有の部分を概略的に示す第３図において
、サブシステムプロセサ７０はローカルアドレス母線１
３８に入出力サイクル用のアドレスを出力する。レジス
タブロック６０内の制限されたアドレス範囲デコーダ１
４４はサブシステムプロセサ７０により行われる入出力
サイクルをモニタするために設けである。このモニタの
結果はライン１４５に示される。

制限されたアドレスデコーダ１４４は、ローカルアドレ
ス母線１３８上の値およびローカル制御母線１４６上の
関連する制御信号の関数として、サブシステムプロセサ
７０が制限された範囲内で入出力サイクルを行おうとし
ているかどうかを決定するロジックを含む。デコーダ１
４４内のロジックは母線１３８上のアドレスを検査する
。このアドレスが予定の値より上、すなわち制限範囲外
であれば、介入は生ぜず、この入出力サイクルは母線６
４とシステム母線１０を介して完了まで行われて母線１
０に相互接続する装置をアクセスする。

しかしながら、母線１３８上のアドレスが制限範囲内で
あれば、すなわち、１６進法の１０８より小さければ、
デコーダ１４４はライン１４５を介して信号をトラップ
コントローラ１４７に出力する。トラップコントローラ
１４７はライン１５０を介してサブシステムプロセサ７
０をＷＡＩＴ状態にする。トラップコントローラ１４７
がライン１５０を介してこのＷＡＩＴ信号をサブシステ
ムプロセサ７０に出力すると、これも、ＩＲＱライン１
５２を介してシステム母線１０に、サブシステムプロセ
サ７０がホストシステムの私用入出力装置にアクセスを
試みていることをホストシステムプロセサ２０（第１図
）に知らせる信号を置く。

この時点で、ホストシステム１１のプロセサ２０（第１
図）による例えば第１図のキーボード１４のようなその
私用装置に対する要求された入出力サイクルを行うため
の制御が仮定される。入出力サイクルは母線６４を介し
てサブシステムレジスタＲｅｇＡ、ＲｅｇＢおよびＲｅ
ｇＣを通して生じる。

要求入出力サイクルが完了すると、ホストシステムプロ
セサ２０は、母線６４を介してサブシステムレジスタブ
ロック６０に向けられてレジスタＲｅｇＤをＥｎｄＷＡ
ＩＴ信号がライン１６０に出力されてトラップコントロ
ーラ１４７にライン１５０上のＷＡ　Ｉ　Ｔ信号を不活
性にさせるようにセットする適当な信号をシステム母線
１０に出す。

第４図は私用装置への入出力サイクルを完了するためサ
ブシステムプロセサ７０により開始される制御を考える
ときホストシステムプロセサ２０内での実行のソフトウ
ェアに続くロジックを説明するものである。これは第３
図に関連して説明するものである。

端末２００でこのルーチンへの入力はハードウェア割込
みがライン１５２において検出されるときに得られる。

ボックス２０２において、ホストプロセサ１１はサブシ
ステムローカル制御母線１４６でセットされるレジスタ
ＲｅｇＣにセットされる割込状態を読取る。ボックス２
０４において、ホストプロセサ１１はＲｅｇＣの内容か
ら、サブシステムプロセサ７０が読取または書込みを試
みているかどうかを決定する。サブシステムプロセサ７
０が書込みを試みている場合には次のことが生じる。ア
クセスされるべき入出力装置のアドレスがＲｅｇＢを読
むことによりブロック２０８で決定される。次にホスト
プロセサ１１は書込まれるべきデータを決定するために
ＲｅｇＡを読む。ＲｅｇＡの内容により記述されるデー
タはステップ２１６で示すようにＲｅｇＢにより示され
るアドレスにおいてこの入出力装置に書込まれ、そして
ＩＲＱソフトウェアがブロック２２０で呼び出される。

次にＲｅｇＤがブロック２２４において入出力サイクル
を終らせるためにアクセスされ、そしてこのルーチンは
ステップ２２８で終了する。

決定ブロック２０４においてサブシステムプロセサ７０
が読取サイクルを試みていることが決定されると、ター
ゲットアドレスがＲｅｇＢの内容から決定される。ホス
トプロセサ２０は次にブロック２２８に示すように入出
力装置から読取を行う。入出力装置のアクセスの結果が
ブロック２３２で示すようにＲｅｇＡに書込まれそして
ＩＲＱソフトウェアがブロック２２０で呼び出される。

ハードウェアとソフトウェアのこの協調的組合せは平成
　年特許出願第　　　　　　号（Ａｒ１−８９−１０２
）に示されている。

次にホストプロセサ２０はＲｅｇＤをアクセスしてデコ
ーダ１４４内の制御ロジックにサブシステムブロセサ７
０におけるＷＡＩＴ状態を終了させるように指示する。

サブシステムプロセサ７０がその読取サイクルを完了す
ると、ＲｅｇＡがその内容をサブシステムローカルデー
タ母線７６に出す。

この時点で、サブシステムプロセサはその目的とする制
限されたレジスタへのアクセスを完了する。

本発明がホスト／サブシステム系に限られるものではな
いことは当業者には明らかである。これは一般に任意の
処理システム対に適用出来る。

本発明の装置および方法は１つの拡張スロットのみを占
有し、本質的に独立した付加的なユーザワークステーシ
ョンの機能的属性を有する知能拡張カードの付加を可能
にすることによりパーソナルコンピュータ技術を発生さ
せるものである。更に機能的な拡張性は、スロットスペ
ースを別途必要とせずに知能拡張カードに対し他の入出
力装置の付加を可能にすることによりベーシックシステ
ムを改善するゲストカード１００（第１図）に関連した
選択性により生じるものである。

第５図はゲストカード１００が電気的に装着された機能
拡張カード３０（第１図）の物理的な構造を示す平面図
である。第６図は第５図の母線６−６における側面図で
ある。コネクタ１１０は機能拡張カード３０上の要素と
ゲストカード１１０の背面との間にクリアランスを与え
るに少くとも充分な高さをもつが、両カード３０，１１
０を重ねたときの厚さとの和においてスロット幅（必要
なりリアランスを含む）を越える高さよりは低い高さ制
限内に選ばれる。これは本発明を特に有用にするパッケ
ージ技術である。従来では別の機能拡張カードがゲスト
カード１００に与えられる機能のために必要となるから
本発明により与えられる改善された機能性は、付加的な
スロットを用いることによる費用のみで達成出来る。

【図面の簡単な説明】

第１図は本発明を含むシステムの全体図、第２図はアダ
プタカード３０（第１図）の論理的ブロック図、第３図は第２図の部分１１５の詳細図、第４図は第２．
３図のホストシステムプロセサにおいて行われるソフト
ウェアによるプロセスのフローチャート、第５図および第６図はアダプタカードの平面および側面
図である。１１・・・ホストシステム、１２・・・ビデオデイスプ
レィ、１４・・・キーボード、１６・・・ハードファイ
ル、１８・・・フロッピディスク、２０・・・ホストシ
ステムプロセサ、３０．３０’　　３０’・・・機能拡
張カード、４０・・・ネットワークカード、５４・・・
割込コントローラ、６０・・・サブシステムレジスタ、
７０・・・サブシステムプロセサ、８０・・・サブシス
テムローカルメモリ、１００・・・ゲストカード。

Claims

【特許請求の範囲】１、システム母線により相互に接続された複数のプロセ
サを含み、その内の１個がホストシステムであって残り
の内の少くとも１個がサブシステムプロセサである、シ
ステムにおいて、下記段階を含む、サブシステムプロセ
サによる、通常はアクセス不能なホストシステム入出力
装置への透過アクセス方法；上記サブシステムプロセサにより試みられる入出力サイ
クルをモニタする段階；アクセス不能な入出力装置への試みられたアクセスを検
出する段階；上記ホストシステムがサブシステムの試みられた入出力
サイクルを実行する間に上記サブシステムプロセサを待
機状態とする段階；上記入出力サイクルが上記ホストシステムにより完了し
たとき上記サブシステムプロセサの待機状態を停止する
段階。２、前記モニタ段階は下記段階を含む、請求項１記載の
方法。サブシステムプロセサのアドレスと制御母線の値を予定
の範囲の値と比較する段階；比較結果が上記予定範囲内のときインジケータをセット
する段階。３、前記待機状態とする段階は下記段階を含む、請求項
２記載の方法。前記インジケータのセットに応じて待機信号を活性にセ
ットする段階；前記ホストプロセサにサブシステムの処理の試みを知ら
せる段階。４、前記サブシステムがアクセス不能の装置にホストシ
ステム入出力サイクルを開始させる段階を、前記停止す
る段階の前に含む、請求項３記載の方法。５、前記停止する段階は、前記待機状態を終了させるた
めに、前記ホストプロセサから前記サブシステムに通信
を開始する段階を含む、請求項３記載の方法。６、システム母線により相互に接続された複数のプロセ
サを含み、その内の１個がホストシステムであって残り
の内の少くとも１個がサブシステムプロセサである、シ
ステムにおいて、下記要件を含む透過アクセス装置；通常はアクセス不能なホストシステム入出力装置へのサ
ブシステムプロセサによる透過アクセスを可能にするた
めの手段であって、下記要件を含む手段；上記サブシステム内にあって、このサブシステムにより
すべての入出力サイクルの試みをモニタする手段；上記サブシステム内にあって、通常はアクセス不能な装
置に対する検出された試みられたアクセスに応じて動作
可能となって上記サブシステムを待機状態への移行を開
始させる手段；上記ホストシステム内にあって、上記サブシステムプロ
セサの試みられた入出力が読取入出力サイクルか書込入
出力サイクルかを決定しそれを実行する手段；上記ホストシステム内にあって、上記読取または書込入
出力サイクルの完了に応じて上記入出力サイクルの結果
を上記サブシステムプロセサにもどしそしてその待機状
態を停止させる手段。７、前記モニタ手段は下記要件を含む、請求項６記載の
装置；サブシステムアドレス母線の値を予定のアドレスと比較
するための比較手段；アクセス不能ホストシステム入出力装置への試みられた
アクセスが検出されたことを示すためのインジケータ手
段。８、下記要件を更に含む、請求項７記載の装置；前記インジケータ手段に応じて待機信号を活性にセット
するためのセッティング手段；前記ホストプロセサに割込み要求を出す手段。９、下記要件を更に含む、請求項６記載の装置；前記入出力サイクルを行う際に前記ホストシステムによ
り用いられるアドレス決定手段。１０、下記要件を更に含む、請求項６記載の装置；前記入出力サイクルを行う際に前記ホストシステムによ
り用いられるデータアクセス手段。