JPH01200467A - 複数の中央処理装置間が対等の関係を有するデータ処理システム用の装置および方法 - Google Patents
複数の中央処理装置間が対等の関係を有するデータ処理システム用の装置および方法Info
- Publication number
- JPH01200467A JPH01200467A JP63323182A JP32318288A JPH01200467A JP H01200467 A JPH01200467 A JP H01200467A JP 63323182 A JP63323182 A JP 63323182A JP 32318288 A JP32318288 A JP 32318288A JP H01200467 A JPH01200467 A JP H01200467A
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- data processing
- processing system
- processing unit
- combination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5061—Partitioning or combining of resources
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Multi Processors (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Hardware Redundancy (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（関連出願）
下記の米国特許出願は本発明と関連する出願である。
本願の譲受人に対し譲渡された一年一月一日出願のＪ、
Ｌ、 （、ｕｒｌｅｙ、 Ｔ、 Ｓ、 １ｌｉｒｓｃ
ｈおよびり、 Ａ。
Ｌ、 （、ｕｒｌｅｙ、 Ｔ、 Ｓ、 １ｌｉｒｓｃ
ｈおよびり、 Ａ。
Ｗｕｒｚの米国特許出願第 号「異なるオペレー
ティング・システムを使用する中央処理装置を備えたデ
ータ処理システムにおける交互の資源区分強制を行なう
装置および方法」 本願の譲受人に対し譲渡された一年一月一日出願の、Ｊ
、 Ｌ、 Ｇｕｒｌｃｙ、 Ｔ、 Ｓ、 ｌ１ｉｒｓｃ
ｈ、 Ｊ、 Ｃ。
ティング・システムを使用する中央処理装置を備えたデ
ータ処理システムにおける交互の資源区分強制を行なう
装置および方法」 本願の譲受人に対し譲渡された一年一月一日出願の、Ｊ
、 Ｌ、 Ｇｕｒｌｃｙ、 Ｔ、 Ｓ、 ｌ１ｉｒｓｃ
ｈ、 Ｊ、 Ｃ。
Ｐｅｎｎｅｙ、 １． Ｓ、 Ｒｅ１ｓｃｈ、 Ｊ、
Ｍ、 ５ａｎｄｉｎｉ 、 Ｔ、 ｎ。
Ｍ、 ５ａｎｄｉｎｉ 、 Ｔ、 ｎ。
５Ｌａｐｌｉｎ、 、Ｉｒ、およびり、八、 Ｗｕｒｚ
の同第 号「第２のオペレーティング・システム
によりデータ処理システムと対話するユーザにより第１
のオペレーティング・システムにより制御されるユーザ
・プログラムに対してアクセスする装置および方法」 （産業上の利用分野） 本発明は、データ処理システムに関し、特に複数の中央
処理装置を備えたデータ処理システムに関する。
の同第 号「第２のオペレーティング・システム
によりデータ処理システムと対話するユーザにより第１
のオペレーティング・システムにより制御されるユーザ
・プログラムに対してアクセスする装置および方法」 （産業上の利用分野） 本発明は、データ処理システムに関し、特に複数の中央
処理装置を備えたデータ処理システムに関する。
（従来の技術）
データ処理システムの処理能力を増大するため、１つの
手法はこのシステムに対して別の中央処理装置を接続す
ることである。１つのデータ処理システムにおける多数
の中央処理装置を選択する能力は、データ処理要件に対
するシステムの能力の有効な整合を許容する。複数の中
央処理装置を備えたデータ処理システムは、２つの形態
の１つをとる。先ず第１Ａ図において、従来技術に部い
て見出された第１の構成による複数の中央処理装置を備
えたデータ処理システムが示されている。このデータ処
理システムは、１つのシステム・バスと接続された複数
の中央処理装置１１〜１２を含む。中央処理装置１１−
１２は、オペレーティング・ソフトウェアおよびユーザ
のソフトウェア・プログラムの制御下でデータ・グルー
プの実際の操作を行なう。これまたシステム・バス１９
と接続された主記憶装置Ｉ６は、中央処理装置によりそ
の時使用中であるデータおよびプログラムの信号グルー
プを格納する。システム・バス１９と接続された入出力
装置１４〜１５が、大量のデータおよびプログラム信号
グループの格納装置、例えば磁気ディスク装置、システ
ムのユーザによるデータ入力のためのターミナル、およ
び遠隔場所とのデータおよびプログラムのグループの交
換のための通信装置を含む。システム・バス１９は、デ
ータ処理システムの構成要素間のデータおよびプログラ
ムのグループの交換のための主な経路を提供する。
手法はこのシステムに対して別の中央処理装置を接続す
ることである。１つのデータ処理システムにおける多数
の中央処理装置を選択する能力は、データ処理要件に対
するシステムの能力の有効な整合を許容する。複数の中
央処理装置を備えたデータ処理システムは、２つの形態
の１つをとる。先ず第１Ａ図において、従来技術に部い
て見出された第１の構成による複数の中央処理装置を備
えたデータ処理システムが示されている。このデータ処
理システムは、１つのシステム・バスと接続された複数
の中央処理装置１１〜１２を含む。中央処理装置１１−
１２は、オペレーティング・ソフトウェアおよびユーザ
のソフトウェア・プログラムの制御下でデータ・グルー
プの実際の操作を行なう。これまたシステム・バス１９
と接続された主記憶装置Ｉ６は、中央処理装置によりそ
の時使用中であるデータおよびプログラムの信号グルー
プを格納する。システム・バス１９と接続された入出力
装置１４〜１５が、大量のデータおよびプログラム信号
グループの格納装置、例えば磁気ディスク装置、システ
ムのユーザによるデータ入力のためのターミナル、およ
び遠隔場所とのデータおよびプログラムのグループの交
換のための通信装置を含む。システム・バス１９は、デ
ータ処理システムの構成要素間のデータおよびプログラ
ムのグループの交換のための主な経路を提供する。
次に第１Ｂ図においては、関連技術による多重プロセッ
サ・システムの第２の構成が示されている。一般に、シ
ステム・バス１９による代りにメモリー１＋制御装置１
４により構成要素が接続されることを除いて、同じ構成
要素が第１Ａ図における如き処理機能を行なうため人手
可能である。
サ・システムの第２の構成が示されている。一般に、シ
ステム・バス１９による代りにメモリー１＋制御装置１
４により構成要素が接続されることを除いて、同じ構成
要素が第１Ａ図における如き処理機能を行なうため人手
可能である。
メモリー＋１．ｌＪ御装置１４は、典型的には、制御信
号に応答してデータ処理システムの構成要素の接続を行
なう電子スイッチである。このメモリー制御装置１４は
また、バス指向のデータ処理システムにおいて一般に流
通する競合状態の解消の如き機能を１足イ共することも
できる。
号に応答してデータ処理システムの構成要素の接続を行
なう電子スイッチである。このメモリー制御装置１４は
また、バス指向のデータ処理システムにおいて一般に流
通する競合状態の解消の如き機能を１足イ共することも
できる。
第１Ａ図および第１Ｂ図のデータ処理システムは、典型
的には中央処理装置が同じ形式のものであるように関連
技術において構成される。同質のデータ処理システムに
おいては、オペレーティング・システムが同じかあるい
は類似しており、構成装置が同じか類似しており、また
データ処理システムに対して外部の装置において実施さ
れる操作が同じかあるいは類似する。
的には中央処理装置が同じ形式のものであるように関連
技術において構成される。同質のデータ処理システムに
おいては、オペレーティング・システムが同じかあるい
は類似しており、構成装置が同じか類似しており、また
データ処理システムに対して外部の装置において実施さ
れる操作が同じかあるいは類似する。
中央処理装置が同種であっても、中央処理装置間の競合
を阻止するためかなりの努力が払われ、これによりデー
タ処理システムの資源に対する異なるアクティビティ間
の競合を阻止する。
を阻止するためかなりの努力が払われ、これによりデー
タ処理システムの資源に対する異なるアクティビティ間
の競合を阻止する。
例えば、中央処理システムの１つが複数の中央処理装置
間での資源およびタスクの割当てを行なうよう選択する
ことができ、こわによりその時実行中であり得る複数の
プログラムによる資源に対する競合を防止する。システ
ムの資源は、データ処理機能を行なう目的で中央処理装
置がアクセスする記憶装置、ターミナル、主記憶装置の
記憶場所、および他のデータ処理機構である。この関係
は一般にマスター／スレーブ関係と呼ばれるが、これは
選択されたプロセッサにより表明される制御の攻である
。しかし、同じオペレーティング・システムの制御下で
作動する中央処理装置がデータ処理システムの相当のメ
ンバーの下で作動し得る（マスター／スレーブ関係と対
照的）いくつかのデータ処理システムが設計可能である
。下記の文献は、複数の中央処理装置が、依然としてシ
ステムの資源の競合をを生じるマスター／スレーブ関係
なしに１つのデータ処理システムに包含し得る方法の事
例を提供する。
間での資源およびタスクの割当てを行なうよう選択する
ことができ、こわによりその時実行中であり得る複数の
プログラムによる資源に対する競合を防止する。システ
ムの資源は、データ処理機能を行なう目的で中央処理装
置がアクセスする記憶装置、ターミナル、主記憶装置の
記憶場所、および他のデータ処理機構である。この関係
は一般にマスター／スレーブ関係と呼ばれるが、これは
選択されたプロセッサにより表明される制御の攻である
。しかし、同じオペレーティング・システムの制御下で
作動する中央処理装置がデータ処理システムの相当のメ
ンバーの下で作動し得る（マスター／スレーブ関係と対
照的）いくつかのデータ処理システムが設計可能である
。下記の文献は、複数の中央処理装置が、依然としてシ
ステムの資源の競合をを生じるマスター／スレーブ関係
なしに１つのデータ処理システムに包含し得る方法の事
例を提供する。
１９７１年１２月２８日発行のＧ、 Ｓ、 ！Ｉｏｆｆ
およびｎ、 ｐ。
およびｎ、 ｐ。
Ｋｅｌｌｙの米国特許第：ｌ、［ｉ：１１，４０５号「
プロセッサ間のマイクロプログラムの共用方法」におい
ては、２つのマイクロプログラム化された処理装置がマ
イクロプログラムのレパートリの共用を許す制御要素を
共用する。オペレーティング・システムの適当な呼出し
により、マイクロプログラム化された処理装置の第１の
ものからの；し制御信号が第２のマイクロプログラム化
された処理装置へ転送される。事実、このような形態は
、監視プログラムが制御するオペレーティング・システ
ムにより資源が割付けられた１つの処理装置として最も
よく説明することができる。
プロセッサ間のマイクロプログラムの共用方法」におい
ては、２つのマイクロプログラム化された処理装置がマ
イクロプログラムのレパートリの共用を許す制御要素を
共用する。オペレーティング・システムの適当な呼出し
により、マイクロプログラム化された処理装置の第１の
ものからの；し制御信号が第２のマイクロプログラム化
された処理装置へ転送される。事実、このような形態は
、監視プログラムが制御するオペレーティング・システ
ムにより資源が割付けられた１つの処理装置として最も
よく説明することができる。
監視プログラムの使用ならびに２つの処理装置間の接続
が、本発明において記述される同種の処理装置の関係か
らこの形態を識別する。
が、本発明において記述される同種の処理装置の関係か
らこの形態を識別する。
１９７８年１２月２６日発行のＩｌ、 Ｌ、 Ｓｉｅｇ
ｅｌ、Ｇ、 Ｆ。
ｅｌ、Ｇ、 Ｆ。
ＭｕｃＬｈｉｎｇ、 Ｊｒ、およびＥ、 、１．Ｒａｄ
ｋｏｗｓｋｉの米国特許第４，１３１，９４１号「リン
クされたマイクロプログラム化された複数の処理装置」
においては、複数のプロセッサが独立的に作動すること
、あるいはマスター／スレーブ関係が介在し得るように
再構成さすることを許容する複数のプロセッサの形態が
記述されている。複数のプロセッサが相互に連結され、
例え独立的と説明されるモードにおいて作動中でも独立
的ではなく、形態の決定およびアクティビティの割付け
のための監視制御構造に従属する。弧部、アクティビテ
ィの割付けの制御は、資源の割付けの制御を示唆する。
ｋｏｗｓｋｉの米国特許第４，１３１，９４１号「リン
クされたマイクロプログラム化された複数の処理装置」
においては、複数のプロセッサが独立的に作動すること
、あるいはマスター／スレーブ関係が介在し得るように
再構成さすることを許容する複数のプロセッサの形態が
記述されている。複数のプロセッサが相互に連結され、
例え独立的と説明されるモードにおいて作動中でも独立
的ではなく、形態の決定およびアクティビティの割付け
のための監視制御構造に従属する。弧部、アクティビテ
ィの割付けの制御は、資源の割付けの制御を示唆する。
更に、この米国特許により記述されるデータ処理システ
ムは、単一のオペレーティング・システムを用いるか、
あるいは複数の同じオペレーティング・システムを存す
る。この米国特許の発明は、制御可能な形態による単一
のデータ処理システムとしては最もよく記述されるよう
に思われる。本発明は、異なるオペレーティング・シス
テムにより独立的に作動するデータ処理システムに関す
るものである。
ムは、単一のオペレーティング・システムを用いるか、
あるいは複数の同じオペレーティング・システムを存す
る。この米国特許の発明は、制御可能な形態による単一
のデータ処理システムとしては最もよく記述されるよう
に思われる。本発明は、異なるオペレーティング・シス
テムにより独立的に作動するデータ処理システムに関す
るものである。
１９８０年４月２９日発行のｎ、 Ｌ、 ｌｌａｗｌｉ
ｎｇｓおよびｎ、 Ｄ、 ＭａＬｈｅｗｓの米国特許第
４，２００，９３０号「データ通信サブシステムのた
めのアダプタ・クラスタ・モジュール」においては、ホ
スト処理装置が入出力信号によるルーチン通信機能を生
じるため複数のデータ通信サブシステムを接続させるこ
とができる。データ通信サブシステムがホスト処理装置
の故障の場合に通信を続けることはできるが、データ通
信サブシステムに対するホスト処理装置の役割は、明ら
かにマスター／スレーブ関係のそれである。相当のプロ
セッサ関係は、データ通信サブシステムがホスト処理装
置に対して使用可能な全ての資源に対してはアクセスし
ない故に妥当しない。
ｎｇｓおよびｎ、 Ｄ、 ＭａＬｈｅｗｓの米国特許第
４，２００，９３０号「データ通信サブシステムのた
めのアダプタ・クラスタ・モジュール」においては、ホ
スト処理装置が入出力信号によるルーチン通信機能を生
じるため複数のデータ通信サブシステムを接続させるこ
とができる。データ通信サブシステムがホスト処理装置
の故障の場合に通信を続けることはできるが、データ通
信サブシステムに対するホスト処理装置の役割は、明ら
かにマスター／スレーブ関係のそれである。相当のプロ
セッサ関係は、データ通信サブシステムがホスト処理装
置に対して使用可能な全ての資源に対してはアクセスし
ない故に妥当しない。
□年−月−日出願のＴ、 Ｓ、 １ｌｉｒｓｃｈ％Ｊ、
Ｗ。
Ｗ。
５ｔｏｎｉｅｒおよびＴ、 ０．１ｌｏｌｔｅｙの米国
特許出願第 号「独立したオペレーティング・
システムを有するマイクロコンピュータ・システム」に
おいては、ＭＯＤ４００オペレーティング・システムを
持つＬＳＩ−６プロセツサと、ＭＳ−ＤＯＳまたはＣＰ
Ｍ−６８オペレーテイング・システムを持つ Ｉｎｔｅ
１社８０８６プロセツサが処理のレスポンシビリテイを
共用している（Ｍｏｔｏｒｏｌａ社６８０９マイクロプ
ロセッサも含まれるが、一般に入出力コントローラとし
て機能する。）、ＬＳＩ−６プロセツサは、 Ｉｎｔｅ
１社８０８６プロセツサに対してはアクセスできないメ
モリー空間を有する。更に、６８０９マイクロプロセツ
サにより行なわれる入出力の開操作はＬＳＩ−６プロセ
ツサによってのみ開始することができ、その結果Ｉｎｔ
ｅ１８０８６がマスター／スレーブ関係の一形態である
ＬＳＩ−６プロセツサの介入によってのみこの資源にア
クセスする。
特許出願第 号「独立したオペレーティング・
システムを有するマイクロコンピュータ・システム」に
おいては、ＭＯＤ４００オペレーティング・システムを
持つＬＳＩ−６プロセツサと、ＭＳ−ＤＯＳまたはＣＰ
Ｍ−６８オペレーテイング・システムを持つ Ｉｎｔｅ
１社８０８６プロセツサが処理のレスポンシビリテイを
共用している（Ｍｏｔｏｒｏｌａ社６８０９マイクロプ
ロセッサも含まれるが、一般に入出力コントローラとし
て機能する。）、ＬＳＩ−６プロセツサは、 Ｉｎｔｅ
１社８０８６プロセツサに対してはアクセスできないメ
モリー空間を有する。更に、６８０９マイクロプロセツ
サにより行なわれる入出力の開操作はＬＳＩ−６プロセ
ツサによってのみ開始することができ、その結果Ｉｎｔ
ｅ１８０８６がマスター／スレーブ関係の一形態である
ＬＳＩ−６プロセツサの介入によってのみこの資源にア
クセスする。
の米国特許出願箱 号「多重
プロセッサ・システム・アーキテクチャ」においては、
２つのプロセッサの通信について記載されている。木出
願においえは、干渉のないメモリーの共用が、各プロセ
ッサ・システムと関連したバスをｉｔ’ｌ制御すること
により達成されている。これらのバスは特定のメモリー
領域と接続され、１つのプロセッサから第２のプロセッ
サ専用のメモリーをアクセスするため、第１のプロセッ
サのバスが第２のプロセッサのバスと接続されている。
２つのプロセッサの通信について記載されている。木出
願においえは、干渉のないメモリーの共用が、各プロセ
ッサ・システムと関連したバスをｉｔ’ｌ制御すること
により達成されている。これらのバスは特定のメモリー
領域と接続され、１つのプロセッサから第２のプロセッ
サ専用のメモリーをアクセスするため、第１のプロセッ
サのバスが第２のプロセッサのバスと接続されている。
各バスと関連する装置が、他のプロセッサのバスにアク
セスする能力を制御し、これにより各プロセッサのシス
テム資源に対するアクセスを有効に制限する。
セスする能力を制御し、これにより各プロセッサのシス
テム資源に対するアクセスを有効に制限する。
更に最近、関心は複数の中央処理装置を内蔵するデータ
処理システムに示され、この中央処理装置は一般に同種
でない（一般に、互換性のない）特性を有する。同種で
ない中央処理装置の使用できることは、特に複数のプロ
グラム・レパートリの可用性を提供するシステム・ユー
ザにとって特に有利であり得る。理想的には、全ての中
央処理装置は、対等の関係を持たねばならない、即ち関
連技術に関して記述された補助的な保護機構の利点もな
く、かつ１つの中央処理装置が全てのアクティビティお
よび資源の割付けを制御するマスター／スレーブ関係を
持つことなく、全データ処理システム資源のアクセスが
可能でなければならない。多くの中央処理装置は、資源
の割付けを行なうため必要なハードウェアおよび（また
は）ソフトウェアの機能を持たない。それにも拘らず、
中央処理装置間の相当の関係は望ましい多重プロセッサ
の関係であり、処理システムの容易な拡張性を可能にす
る。
処理システムに示され、この中央処理装置は一般に同種
でない（一般に、互換性のない）特性を有する。同種で
ない中央処理装置の使用できることは、特に複数のプロ
グラム・レパートリの可用性を提供するシステム・ユー
ザにとって特に有利であり得る。理想的には、全ての中
央処理装置は、対等の関係を持たねばならない、即ち関
連技術に関して記述された補助的な保護機構の利点もな
く、かつ１つの中央処理装置が全てのアクティビティお
よび資源の割付けを制御するマスター／スレーブ関係を
持つことなく、全データ処理システム資源のアクセスが
可能でなければならない。多くの中央処理装置は、資源
の割付けを行なうため必要なハードウェアおよび（また
は）ソフトウェアの機能を持たない。それにも拘らず、
中央処理装置間の相当の関係は望ましい多重プロセッサ
の関係であり、処理システムの容易な拡張性を可能にす
る。
従って、ａ数の（通常）互換性のない中央処理装置が１
つのデータ処理システムに接続されること、および１つ
の階層的な関係が中央処理装置間に存在することを要求
することなく競合なしに作動することを許容する手法に
対する需要が認められてきた。
つのデータ処理システムに接続されること、および１つ
の階層的な関係が中央処理装置間に存在することを要求
することなく競合なしに作動することを許容する手法に
対する需要が認められてきた。
（発明の要約）
本発明の目的は、従来技術の諸問題を克服する改善され
たデータ処理システムの提供にある。
たデータ処理システムの提供にある。
本発明の１つの特徴は、複数の中央処理装置を備えた改
善さねたデータ処理システムの提供にある。
善さねたデータ処理システムの提供にある。
本発明の別の特徴は、異なるオペレーティング・システ
ムを使用する複数の中央処理装置を備えた改善されたデ
ータ処理システムの提供にある。
ムを使用する複数の中央処理装置を備えた改善されたデ
ータ処理システムの提供にある。
本発明の更に別の特徴は、異なるオペレーティング・シ
ステムの下で複数の中央処理装置が命令を実行し、この
中央処理装置が同等の関係を持つ改善されたデータ処理
システムの提供にある。
ステムの下で複数の中央処理装置が命令を実行し、この
中央処理装置が同等の関係を持つ改善されたデータ処理
システムの提供にある。
本発明の更に特定の特徴は、中央処理装置間の対話を制
御しながら、１つのデータ処理システムの２つの中央処
理装置が対等な関係で作動することを許す装置の提供に
ある。
御しながら、１つのデータ処理システムの２つの中央処
理装置が対等な関係で作動することを許す装置の提供に
ある。
本発明の更に他の特徴は、例え接続される中央処理シス
テムが、データ処理システムのオペレーティング・シス
テム１０および（または）信号構造との互換性がないオ
ペレーティング・システムおよび（または）信号構造を
使用しても、全ての中央処理装置が対等な関係を有する
データ処理システムに対して１つの中央処理装置が接続
されることを許すことにある。
テムが、データ処理システムのオペレーティング・シス
テム１０および（または）信号構造との互換性がないオ
ペレーティング・システムおよび（または）信号構造を
使用しても、全ての中央処理装置が対等な関係を有する
データ処理システムに対して１つの中央処理装置が接続
されることを許すことにある。
上記および他の特徴は、本発明によれば、データ処理シ
ステムにおいて接続されるべき複数の中央処理装置／オ
ペレーティング・システムの組合せが前記の中央処理装
置／オペレーティング・システムの組合せに割当てられ
ながった資源の意図の有無を問わない使用を阻止する適
当な機構を有することを保証することによって達成され
る。この内ｆｆ５ａ！構が各中央処理装置／オペレーテ
ィング・システムの組合せに使用できるならば、各中央
処理装置／オペレーティング・システムの組合せは対等
な関係において作動し得る、即ちデータ処理システムの
全ての資源に対してアクセスできる。初期化手順におい
ては、システムの資源は各中央処理装置に対して割付け
られる。データ処理システムの作動中、これらの資源は
中央処理装置間に動的に再割付けが可能である。
ステムにおいて接続されるべき複数の中央処理装置／オ
ペレーティング・システムの組合せが前記の中央処理装
置／オペレーティング・システムの組合せに割当てられ
ながった資源の意図の有無を問わない使用を阻止する適
当な機構を有することを保証することによって達成され
る。この内ｆｆ５ａ！構が各中央処理装置／オペレーテ
ィング・システムの組合せに使用できるならば、各中央
処理装置／オペレーティング・システムの組合せは対等
な関係において作動し得る、即ちデータ処理システムの
全ての資源に対してアクセスできる。初期化手順におい
ては、システムの資源は各中央処理装置に対して割付け
られる。データ処理システムの作動中、これらの資源は
中央処理装置間に動的に再割付けが可能である。
本発明の上記および他の特徴については、図面に関して
以降の記述を読めば理解されよう。
以降の記述を読めば理解されよう。
（図面の簡単な説明）
第２Ａ図においては、一般に互換性のない多重プロセッ
サのデータ処理システムの２つのオペレーティング・シ
ステム／中央処理装置が同等な関係をとることを許容す
る主な構成要素が示される。各中央処理装置は、これと
関連のある装置、ソフトウェア手順、あるいはアドレス
の生成を阻止するソフトウェア・プログラムを有し、あ
るいは中央処理袋装置からは入出力装置に対するアクセ
スの試みは一般にできない。この装置は、中央処理装置
１１の一部としてのアドレス生成装置Ｉ１１ 、および
中央処理装置１２の一部としてのアドレス生成保護装置
＋２１として示されている。主記憶装置１５は、複数の
領域に分割されている。領域＋５１は中央処理装置ＩＩ
の作動を制御するオペレーティング・システムのため留
保されるが、領域１５２は中央処理装置１２の作動を制
御するオペレーティング・システムのため留保された主
記憶装置の一部である。領域＋５３で示される主記憶装
置の部分は、中央処理装置１１のデータ／コードのため
留保されるが、領＠１５４は中央処理装置１２のデータ
／コードのため留保されている。領域＋５５は共通領域
で、中央処理装置１１および中央処理装置１２の双方に
アクセス可能である。
サのデータ処理システムの２つのオペレーティング・シ
ステム／中央処理装置が同等な関係をとることを許容す
る主な構成要素が示される。各中央処理装置は、これと
関連のある装置、ソフトウェア手順、あるいはアドレス
の生成を阻止するソフトウェア・プログラムを有し、あ
るいは中央処理袋装置からは入出力装置に対するアクセ
スの試みは一般にできない。この装置は、中央処理装置
１１の一部としてのアドレス生成装置Ｉ１１ 、および
中央処理装置１２の一部としてのアドレス生成保護装置
＋２１として示されている。主記憶装置１５は、複数の
領域に分割されている。領域＋５１は中央処理装置ＩＩ
の作動を制御するオペレーティング・システムのため留
保されるが、領域１５２は中央処理装置１２の作動を制
御するオペレーティング・システムのため留保された主
記憶装置の一部である。領域＋５３で示される主記憶装
置の部分は、中央処理装置１１のデータ／コードのため
留保されるが、領＠１５４は中央処理装置１２のデータ
／コードのため留保されている。領域＋５５は共通領域
で、中央処理装置１１および中央処理装置１２の双方に
アクセス可能である。
第２Ａ図においては、主記憶装置１５の記憶場所の割付
けについて更に詳細に記号的に示されている。関連する
中央処理装置のオペレーティング・システムのため留保
された領域＋５１および１５２はそれぞれ、同等の関係
の作動のため重要な２つのサブ領域（それぞれ、１５１
Ａおよび１５１ Ｂ、および１５２Ａおよび１５２Ｂ
）を有する。
けについて更に詳細に記号的に示されている。関連する
中央処理装置のオペレーティング・システムのため留保
された領域＋５１および１５２はそれぞれ、同等の関係
の作動のため重要な２つのサブ領域（それぞれ、１５１
Ａおよび１５１ Ｂ、および１５２Ａおよび１５２Ｂ
）を有する。
このサブ領域 ＋５１Ａおよび ＋５２Ａは、資源のリ
スト、即ち、関連する中央処理装置のため保留された入
出力装置および留保された主記憶装置の領域を提供する
。サブ領域１５１Ｂおよび１５２ Ｂは、２つの中央処
理システムが通信できる手順を提供する。望ましい実施
態様においては、この通信は、典型的にはデータ処理シ
ステムのメール・ボックスと呼ばれる手法を用いて、両
方の中央処理装置１１および１２により使用されるため
保留された主記憶装置１５の部分のサブ領域１５５Ａを
介して行なわれる。この手法においては、メツセージは
第１の中央処理装置によりメール・ボックス１５５ Ａ
に残され、第２の中央処理装置はこのメール・ボックス
を周期的に読出すか、あるいはメツセージが得られるこ
とを第１の中央処理装置により警報される。メール・ボ
ックス ＋５５Ａの内容の読出しと同時に、第２の中央
処理装置は適当な応答を行なうことができる。
スト、即ち、関連する中央処理装置のため保留された入
出力装置および留保された主記憶装置の領域を提供する
。サブ領域１５１Ｂおよび１５２ Ｂは、２つの中央処
理システムが通信できる手順を提供する。望ましい実施
態様においては、この通信は、典型的にはデータ処理シ
ステムのメール・ボックスと呼ばれる手法を用いて、両
方の中央処理装置１１および１２により使用されるため
保留された主記憶装置１５の部分のサブ領域１５５Ａを
介して行なわれる。この手法においては、メツセージは
第１の中央処理装置によりメール・ボックス１５５ Ａ
に残され、第２の中央処理装置はこのメール・ボックス
を周期的に読出すか、あるいはメツセージが得られるこ
とを第１の中央処理装置により警報される。メール・ボ
ックス ＋５５Ａの内容の読出しと同時に、第２の中央
処理装置は適当な応答を行なうことができる。
次に第３図においては、２つの中央処理装置１１および
１２を持つデータ処理システムの一部が示されている。
１２を持つデータ処理システムの一部が示されている。
中央処理装置１１が直接システム・バス１９と接続され
ている。中央処理装置１２は、システム・バス・インタ
ーフェース装置３１によりシステム・バス１９と接続さ
れている。このシステム・バス・インターフェース装置
および中央処理装置１２は専用記憶装置３２と接続され
ている。
ている。中央処理装置１２は、システム・バス・インタ
ーフェース装置３１によりシステム・バス１９と接続さ
れている。このシステム・バス・インターフェース装置
および中央処理装置１２は専用記憶装置３２と接続され
ている。
次に第４図においては、第１のオペレーティング・シス
テム手順を第２のオペレーティング手順により呼出すこ
とができる手法が示されている。
テム手順を第２のオペレーティング手順により呼出すこ
とができる手法が示されている。
ステップ４０１においては、第２のオペレーティング・
システム・プロセスが、第１の処理システムによっての
み実行できるプロセス、即ち入出力操作を要求する。第
２のオペレーティング・システムは、あたかも第２のオ
ペレーティング・システムがこのプロセスを実現するこ
とができるかのように第２のオペレーティング・システ
ムの装置ドライバ・モジュール１０２と対話する。
システム・プロセスが、第１の処理システムによっての
み実行できるプロセス、即ち入出力操作を要求する。第
２のオペレーティング・システムは、あたかも第２のオ
ペレーティング・システムがこのプロセスを実現するこ
とができるかのように第２のオペレーティング・システ
ムの装置ドライバ・モジュール１０２と対話する。
この第２のオペレーティング・システム装置ドライバ・
モジュールは、プロセスの実行の代りに、第２のオペレ
ーティング・システム・プロセッサ割込み機構機能４０
３および共用された主記憶場所４０４によフて、ドライ
−バ・モジュールをプロセッサ割込み機構ドライバ・モ
ジュール４０５に与える。第２のオペレーティング・シ
ステム・プロセッサ割込み機能４０３およびプロセッサ
機構ドライバ・モジュール４０５は割込み信号を交換す
ることができる。プロセッサ割込みライブラリ・ルーチ
ン４０６は、第２のオペレーティング・システムが要求
するアクティビティに適合し、その結果生じるプロセス
・ブロックを第１のオペレーティング・システムの入出
力サーバ４０７へ与える。この人出力サーバ４０７は、
適当な信号を第１のオペレーティング・システムの通信
およびドライバ・モジュール４０８に与えて、第２のオ
ペレーティング・システム。
モジュールは、プロセスの実行の代りに、第２のオペレ
ーティング・システム・プロセッサ割込み機構機能４０
３および共用された主記憶場所４０４によフて、ドライ
−バ・モジュールをプロセッサ割込み機構ドライバ・モ
ジュール４０５に与える。第２のオペレーティング・シ
ステム・プロセッサ割込み機能４０３およびプロセッサ
機構ドライバ・モジュール４０５は割込み信号を交換す
ることができる。プロセッサ割込みライブラリ・ルーチ
ン４０６は、第２のオペレーティング・システムが要求
するアクティビティに適合し、その結果生じるプロセス
・ブロックを第１のオペレーティング・システムの入出
力サーバ４０７へ与える。この人出力サーバ４０７は、
適当な信号を第１のオペレーティング・システムの通信
およびドライバ・モジュール４０８に与えて、第２のオ
ペレーティング・システム。
ユーザが最初から要求するプロセスを実行させる。
（望ましい実施態様の作用）
理想的な多重プロセッサ形態においては、全ての中央処
理装置が、中央処理装置間の資源の区画を保証する補助
保護機４１町を要求することなく、データ処理システム
の全ての資源にアクセスする。更に、多くのオペレーテ
ィング・システム／中央処理装置の組合せは、別の中央
処理装置に対して割当てられた資源へのアクセスの試み
をＩＩｌ、Ｉ−ｔＬすることができる手順および（また
は）装置を有する。例えば、選択された入出力チャネル
のアクセスのための手順の如きある中央処理装置のアク
ティビティは、データ処理システムと接続される中央処
理装置によっては可能ではない。同様に、データ処理シ
ステムと接続される中央処理装置は、データ処理システ
ムの残部と信号グループを交換することができ、また接
続されるデータ処理システムとは異なるプロトコルおよ
びフォーマットを使用することができる。これらの相違
の事例は、システム・バス信号経路の幅であり、システ
ム・バスが異なる機能の専用化される個々のグループの
信号経路を有するかどうかである。最後に、競合は初期
化の間に生じ得る。例えば、異なる中央処理装置は、主
記憶装置の重なる領域における必要な初期化手順を見出
すことを予期し得る。本発明は、別のオペレーティング
・システム／中央処理装置の組合せを１つのデータ処理
システムの他のオペレーティング・システム／中央処理
装置に対して対等な関係で処理することを許容し得る手
法および装置を開示する。
理装置が、中央処理装置間の資源の区画を保証する補助
保護機４１町を要求することなく、データ処理システム
の全ての資源にアクセスする。更に、多くのオペレーテ
ィング・システム／中央処理装置の組合せは、別の中央
処理装置に対して割当てられた資源へのアクセスの試み
をＩＩｌ、Ｉ−ｔＬすることができる手順および（また
は）装置を有する。例えば、選択された入出力チャネル
のアクセスのための手順の如きある中央処理装置のアク
ティビティは、データ処理システムと接続される中央処
理装置によっては可能ではない。同様に、データ処理シ
ステムと接続される中央処理装置は、データ処理システ
ムの残部と信号グループを交換することができ、また接
続されるデータ処理システムとは異なるプロトコルおよ
びフォーマットを使用することができる。これらの相違
の事例は、システム・バス信号経路の幅であり、システ
ム・バスが異なる機能の専用化される個々のグループの
信号経路を有するかどうかである。最後に、競合は初期
化の間に生じ得る。例えば、異なる中央処理装置は、主
記憶装置の重なる領域における必要な初期化手順を見出
すことを予期し得る。本発明は、別のオペレーティング
・システム／中央処理装置の組合せを１つのデータ処理
システムの他のオペレーティング・システム／中央処理
装置に対して対等な関係で処理することを許容し得る手
法および装置を開示する。
望ましい実施態様においては、ホストの中央処理装置１
１が、ＭＯＤ４００オペレーティング・システムの制御
下で作動するｌｌｏｎｃｙｗｅｌｌ −Ｂｕｌ１社ＭＲ
Ｘデータ処理システムである。このＭＯＤ４００オペレ
ーティング・システムは、システムの信頼性を提供する
手順を含む。データ処理システムにＵＮＩＸオペレーテ
ィング・システムを使用するユーザ・プログラムの広い
レパートリを実行する能力を与えるために、ＵＮＩＸオ
ペレーティング・システムの制御下で作動する中央処理
装置１２が選択された。しかし、選択された中央処理装
置によりユーザ・プログラムを実行するため使用可能な
ＵＮＩＸオペレーティング・システムの実現のためには
、必要な保護機構では不充分と考えられた。先に引用し
た米国特許出願「異なるオペレーティング・システムを
使用する中央処理装置を備えたデータ処理システムにお
ける交互の資源区分強制を行なう装置および方法」は、
データ処理システムまたは中央処理装置の改変なしに、
アクセス保護機構を供給するための装置および方法を提
供する。
１が、ＭＯＤ４００オペレーティング・システムの制御
下で作動するｌｌｏｎｃｙｗｅｌｌ −Ｂｕｌ１社ＭＲ
Ｘデータ処理システムである。このＭＯＤ４００オペレ
ーティング・システムは、システムの信頼性を提供する
手順を含む。データ処理システムにＵＮＩＸオペレーテ
ィング・システムを使用するユーザ・プログラムの広い
レパートリを実行する能力を与えるために、ＵＮＩＸオ
ペレーティング・システムの制御下で作動する中央処理
装置１２が選択された。しかし、選択された中央処理装
置によりユーザ・プログラムを実行するため使用可能な
ＵＮＩＸオペレーティング・システムの実現のためには
、必要な保護機構では不充分と考えられた。先に引用し
た米国特許出願「異なるオペレーティング・システムを
使用する中央処理装置を備えたデータ処理システムにお
ける交互の資源区分強制を行なう装置および方法」は、
データ処理システムまたは中央処理装置の改変なしに、
アクセス保護機構を供給するための装置および方法を提
供する。
対等な処理関係は資源およびアクティビティに対するデ
ータ処理システムの中央処理装置間の相当性をもたらす
が、特殊な状況を許容するため２つの状態が与えられね
ばならない。この特殊な状況の第１は、データ信号を交
換するためシステムが使用するプロトコルと関連する。
ータ処理システムの中央処理装置間の相当性をもたらす
が、特殊な状況を許容するため２つの状態が与えられね
ばならない。この特殊な状況の第１は、データ信号を交
換するためシステムが使用するプロトコルと関連する。
システム・バスのプロトコルとは、主記憶装置の構成が
関連している。典型的には、データ・グループをシステ
ム・バスへ転送する際、「ホスト」である中央処理装置
＋１がシステム・バスで作動することになり、データ・
グループの別の操作を必要としない。しかし、一般に異
なるシステム・バスのプロトコルで作動するようなった
「ゲスト」の中央処理装置は、中央処理装置１２および
システム・バス間の信号グループの転送を許容するには
システム・バスのインターフェース装置３１を必要とす
ることになろう。このシステム・バス・′インターフェ
ース装置２１は、中央処理装置１２によって可能な程度
に、適当な制御信号を生じることができ、また必要な場
合、データ処理システムの残部と一致するようにデータ
・グループの大きさを調整することができる。
関連している。典型的には、データ・グループをシステ
ム・バスへ転送する際、「ホスト」である中央処理装置
＋１がシステム・バスで作動することになり、データ・
グループの別の操作を必要としない。しかし、一般に異
なるシステム・バスのプロトコルで作動するようなった
「ゲスト」の中央処理装置は、中央処理装置１２および
システム・バス間の信号グループの転送を許容するには
システム・バスのインターフェース装置３１を必要とす
ることになろう。このシステム・バス・′インターフェ
ース装置２１は、中央処理装置１２によって可能な程度
に、適当な制御信号を生じることができ、また必要な場
合、データ処理システムの残部と一致するようにデータ
・グループの大きさを調整することができる。
対等な処理関係は通常の操作の間、上記の如きデータ処
理システムの初期化の間に使用することができるが、１
つの中央処理装置が全ての中央処理装置に対する資源テ
ーブルをセットアツプする如き；ｂり御を行なわなけれ
ばならない。更に、前項に述べた望ましい実施態様の形
態においては、初期化中のゲスト中央処理装置は、ホス
トの中央処理装置によりアクセスされる主記憶場所と重
なる主記憶場所をアクセスするようプログラムされ、主
記憶装置には使用できない記憶場所をアクセスしようと
する。このような生じ得る問題を避けるため、専用記憶
装置３２がゲストの中央処理装置１２と接続される。デ
ータ処理システムの初期化中、ゲストの中央処理装置１
２に対する初期化データが、初期化中ゲストの中央処理
装置によりアクセスされる場所と対応する場所において
専用記憶装置３２におけるホスト中央処理装置によって
入力される。その後、ゲスト中央処理装置１２が初期化
される時、専用メモリー３４における記憶場所はゲスト
中央処理装置によりアドレス指定され、必要な初期化デ
ータがゲスト中央処理装置１２へ転送される。
理システムの初期化の間に使用することができるが、１
つの中央処理装置が全ての中央処理装置に対する資源テ
ーブルをセットアツプする如き；ｂり御を行なわなけれ
ばならない。更に、前項に述べた望ましい実施態様の形
態においては、初期化中のゲスト中央処理装置は、ホス
トの中央処理装置によりアクセスされる主記憶場所と重
なる主記憶場所をアクセスするようプログラムされ、主
記憶装置には使用できない記憶場所をアクセスしようと
する。このような生じ得る問題を避けるため、専用記憶
装置３２がゲストの中央処理装置１２と接続される。デ
ータ処理システムの初期化中、ゲストの中央処理装置１
２に対する初期化データが、初期化中ゲストの中央処理
装置によりアクセスされる場所と対応する場所において
専用記憶装置３２におけるホスト中央処理装置によって
入力される。その後、ゲスト中央処理装置１２が初期化
される時、専用メモリー３４における記憶場所はゲスト
中央処理装置によりアドレス指定され、必要な初期化デ
ータがゲスト中央処理装置１２へ転送される。
ホスト・データ処理システムとゲスト中央処理装置間の
信号グループに対するプロトコルおよびフォーマットに
おける相違を許容するために、システム・バス・インタ
ーフェース装置ｉ３１カホスト・データ処理システムと
ゲスト中央処理装置との間に接続することができる。シ
ステム・バス・インターフェース装置３１は、データ処
理システムからのデータ、命令および制御信号をゲスト
処理装置が作動するよう設計された信号フォーマット（
単数または複数）と互換性のあるフォーマットに変換す
る装置（即ち、第３図におけるシステム・バス１９）を
含む。このシステム・バス・インターフェース装置３１
はまた、データ処理システムのシステム・クロックおよ
びゲスト中央処理装置のシステム・クロックにおける相
違に対して信号グループをバッファする装置を有する。
信号グループに対するプロトコルおよびフォーマットに
おける相違を許容するために、システム・バス・インタ
ーフェース装置ｉ３１カホスト・データ処理システムと
ゲスト中央処理装置との間に接続することができる。シ
ステム・バス・インターフェース装置３１は、データ処
理システムからのデータ、命令および制御信号をゲスト
処理装置が作動するよう設計された信号フォーマット（
単数または複数）と互換性のあるフォーマットに変換す
る装置（即ち、第３図におけるシステム・バス１９）を
含む。このシステム・バス・インターフェース装置３１
はまた、データ処理システムのシステム・クロックおよ
びゲスト中央処理装置のシステム・クロックにおける相
違に対して信号グループをバッファする装置を有する。
同様に、このシステム・バス・インターフェース装置は
、ゲスト中央処理装置からのデータ、命令および制御信
号グループをシステム・バスにより使用され同期され得
るフォーマットへ変換するための装置を有する。
、ゲスト中央処理装置からのデータ、命令および制御信
号グループをシステム・バスにより使用され同期され得
るフォーマットへ変換するための装置を有する。
ゲスト中央処理装置とホスト・データ処理システムとの
間に転送されるこの信号グループの変換および同期は、
関連技術の手法により達成可能であり、−数的な特定技
術である。
間に転送されるこの信号グループの変換および同期は、
関連技術の手法により達成可能であり、−数的な特定技
術である。
ゲスト中央処理装置とホスト・データ処理システムとの
間で互換性のない手順については、互換性のない手順を
実行するための手法が第４図に示されている。要約すれ
ば、この手順の実行は、実行を要求する中央処理装置の
指令下で手順の実行が可能な中央処理装置によって行な
われる。各中央処理装置に第２の処理装置により手順を
実行することにより互換性のない手順を実行する能力を
与えることにより、ある中央処理装置には一般にアクセ
ス不能なデータ処理システム資源（例えば、入出力装置
）がデータ処理システムの全ての中央処理装置にとって
使用可能となる。
間で互換性のない手順については、互換性のない手順を
実行するための手法が第４図に示されている。要約すれ
ば、この手順の実行は、実行を要求する中央処理装置の
指令下で手順の実行が可能な中央処理装置によって行な
われる。各中央処理装置に第２の処理装置により手順を
実行することにより互換性のない手順を実行する能力を
与えることにより、ある中央処理装置には一般にアクセ
ス不能なデータ処理システム資源（例えば、入出力装置
）がデータ処理システムの全ての中央処理装置にとって
使用可能となる。
本発明については２つの（互換性のない）中央処理装置
に関して記述したが、本文に述べた手法は中央処理装置
間に対等な関係を提供するため多数の中央処理装置にお
いて使用できることが明らかであろう。
に関して記述したが、本文に述べた手法は中央処理装置
間に対等な関係を提供するため多数の中央処理装置にお
いて使用できることが明らかであろう。
本文の記述は、望ましい実施態様の作用を示すため含ま
れるもので、本発明の範囲を限定することを意図するも
のではない。本発明の範囲は頭書の特許請求の範囲によ
フてのみ限定されるべきである。本文の記述から、当業
者には本発明の主旨および範囲により包含されない多く
の変更例が明らかであろう。
れるもので、本発明の範囲を限定することを意図するも
のではない。本発明の範囲は頭書の特許請求の範囲によ
フてのみ限定されるべきである。本文の記述から、当業
者には本発明の主旨および範囲により包含されない多く
の変更例が明らかであろう。
第１Ａ図は関連技術による複数の中央処理装置を備えた
バス用のデータ処理システムのブロック図、第１Ｂ図は
従来技術による複数の中央処理装置を備えたメモリー・
コントローラ用データ処理シスデムのブロック図、第２
Ａ図は互換性のないオペレーティング・システム／中央
処理装置の組合せを有する多重プロセッサのデータ処理
システムにおいて対等なプロセッサ関係を実現するため
の装置を示す図、第２Ｂ図は同等なプロセッサ関係を有
する２つのオペレーティング・システム／中央処理装置
の組合せに対する主記憶装置の区画を示す図、第３図は
対等な関係を有する多重プロセッサのデータ処理システ
ムのため要求され得る別の楢成要素を示す図、および第
４図は第１のオペレーティング・システムにより１つの
データ処理システムと対話するユーザが如何にして第２
のオペレーティング・システムを必要とするプロセスを
呼出すことができるがを示すフローチャートである。 １１・・・中央処理装置、１２・・・中央処理装置、１
５・・・主記憶装置、■７・・・システム・バス・イン
ターフェース装置、１９・・・システム・バス、３１・
・・システム・バス・インターフェース装置、３１・・
・入力バッファ・レジスタ、３２・・・専用記憶装置、
ＩＩ＋・・・アドレス生成装置、＋２１・・・アドレス
生成保護装置、１５１ 、１５２ 、１５３ 、１５４
、１５５・・・領域、１５５ Ａ・・・メール・ボッ
クス、４０１・・・第２のオペレーティング・システム
・プロセス、４０２・・・第２のオペレーティング・シ
ステム・プロセッサ割込み機構機能、４０４・・・共用
主記憶場所、４０５・・・プロセッサ割込み機構ドライ
バ・モジュール、４０６・・・プロセッサ割込み機構ラ
イブラリ・ルーチン、４０７・・・第１のオペレーティ
ング・システム入出力サーバ、４０８−・・第１のオペ
レーティング・システム通信ドライバ・モジュール。 ＣンＬ ＬＩ；ｚ−） ＦＩＧ、 ／Ａ。 Ｆ／に、 ４゜
バス用のデータ処理システムのブロック図、第１Ｂ図は
従来技術による複数の中央処理装置を備えたメモリー・
コントローラ用データ処理シスデムのブロック図、第２
Ａ図は互換性のないオペレーティング・システム／中央
処理装置の組合せを有する多重プロセッサのデータ処理
システムにおいて対等なプロセッサ関係を実現するため
の装置を示す図、第２Ｂ図は同等なプロセッサ関係を有
する２つのオペレーティング・システム／中央処理装置
の組合せに対する主記憶装置の区画を示す図、第３図は
対等な関係を有する多重プロセッサのデータ処理システ
ムのため要求され得る別の楢成要素を示す図、および第
４図は第１のオペレーティング・システムにより１つの
データ処理システムと対話するユーザが如何にして第２
のオペレーティング・システムを必要とするプロセスを
呼出すことができるがを示すフローチャートである。 １１・・・中央処理装置、１２・・・中央処理装置、１
５・・・主記憶装置、■７・・・システム・バス・イン
ターフェース装置、１９・・・システム・バス、３１・
・・システム・バス・インターフェース装置、３１・・
・入力バッファ・レジスタ、３２・・・専用記憶装置、
ＩＩ＋・・・アドレス生成装置、＋２１・・・アドレス
生成保護装置、１５１ 、１５２ 、１５３ 、１５４
、１５５・・・領域、１５５ Ａ・・・メール・ボッ
クス、４０１・・・第２のオペレーティング・システム
・プロセス、４０２・・・第２のオペレーティング・シ
ステム・プロセッサ割込み機構機能、４０４・・・共用
主記憶場所、４０５・・・プロセッサ割込み機構ドライ
バ・モジュール、４０６・・・プロセッサ割込み機構ラ
イブラリ・ルーチン、４０７・・・第１のオペレーティ
ング・システム入出力サーバ、４０８−・・第１のオペ
レーティング・システム通信ドライバ・モジュール。 ＣンＬ ＬＩ；ｚ−） ＦＩＧ、 ／Ａ。 Ｆ／に、 ４゜
Claims (1)
- 【特許請求の範囲】 １、複数の資源と、 各々が選択された資源のみに対するアクセスを保証する
機構を含む複数の中央処理装置とを設け、少なくとも２
つの前記中央処理装置が非互換性の作動特性を有し、該
中央処理装置の各々が前記選択された資源を識別するフ
ァイルを有し、 前記データ処理システムの残部と非互換性の中央処理装
置が前記データ処理システムと接続されることを許容す
る互換性手段を設け、該互換性手段は前記の非互換性中
央処理装置が前記システム資源の全てをアクセスするこ
とを許容することを特徴とするデータ処理システム。 ２、前記互換性手段が、前記非互換性中央処理装置から
の信号グループを、前記データ処理システムの前記残部
により処理され得る信号グループへ変換し、かつ前記デ
ータ処理システムの前記残部からの信号グループを、前
記非互換性中央処理装置により処理され得る信号グルー
プへ変換するインターフェース手段を含むことを特徴と
する請求項１記載のデータ処理システム。 ３、前記互換性手段が、前記非互換性データ処理システ
ムからの信号に応答して、前記データ処理システムの残
部により手順を実行するための手順手段を含むことを特
徴とする請求項２記載のデータ処理システム。 ４、選択された資源に対するアドレスを確保する前記機
構が、生成されたアドレスが前記選択された資源に含ま
れることを検証する手段を含むことを特徴とする請求項
１記載のデータ処理システム。 ５、複数の中央処理装置を有するデータ処理システムを
提供する方法であって、該中央処理装置の少なくとも２
つが非互換性であり、前記複数のデータ処理システムの
各々が該複数の中央処理装置の他方と対等の関係を有す
る方法において、 関連した中央処理装置によりアクセス可能な資源を識別
するファイルを各中央処理装置と関連付け、 各データ処理システムにより生成される 各アドレスがアクセス可能な資源を識別する前記ファイ
ルに含まれることを保証し、 前記データ処理システムの全ての資源に 対する各中央処理装置のアクセスを許容するステップか
らなることを特徴とする方法。 ６、前記アクセス許容ステップが、 各非互換性中央処理装置毎に、前記データ 処理システムの残部により処理できない信号グループを
処理し、前記データ処理システムの前記残部により前記
非互換性中央処理装置に対して与えられる信号グループ
を前記非互換性中央処理装置により処理され得るフォー
マットへ変換し、前記中央処理装置により前記データ処
理システムの残部に対して与えられる信号グループを前
記データ処理システムの残部により処理され得るデータ
信号グループへ変換するステップを含むことを特徴とす
るデータ処理システムの中央処理装置間に対等の関係を
与える請求項５記載の方法。 ７、少なくとも１つの主記憶装置を含むデータ処理シス
テム資源と、 前記データ処理システム資源をアクセスすることができ
る第１の中央処理装置／オペレーティング・システムの
組合せとを設け、該第１の組合せは、アクセスできる資
源の第１のリストを含み、該第１の組合せにより生成さ
れるアドレスを保証する第１の機構が前記資源の関連付
けられたリストに含まれ、 前記第１の組合せと互換性のない第２の中央処理装置／
オペレーティング・システムの組合せを設け、該第２の
組合せは、アクセスできる資源の第２のリストと、該第
２の組合せにより生成されるアドレスが前記第２のリス
トに含まれることを保証する第１の機構とを含み、 前記第２の組合せと前記システム資源との間に接続され
、前記第２の組合せが前記システム資源と信号を交換す
ることを許容するインターフェース手段と、 前記第１および第２のファイル間に前記 データ処理システム資源を動的に再割付けする割付け手
段とを設けてなることを特徴とするデータ処理システム
。 ８、前記第２の組合せをして前記第１の組合せに前記非
互換性手順を実行するよう命令させることにより非互換
性手順を実行することを該第２の組合せに許容する手順
手段を更に設けることを特徴とする請求項７記載のデー
タ処理システム。 ９、前記主記憶装置が、前記第１の組合せおよび前記第
２の組合せに対してアクセス可能な場所を含み、該第１
の組合せと該第２の組合せとの間の通信が前記場所の手
段により生じることを特徴とする請求項８記載のデータ
処理システム。 １０、前記割付け手段が、 前記第１の組合せと関連する第１の通信部分と、 前記第２の組合せと関連する第２の通信部分と、 該第１の通信部分と該第２の通信部分に アクセスできる前記主記憶装置における記憶場所とを含
むことを特徴とする請求項７記載のデータ処理システム
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13605587A | 1987-12-21 | 1987-12-21 | |
| US136055 | 1987-12-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01200467A true JPH01200467A (ja) | 1989-08-11 |
| JP2757961B2 JP2757961B2 (ja) | 1998-05-25 |
Family
ID=22471054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63323182A Expired - Lifetime JP2757961B2 (ja) | 1987-12-21 | 1988-12-21 | 複数の中央処理装置間が対等の関係を有するデータ処理システム用の装置および方法 |
Country Status (21)
| Country | Link |
|---|---|
| US (1) | US5230065A (ja) |
| EP (1) | EP0321723B1 (ja) |
| JP (1) | JP2757961B2 (ja) |
| KR (1) | KR930004947B1 (ja) |
| CN (1) | CN1017287B (ja) |
| AU (1) | AU611735B2 (ja) |
| BR (1) | BR8806212A (ja) |
| CA (1) | CA1319444C (ja) |
| DE (1) | DE3854837T2 (ja) |
| DK (1) | DK713588A (ja) |
| ES (1) | ES2081285T3 (ja) |
| FI (1) | FI885867A7 (ja) |
| IL (1) | IL88165A (ja) |
| IN (1) | IN169421B (ja) |
| MX (1) | MX171923B (ja) |
| MY (1) | MY104844A (ja) |
| NO (1) | NO175123C (ja) |
| NZ (1) | NZ226733A (ja) |
| PT (1) | PT89256B (ja) |
| YU (1) | YU231188A (ja) |
| ZA (1) | ZA888197B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03156562A (ja) * | 1989-04-21 | 1991-07-04 | Internatl Business Mach Corp <Ibm> | バス間アダプタ |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69033092D1 (de) * | 1989-09-08 | 1999-06-10 | Auspex Systems Inc Santa Clara | Betriebssystemaufbau mit mehreren verarbeitungseinheiten |
| US5163131A (en) * | 1989-09-08 | 1992-11-10 | Auspex Systems, Inc. | Parallel i/o network file server architecture |
| JPH04251338A (ja) * | 1990-10-10 | 1992-09-07 | Fuji Xerox Co Ltd | プロセス間通信の制御方式 |
| US5550977A (en) * | 1992-05-18 | 1996-08-27 | Fujitsu Limited | Multi-media mailing method and apparatus |
| US5483647A (en) * | 1992-12-17 | 1996-01-09 | Bull Hn Information Systems Inc. | System for switching between two different operating systems by invoking the server to determine physical conditions to initiate a physical connection transparent to the user |
| US5519883A (en) * | 1993-02-18 | 1996-05-21 | Unisys Corporation | Interbus interface module |
| GB9310371D0 (en) * | 1993-05-19 | 1993-06-30 | Int Computers Ltd | Resource allocation in a computer system |
| EP0701716B1 (en) * | 1993-06-03 | 2002-08-14 | Network Appliance, Inc. | Method and file system for allocating blocks of files to storage space in a RAID disk system |
| US6138126A (en) | 1995-05-31 | 2000-10-24 | Network Appliance, Inc. | Method for allocating files in a file system integrated with a raid disk sub-system |
| US6604118B2 (en) | 1998-07-31 | 2003-08-05 | Network Appliance, Inc. | File system image transfer |
| US7174352B2 (en) | 1993-06-03 | 2007-02-06 | Network Appliance, Inc. | File system image transfer |
| DE69434381T2 (de) * | 1993-06-04 | 2006-01-19 | Network Appliance, Inc., Sunnyvale | Verfahren zur Paritätsdarstellung in einem Raid-Untersystem unter Verwendung eines nichtflüchtigen Speichers |
| CA2126740A1 (en) * | 1993-07-06 | 1995-01-07 | Naveen Jain | Method and system for incorporation of a utility function into an operating system |
| US5675771A (en) * | 1993-09-28 | 1997-10-07 | Bull Hn Information Systems Inc. | Mechanism for enabling emulation system users to directly invoke a number of host system facilities for executing host procedures either synchronously or asynchronously in a secure manner through automatically created shell mechanisms |
| US5432924A (en) * | 1993-12-15 | 1995-07-11 | Microsoft Corporation | Method and system for selectively applying an appropriate object ownership model |
| US5537542A (en) * | 1994-04-04 | 1996-07-16 | International Business Machines Corporation | Apparatus and method for managing a server workload according to client performance goals in a client/server data processing system |
| US5473773A (en) * | 1994-04-04 | 1995-12-05 | International Business Machines Corporation | Apparatus and method for managing a data processing system workload according to two or more distinct processing goals |
| JPH07311752A (ja) * | 1994-05-11 | 1995-11-28 | Internatl Business Mach Corp <Ibm> | 分散データ処理システム及び初期プログラムロード方法 |
| US5613068A (en) * | 1994-06-17 | 1997-03-18 | International Business Machines Corporation | Method for transferring data between processors on a network by establishing an address space for each processor in each other processor's |
| US5608884A (en) * | 1995-05-17 | 1997-03-04 | Dell Usa, L.P. | Commonly housed multiple processor type computing system and method of manufacturing the same |
| KR100197407B1 (ko) * | 1995-12-28 | 1999-06-15 | 유기범 | 전전자 교환기에 있어서 프로세서들간 통신버스구조 |
| US5754788A (en) * | 1995-12-28 | 1998-05-19 | Attachmate Corporation | Method and system for reconfiguring a communications stack |
| US6163761A (en) * | 1996-02-15 | 2000-12-19 | Henkel Corporation | System for monitoring and controlling production and method therefor |
| DE19708755A1 (de) * | 1997-03-04 | 1998-09-17 | Michael Tasler | Flexible Schnittstelle |
| US6366945B1 (en) * | 1997-05-23 | 2002-04-02 | Ibm Corporation | Flexible dynamic partitioning of resources in a cluster computing environment |
| US6192418B1 (en) * | 1997-06-25 | 2001-02-20 | Unisys Corp. | System and method for performing external procedure calls from a client program to a server program while both are operating in a heterogenous computer |
| US6151638A (en) * | 1997-06-25 | 2000-11-21 | Unisys Corp. | System and method for performing external procedure calls from a client program to a server program to a server program and back to the client program while both are running in a heterogenous computer |
| US6289391B1 (en) * | 1997-06-25 | 2001-09-11 | Unisys Corp. | System and method for performing external procedure calls from a server program to a client program while both are running in a heterogeneous computer |
| US6141697A (en) * | 1997-06-25 | 2000-10-31 | Unisys Corp. | System and method for performing external procedure calls in heterogeneous computer systems utilizing program stacks |
| US6006264A (en) * | 1997-08-01 | 1999-12-21 | Arrowpoint Communications, Inc. | Method and system for directing a flow between a client and a server |
| IL126149A (en) * | 1997-09-09 | 2003-07-31 | Sanctum Ltd | Method and system for protecting operations of trusted internal networks |
| US6457130B2 (en) | 1998-03-03 | 2002-09-24 | Network Appliance, Inc. | File access control in a multi-protocol file server |
| US6317844B1 (en) | 1998-03-10 | 2001-11-13 | Network Appliance, Inc. | File server storage arrangement |
| US6119244A (en) | 1998-08-25 | 2000-09-12 | Network Appliance, Inc. | Coordinating persistent status information with multiple file servers |
| ATE390788T1 (de) | 1999-10-14 | 2008-04-15 | Bluearc Uk Ltd | Vorrichtung und verfahren zur hardware-ausführung oder hardware-beschleunigung von betriebssystemfunktionen |
| JP4402797B2 (ja) * | 2000-03-02 | 2010-01-20 | 株式会社日立製作所 | 情報処理装置 |
| JP2001290665A (ja) * | 2000-04-11 | 2001-10-19 | Nec Software Hokuriku Ltd | プロセッサシステム |
| US6981244B1 (en) * | 2000-09-08 | 2005-12-27 | Cisco Technology, Inc. | System and method for inheriting memory management policies in a data processing systems |
| JP2002251326A (ja) * | 2001-02-22 | 2002-09-06 | Hitachi Ltd | 耐タンパ計算機システム |
| US8041735B1 (en) | 2002-11-01 | 2011-10-18 | Bluearc Uk Limited | Distributed file system and method |
| US7457822B1 (en) | 2002-11-01 | 2008-11-25 | Bluearc Uk Limited | Apparatus and method for hardware-based file system |
| US8707317B2 (en) * | 2004-04-30 | 2014-04-22 | Microsoft Corporation | Reserving a fixed amount of hardware resources of a multimedia console for system application and controlling the unreserved resources by the multimedia application |
| CN103105825A (zh) * | 2011-11-09 | 2013-05-15 | 上海华丰工业控制技术工程有限公司 | 一种电子控制单元及使用方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53139947A (en) * | 1977-05-13 | 1978-12-06 | Toshiba Corp | Information processing method in multi-system and its unit |
| JPS5544657A (en) * | 1978-09-26 | 1980-03-29 | Nippon Telegr & Teleph Corp <Ntt> | Decentralized control system |
| JPS58169660A (ja) * | 1982-03-31 | 1983-10-06 | Panafacom Ltd | マルチプロセツサシステムの構成方法 |
| JPS59117658A (ja) * | 1982-12-24 | 1984-07-07 | Fuji Facom Corp | マルチマイクロプロセツサシステムにおける共通バスアクセス管理装置 |
| JPS60136856A (ja) * | 1983-07-18 | 1985-07-20 | デ−タ−・ゼネラル・コ−ポレ−シヨン | デユアル・プロセツサを備えたデ−タ処理システム |
| JPS61121152A (ja) * | 1984-11-19 | 1986-06-09 | Fujitsu Ltd | プロセツサ間通信制御方式 |
| JPS62219052A (ja) * | 1986-01-10 | 1987-09-26 | ワイズ・テクノロジ− | 互換性を与えるための方法および仮想制御器 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1601955A (en) * | 1977-10-21 | 1981-11-04 | Marconi Co Ltd | Data processing systems |
| CA1147419A (en) * | 1978-10-31 | 1983-05-31 | Kenneth E. Bruce | Logic system for selectively reconfiguring an intersystem communication link |
| US4399504A (en) * | 1980-10-06 | 1983-08-16 | International Business Machines Corporation | Method and means for the sharing of data resources in a multiprocessing, multiprogramming environment |
| US4443846A (en) * | 1980-12-29 | 1984-04-17 | Sperry Corporation | Dual port exchange memory between multiple microprocessors |
| US4410962A (en) * | 1981-02-17 | 1983-10-18 | Pitney Bowes Inc. | Mailing system interface interconnecting incompatible communication systems |
| DE3173549D1 (en) * | 1981-03-16 | 1986-03-06 | Ibm | Improvements to digital data processing apparatus |
| US4574350A (en) * | 1982-05-19 | 1986-03-04 | At&T Bell Laboratories | Shared resource locking apparatus |
| US4648061A (en) * | 1982-11-09 | 1987-03-03 | Machines Corporation, A Corporation Of New York | Electronic document distribution network with dynamic document interchange protocol generation |
| US4679166A (en) * | 1983-01-17 | 1987-07-07 | Tandy Corporation | Co-processor combination |
| US4559614A (en) * | 1983-07-05 | 1985-12-17 | International Business Machines Corporation | Interactive code format transform for communicating data between incompatible information processing systems |
| US4731750A (en) * | 1984-01-04 | 1988-03-15 | International Business Machines Corporation | Workstation resource sharing |
| US4621321A (en) * | 1984-02-16 | 1986-11-04 | Honeywell Inc. | Secure data processing system architecture |
| US4814982A (en) * | 1984-12-24 | 1989-03-21 | General Electric Company | Reconfigurable, multiprocessor system with protected, multiple, memories |
| US4695945A (en) * | 1985-02-28 | 1987-09-22 | International Business Machines Corporation | Processor I/O and interrupt filters allowing a co-processor to run software unknown to the main processor |
| US4709328A (en) * | 1985-06-17 | 1987-11-24 | International Business Machines Corporation | Composite data-processing system using multiple standalone processing systems |
| US4783730A (en) * | 1986-09-19 | 1988-11-08 | Datapoint Corporation | Input/output control technique utilizing multilevel memory structure for processor and I/O communication |
| GB2204432A (en) * | 1987-05-01 | 1988-11-09 | Atomic Energy Authority Uk | Multiple processor networks |
| US4843541A (en) * | 1987-07-29 | 1989-06-27 | International Business Machines Corporation | Logical resource partitioning of a data processing system |
-
1988
- 1988-10-26 NZ NZ226733A patent/NZ226733A/xx unknown
- 1988-10-26 IL IL88165A patent/IL88165A/xx unknown
- 1988-11-02 ZA ZA888197A patent/ZA888197B/xx unknown
- 1988-11-04 MY MYPI88001263A patent/MY104844A/en unknown
- 1988-11-15 NO NO885084A patent/NO175123C/no unknown
- 1988-11-17 AU AU25664/88A patent/AU611735B2/en not_active Ceased
- 1988-11-24 ES ES88119577T patent/ES2081285T3/es not_active Expired - Lifetime
- 1988-11-24 DE DE3854837T patent/DE3854837T2/de not_active Expired - Fee Related
- 1988-11-24 EP EP88119577A patent/EP0321723B1/en not_active Expired - Lifetime
- 1988-11-25 BR BR888806212A patent/BR8806212A/pt not_active Application Discontinuation
- 1988-12-06 CA CA000585057A patent/CA1319444C/en not_active Expired - Fee Related
- 1988-12-15 MX MX014205A patent/MX171923B/es unknown
- 1988-12-19 FI FI885867A patent/FI885867A7/fi not_active Application Discontinuation
- 1988-12-19 PT PT89256A patent/PT89256B/pt not_active IP Right Cessation
- 1988-12-21 JP JP63323182A patent/JP2757961B2/ja not_active Expired - Lifetime
- 1988-12-21 YU YU02311/88A patent/YU231188A/xx unknown
- 1988-12-21 KR KR1019880017192A patent/KR930004947B1/ko not_active Expired - Fee Related
- 1988-12-21 CN CN88108797A patent/CN1017287B/zh not_active Expired
- 1988-12-21 DK DK713588A patent/DK713588A/da not_active Application Discontinuation
-
1989
- 1989-01-30 IN IN24/BOM/89A patent/IN169421B/en unknown
-
1990
- 1990-06-25 US US07/544,058 patent/US5230065A/en not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53139947A (en) * | 1977-05-13 | 1978-12-06 | Toshiba Corp | Information processing method in multi-system and its unit |
| JPS5544657A (en) * | 1978-09-26 | 1980-03-29 | Nippon Telegr & Teleph Corp <Ntt> | Decentralized control system |
| JPS58169660A (ja) * | 1982-03-31 | 1983-10-06 | Panafacom Ltd | マルチプロセツサシステムの構成方法 |
| JPS59117658A (ja) * | 1982-12-24 | 1984-07-07 | Fuji Facom Corp | マルチマイクロプロセツサシステムにおける共通バスアクセス管理装置 |
| JPS60136856A (ja) * | 1983-07-18 | 1985-07-20 | デ−タ−・ゼネラル・コ−ポレ−シヨン | デユアル・プロセツサを備えたデ−タ処理システム |
| JPS61121152A (ja) * | 1984-11-19 | 1986-06-09 | Fujitsu Ltd | プロセツサ間通信制御方式 |
| JPS62219052A (ja) * | 1986-01-10 | 1987-09-26 | ワイズ・テクノロジ− | 互換性を与えるための方法および仮想制御器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03156562A (ja) * | 1989-04-21 | 1991-07-04 | Internatl Business Mach Corp <Ibm> | バス間アダプタ |
Also Published As
| Publication number | Publication date |
|---|---|
| MX171923B (es) | 1993-11-24 |
| DE3854837D1 (de) | 1996-02-08 |
| FI885867A0 (fi) | 1988-12-19 |
| MY104844A (en) | 1994-06-30 |
| CN1017287B (zh) | 1992-07-01 |
| KR890010721A (ko) | 1989-08-10 |
| AU611735B2 (en) | 1991-06-20 |
| CN1037984A (zh) | 1989-12-13 |
| NO885084D0 (no) | 1988-11-15 |
| DE3854837T2 (de) | 1996-08-14 |
| KR930004947B1 (ko) | 1993-06-10 |
| PT89256A (pt) | 1989-09-14 |
| US5230065A (en) | 1993-07-20 |
| DK713588D0 (da) | 1988-12-21 |
| PT89256B (pt) | 1994-03-31 |
| DK713588A (da) | 1989-06-22 |
| NZ226733A (en) | 1990-05-28 |
| IL88165A (en) | 1993-01-31 |
| YU231188A (en) | 1991-08-31 |
| EP0321723B1 (en) | 1995-12-27 |
| BR8806212A (pt) | 1989-08-15 |
| FI885867A7 (fi) | 1989-06-22 |
| IL88165A0 (en) | 1989-06-30 |
| NO175123C (no) | 1994-08-31 |
| EP0321723A3 (en) | 1991-10-30 |
| EP0321723A2 (en) | 1989-06-28 |
| ZA888197B (en) | 1989-08-30 |
| CA1319444C (en) | 1993-06-22 |
| AU2566488A (en) | 1989-06-29 |
| NO885084L (no) | 1989-06-22 |
| NO175123B (no) | 1994-05-24 |
| IN169421B (ja) | 1991-10-12 |
| ES2081285T3 (es) | 1996-03-01 |
| JP2757961B2 (ja) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01200467A (ja) | 複数の中央処理装置間が対等の関係を有するデータ処理システム用の装置および方法 | |
| US5027271A (en) | Apparatus and method for alterable resource partitioning enforcement in a data processing system having central processing units using different operating systems | |
| US6681238B1 (en) | Method and system for providing a hardware machine function in a protected virtual machine | |
| TWI239450B (en) | Apparatus, computer readable recording medium, and method for yielding to a processor within a logically partitioned data processing system | |
| US5659756A (en) | Method and system for providing access to logical partition information on a per resource basis | |
| JP2945498B2 (ja) | システム間通信方式 | |
| US4493034A (en) | Apparatus and method for an operating system supervisor in a data processing system | |
| AU603876B2 (en) | Multiple i/o bus virtual broadcast of programmed i/o instructions | |
| EP0321694B1 (en) | Method for a Data processing system using incompatible central processing unit/operating system combinations | |
| KR100316190B1 (ko) | 로컬 메모리에서 패킷화된 동작 정보의 기억을 통한 입출력 성능을 증가시키기 위한 시스템 | |
| US20120179901A1 (en) | Computer apparatus | |
| JP2780662B2 (ja) | マルチプロセッサシステム | |
| JP3189894B2 (ja) | 仮想計算機システム | |
| JPH03288255A (ja) | マルチ・プロセッサのネットワーク制御方式 | |
| JPH04274524A (ja) | プロセス間通信制御方式 | |
| JPS63158654A (ja) | マイクロコントロ−ラ | |
| JPS63219056A (ja) | マルチプロセツサのプロセス制御方式 | |
| JPH03217952A (ja) | メモリブロック管理方式 | |
| JPH0630092B2 (ja) | マルチプロセッサシステムにおける仮想記憶管理方法 | |
| JPH0414143A (ja) | デバイス構成確立処理方式 | |
| JPH06337848A (ja) | データ処理システム | |
| JPH0227465A (ja) | ネットワーク仮想共有メモリに対する排他制御方式 | |
| JPH02302831A (ja) | データ転送制御方式 |