JPH0321065A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH0321065A
JPH0321065A JP1156061A JP15606189A JPH0321065A JP H0321065 A JPH0321065 A JP H0321065A JP 1156061 A JP1156061 A JP 1156061A JP 15606189 A JP15606189 A JP 15606189A JP H0321065 A JPH0321065 A JP H0321065A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
metal
trench
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1156061A
Other languages
Japanese (ja)
Other versions
JPH0834298B2 (en
Inventor
Tomoya Baba
智也 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1156061A priority Critical patent/JPH0834298B2/en
Publication of JPH0321065A publication Critical patent/JPH0321065A/en
Publication of JPH0834298B2 publication Critical patent/JPH0834298B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はICS LSI等の高集積の半導体装置及びそ
の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a highly integrated semiconductor device such as an ICS LSI and a method for manufacturing the same.

(従来の技術) ICS LSI等の半導体装置に形或される素子は、半
導体基板上の微細な領域によって構威されている。この
微細領域は、例えば、半導体基板に不純物がドーブされ
ることにより形成される。
(Prior Art) Elements formed in semiconductor devices such as ICS LSIs are made up of minute regions on a semiconductor substrate. This fine region is formed, for example, by doping a semiconductor substrate with impurities.

近年、これらの半導体装置の高集積化が進められている
。それに伴ってこれらの半導体装置を構戊する素子の微
細化が進められ、素子の構造も複雑になってきている。
In recent years, the integration of these semiconductor devices has been increasing. Along with this, the elements making up these semiconductor devices have become smaller and the structures of the elements have become more complex.

そのため、各素子を構戊する不純物がドーブされた領域
間の距離も小さくなり、製造工程中の高温処理による不
純物の拡散等1 2 による不良が生じ易くなってきている。
Therefore, the distance between regions doped with impurities constituting each element becomes smaller, and defects due to impurity diffusion etc. 1 2 due to high temperature treatment during the manufacturing process are more likely to occur.

第3図に従来の半導体装置の一例を示す。シリコン基板
1上にトレンチl2が形成され、基板1の上面とトレン
チ12の内面とにキャパシタ絶縁膜2が形成されている
。キャパシタ絶縁膜2が形或されたトレンチl2内には
、多結晶シリコン(以下ではra−SiJと称する)に
不純物をドブしたa−Si電極3が埋め込まれている。
FIG. 3 shows an example of a conventional semiconductor device. A trench l2 is formed on a silicon substrate 1, and a capacitor insulating film 2 is formed on the upper surface of the substrate 1 and the inner surface of the trench 12. An a-Si electrode 3 made of polycrystalline silicon (hereinafter referred to as ra-SiJ) doped with impurities is embedded in the trench 12 in which the capacitor insulating film 2 is formed.

a一Si電極3、キャパシタ絶縁膜2、及び基板1によ
ってキャパシタ14が形成される。
A capacitor 14 is formed by the a-Si electrode 3, the capacitor insulating film 2, and the substrate 1.

キャパシタ14が形成された基板1上の全面にはa−S
t層11が堆積されている。キャパシタ14の側方のa
−Si層11にはトランジスタl3が形戊されている。
The entire surface of the substrate 1 on which the capacitor 14 is formed is covered with a-S.
A t-layer 11 is deposited. a on the side of the capacitor 14
-A transistor l3 is formed in the Si layer 11.

トランジスタ13はソース領域7、ドレイン領域15、
チャンネル領域6、これらの領域上に形戊されたゲート
酸化膜10,及びゲート電極8を有している。この半導
体装置はキャパシタ14とトランジスタ13とにより、
メモリとして機能する。
The transistor 13 has a source region 7, a drain region 15,
It has a channel region 6, a gate oxide film 10 formed on these regions, and a gate electrode 8. This semiconductor device includes a capacitor 14 and a transistor 13.
Functions as memory.

(発明が解決しようとする課題) 一3一 この半導体装置はa−St電極3を形成した後、トラン
ジスタ13を形成することによって作製される。a−S
i電極3は比較的高濃度で不純物ドブされているので、
比較的高温の処理が行われる後のトランジスタ13の形
戊工程では、a−Si?l1極3中の不純物の拡散が生
じ易い。このような拡散が生じると、ソース領域7及び
a−Sf電極3の不純物濃度が変化し、半導体装置の動
作に悪影響を与える。
(Problems to be Solved by the Invention) 131 This semiconductor device is manufactured by forming the a-St electrode 3 and then forming the transistor 13. a-S
Since the i-electrode 3 is doped with impurities at a relatively high concentration,
In the forming process of the transistor 13 after relatively high temperature treatment, a-Si? Diffusion of impurities in the l1 pole 3 is likely to occur. When such diffusion occurs, the impurity concentration of the source region 7 and the a-Sf electrode 3 changes, which adversely affects the operation of the semiconductor device.

このような不純物の拡散を避けるためには、トランジス
タl3とキャパシタ14とを離して設けることが必要で
ある。しかし、トランジスダ13とキャパシタ14とを
離して設けると、半導体装置の高集積化を図ることがで
きなくなる。
In order to avoid such diffusion of impurities, it is necessary to provide the transistor l3 and the capacitor 14 apart from each other. However, if the transistor 13 and the capacitor 14 are provided apart from each other, it becomes impossible to achieve high integration of the semiconductor device.

本発明はこのような従来の問題点を解決するものであり
、本発明の目的は、高集積化が可能な構成を有する半導
体装置を提供することである。本発明の他の目的は、上
記の高集積化可能な半導体装置の製造方法を提供するこ
とである。
The present invention solves these conventional problems, and an object of the present invention is to provide a semiconductor device having a configuration that allows high integration. Another object of the present invention is to provide a method for manufacturing the above-mentioned semiconductor device that can be highly integrated.

(課題を解決するための手段) −4− 本発明の半導体装置は、半導体基板上に形成されたトレ
ンチと、該トレンチの内面に形成された絶縁膜と、該絶
縁膜が形成された該トレンチ内に配された不純物を含む
半導体電極と、該半導体電極に電気的に接続されたソー
ス領域を有するトランジスタと、を備えた半導体装置で
あって、該半導体電極上の該トレンチ内に不純物拡散防
止層が設けられ、該不純物拡散防止層の上に該ソース領
域が形戊されてており、そのことによって上記目的が達
戊される。
(Means for Solving the Problems) -4- The semiconductor device of the present invention includes a trench formed on a semiconductor substrate, an insulating film formed on the inner surface of the trench, and a trench formed with the insulating film. A semiconductor device comprising: a semiconductor electrode containing an impurity disposed within the trench; and a transistor having a source region electrically connected to the semiconductor electrode, the semiconductor device comprising: a semiconductor electrode containing an impurity; and a transistor having a source region electrically connected to the semiconductor electrode; A layer is provided and the source region is formed on the impurity diffusion prevention layer, thereby achieving the above object.

また、前記不純物拡散防止層をTf,  Ta,  P
tSC oSW,及びMoから成る群から選択された金
属の窒化物から成る層とすることもできる。
Further, the impurity diffusion prevention layer is made of Tf, Ta, P.
It may also be a layer of nitride of a metal selected from the group consisting of tSC, oSW, and Mo.

本発明の半導体装置の製造方法は、シリコン領域と絶縁
膜領域とが露出している基板上に、金属膜を形戊する工
程と、該基板を加熱処理して該シリコン領域上の金属膜
をシ,リサイド化する工程と、シリサイド化されていな
い該金属膜を除去して該シリコン領域表面に金属シリサ
イド膜を形戊する工程と、該金属シワサイド膜が形戊さ
れた基板を、N2及びNH3からなる群から遍択された
気体雰囲気中で加熱し、該金属シリサイド膜を全て金属
窒化膜に変える工程と、を包含しており、そのことによ
って上記目的が達成される。
The method for manufacturing a semiconductor device of the present invention includes the steps of forming a metal film on a substrate in which a silicon region and an insulating film region are exposed, and heating the substrate to remove the metal film on the silicon region. a step of forming a metal silicide film on the surface of the silicon region by removing the unsilicided metal film; and a step of forming a metal silicide film on the surface of the silicon region; The above object is achieved by heating in a gas atmosphere selected from the group consisting of: converting all the metal silicide films into metal nitride films.

また、前記金属膜がTi,TaS PtS Co,W1
及びMoから成る群から選択された金属から成る構成と
することもできる。
Further, the metal film may be Ti, TaS, PtS Co, W1
It may also be made of a metal selected from the group consisting of and Mo.

(作用) 本発明の半導体装置ではトレンチ内の不純物がドーブさ
れた半導体電極上に、該電極にドープされている不純物
の拡散を防止する為の不純物拡散防止層が形成されてい
る。そのため、トランジスタのソース領域をトレンチの
直上に設けることが可能となる。従って、半導体装置の
高集積化を図ることが可能となる。
(Function) In the semiconductor device of the present invention, an impurity diffusion prevention layer is formed on the impurity-doped semiconductor electrode in the trench to prevent diffusion of the impurity doped into the electrode. Therefore, the source region of the transistor can be provided directly above the trench. Therefore, it becomes possible to achieve high integration of the semiconductor device.

不純物拡散防止層に好ましい材質として、金属窒化膜が
挙げられる。金属窒化膜は導電性を有し、半導体電極に
ドープされた不純物の拡散を防止する機能を有している
ので、上述の半導体装置の不純物拡散防止層として適し
ている。具体的には、5一 −6− TiS Ta,PtS Co、W1 及びMoの金属の
窒化物を挙げることができる。
A preferred material for the impurity diffusion prevention layer is a metal nitride film. The metal nitride film has conductivity and has a function of preventing diffusion of impurities doped into the semiconductor electrode, so it is suitable as an impurity diffusion prevention layer of the above-mentioned semiconductor device. Specifically, metal nitrides of 5-6-TiS Ta, PtS Co, W1 and Mo can be mentioned.

これらの金属窒化膜を有する半導体装置は、以下のよう
にして作製することができる。シリコン領域と絶縁膜の
領域とが表面に露出している基板上に、金属膜が堆積さ
れる。金属膜の材料としては、上述のTi,Ta,Pt
S Co、W1 及びMOの金属が用いられる。金属膜
が形成された基板は加熱処理され、シリコン領域上の金
属がシリサイド化される。金属シリサイド膜は金属とシ
リコンとの反応によって形成されるので、金属シリサイ
ド膜はシリコン領域にのみ自己整合的に形成される。シ
リサイド化の後、シリサイド化されなかった金属膜が除
去される。
Semiconductor devices having these metal nitride films can be manufactured as follows. A metal film is deposited on a substrate with silicon regions and insulating film regions exposed at the surface. Materials for the metal film include the above-mentioned Ti, Ta, and Pt.
The metals S Co, W1 and MO are used. The substrate on which the metal film is formed is heat-treated to silicide the metal on the silicon region. Since the metal silicide film is formed by a reaction between metal and silicon, the metal silicide film is formed only in the silicon region in a self-aligned manner. After silicidation, the metal film that has not been silicided is removed.

シリコン領域上に形成された金属シリサイド膜は、N2
或いはNH3雰囲気中での加熱によって窒化され、全て
金属窒化膜に変えられる。従って、金属シリサイド膜も
シリコン領域上に自己整合的に形成されることになる。
The metal silicide film formed on the silicon region is N2
Alternatively, the film is nitrided by heating in an NH3 atmosphere, and the entire film is converted into a metal nitride film. Therefore, the metal silicide film is also formed on the silicon region in a self-aligned manner.

この窒化工程によって金属シリサイド膜は全て窒化され
ることが必要である。金属シリサイド膜が一部でも残っ
ていると、後のプロセスで高温処理が行われた場合に、
コンタクト特性が劣化するので好ましくない。金属窒化
膜は高温でも安定であり、熱劣化することはない。
It is necessary that the entire metal silicide film be nitrided by this nitriding step. If even a portion of the metal silicide film remains, it will be damaged when high-temperature treatment is performed in later processes.
This is not preferable because the contact characteristics deteriorate. Metal nitride films are stable even at high temperatures and do not undergo thermal deterioration.

本発明のような自己整合的な方法によれば、金属シリサ
イド膜を高い位置精度で形戊することができ、従来の例
えばフォトリソグラフィー法のように、マスクアライン
メント精度やエソチング精度に制約されることがない。
According to the self-aligned method of the present invention, a metal silicide film can be formed with high positional accuracy, and is not limited by mask alignment accuracy or ethoching accuracy as in conventional photolithography methods. There is no.

金属膜のシリサイド化及び金属シリサイド膜の窒化は比
較的低温、かつ、短時間で行われるので、シリコン領域
にドーブされた不純物の拡散は殆ど起こらない。従って
、不純物が隣接する領域に拡散して該領域の機能に影響
を与えるということがない。
Since silicidation of the metal film and nitridation of the metal silicide film are performed at a relatively low temperature and in a short time, diffusion of impurities doped into the silicon region hardly occurs. Therefore, impurities do not diffuse into adjacent regions and affect the functions of those regions.

本発明の半導体装置の構成は、上記以外の例えば半導体
基板上の配線のコンタクト部分にも用いることができる
。即ち、半導体基板上の不純物かドープされた領域と金
属配線との接続部分に、上−7− −8 記の金属窒化物から成る不純物拡散防止層を形成するこ
とにより、高温プロセスにおける不純物の拡散を防止す
ることができる。しかも、不純物拡散防止層の熱劣化も
起こらない。
The configuration of the semiconductor device of the present invention can also be used for contact portions of wiring on a semiconductor substrate other than those described above, for example. That is, by forming an impurity diffusion prevention layer made of the metal nitride described above in -7--8 at the connection portion between the impurity-doped region and the metal wiring on the semiconductor substrate, impurity diffusion during high-temperature processes is prevented. can be prevented. Furthermore, thermal deterioration of the impurity diffusion prevention layer does not occur.

(実施例) 本発明を実施例について以下に説明する。第1図に本発
明半導体装置の一実施例を示す。第2図(a)〜(C)
に本発明の半導体装置の製造方法の一実施例を示す。第
1図に示す本発明の半導体装置を、第2図の製造工程に
従って以下に説明する。まず、シリコン基板1上にトレ
ンチ12をドライエッチングにより形戊した。トレンチ
12は直径1μm、深さ3μmの円柱の形状である。次
に、基板1の上面及びトレンチ12の内面にキャパシタ
絶縁膜2を形成した。キャパシタ絶縁膜2はSiNH,
3i02等により形戊され、その膜厚は、SiNxを用
いる場合には30AS Sf02を用いる場合には50
Aである。
(Example) The present invention will be described below with reference to an example. FIG. 1 shows an embodiment of the semiconductor device of the present invention. Figure 2 (a) to (C)
1 shows an embodiment of the method for manufacturing a semiconductor device of the present invention. The semiconductor device of the present invention shown in FIG. 1 will be explained below according to the manufacturing process shown in FIG. First, a trench 12 was formed on the silicon substrate 1 by dry etching. The trench 12 has a cylindrical shape with a diameter of 1 μm and a depth of 3 μm. Next, a capacitor insulating film 2 was formed on the upper surface of the substrate 1 and the inner surface of the trench 12. Capacitor insulating film 2 is SiNH,
3i02 etc., and its film thickness is 30AS when SiNx is used and 50AS when Sf02 is used.
It is A.

次に、C V D (Chemical Vapor 
Deposition)法により基板1の全面にa−S
i層を堆積し、RIE (Reactive Ion 
Etching)法によりトレンチ12内以外に堆積さ
れたa−Si層を除去した。このトレンチ12内のa−
Si層中に固層拡散法によってヒ素(AS)をドーピン
グし、a−Sit極3を形戊した。a−Si電極3中の
ヒ素の濃度は、1 0 19cm−3以上である。a−
Si電極3、キャパシタ絶縁膜2、及びシリコン基板1
によってキャパシタl4が形成されている。
Next, C V D (Chemical Vapor
A-S is deposited on the entire surface of the substrate 1 using the
Deposit an i-layer and perform RIE (Reactive Ion)
The a-Si layer deposited outside the trench 12 was removed by the etching method. a- in this trench 12
Arsenic (AS) was doped into the Si layer by a solid phase diffusion method to form an a-Sit pole 3. The arsenic concentration in the a-Si electrode 3 is 1019 cm-3 or more. a-
Si electrode 3, capacitor insulating film 2, and silicon substrate 1
A capacitor l4 is formed by.

次に、基板1の全面にスパッタリング法によりTi金属
層4を堆積した(第2図(a))。この基板1を窒素雰
囲気中でアニールすることにより、a−Si電極3上の
金属膜4をシリサイド化した。
Next, a Ti metal layer 4 was deposited on the entire surface of the substrate 1 by sputtering (FIG. 2(a)). By annealing this substrate 1 in a nitrogen atmosphere, the metal film 4 on the a-Si electrode 3 was silicided.

シリサイド化の温度は500〜6 0 0 ’C,時間
は30秒である。シリサイド化されていない金属膜4を
ウエットエッチング法により除去し、金属シリサイド膜
5を得た(第2図(b))。
The silicidation temperature is 500-600'C and the time is 30 seconds. The unsilicided metal film 4 was removed by wet etching to obtain a metal silicide film 5 (FIG. 2(b)).

次に、基板lを窒素雰囲気中でアニールして金属シリサ
イド膜5を全て金属窒化膜に変え、不純物拡散防止層9
とした。窒化の′fA度は900゜C5時間は30秒で
ある。窒化は金属シリサイド膜59 10 が完全に窒化される条件で行われる必要がある。
Next, the substrate l is annealed in a nitrogen atmosphere to change all the metal silicide film 5 to a metal nitride film, and the impurity diffusion prevention layer 9
And so. The nitriding temperature is 900°C and the time is 30 seconds. The nitriding must be performed under conditions such that the metal silicide film 59 10 is completely nitrided.

もし、金属シリサイド膜5が一部でも残っていると、後
のトランジスタを形成する高温プロセスで該膜5が劣化
し、a−Si電極3と不純物拡散防止層9との間のコン
タクト特性が劣化するからである。
If even a portion of the metal silicide film 5 remains, the film 5 will deteriorate during the high-temperature process for forming the transistor later, and the contact characteristics between the a-Si electrode 3 and the impurity diffusion prevention layer 9 will deteriorate. Because it does.

次に、トランジスタ13を形戊する。不純物拡散防止層
9を形成した基板1の全面に、減圧CVD法によりa−
Si層を形成した。このa−Si層l1の全面に、トラ
ンジスタのチャンネル部を形成する為の不純物イオン注
入を行った。用いた不純物イオンはP(リン)であり、
注入されるイオンの濃度は約1 0 17cm−3であ
る。次に、a−Si層11の表面を熱酸化し、ゲート酸
化膜10を形戊した。更に、ゲート酸化膜10上の全面
に減圧CVD法により、a−Sj膜を堆積した。このa
−Sr膜に熱拡散法を用いてリン(P)をドープした。
Next, the transistor 13 is shaped. The entire surface of the substrate 1 on which the impurity diffusion prevention layer 9 is formed is a
A Si layer was formed. Impurity ions were implanted into the entire surface of this a-Si layer 11 to form a channel portion of a transistor. The impurity ion used was P (phosphorus),
The concentration of implanted ions is approximately 1017 cm-3. Next, the surface of the a-Si layer 11 was thermally oxidized to form the gate oxide film 10. Further, an a-Sj film was deposited on the entire surface of the gate oxide film 10 by low pressure CVD. This a
- The Sr film was doped with phosphorus (P) using a thermal diffusion method.

リンをドープしたa−St膜をドライエノチング法によ
り所定の形状にパターニングし、ゲート電極8を形成し
た(第2図(C))。
The a-St film doped with phosphorus was patterned into a predetermined shape by dry etching to form the gate electrode 8 (FIG. 2(C)).

上述のようにして形戊したゲー}[極8をマスクどして
基板1の全面にイオン注入を行い、ソス領域7及びドレ
イン領域15を形戊した。用いた不純物イオンはB(ホ
ウ素)であり、注入されるイオンの濃度は102”cm
−3以上である。ケート電極8によってマスクされ、イ
オン注入が行われなかった部分がチャンネル領域6とな
る(第1図)。以上のようにしてトランジスタ13が形
成され、第1図の半導体装置が得られた。
With the electrode 8 masked, ions were implanted into the entire surface of the substrate 1 to form the sos region 7 and the drain region 15. The impurity ions used were B (boron), and the concentration of the implanted ions was 102"cm.
−3 or more. The portion masked by the gate electrode 8 and not ion-implanted becomes the channel region 6 (FIG. 1). The transistor 13 was formed as described above, and the semiconductor device shown in FIG. 1 was obtained.

本実施例の半導体装置では、a−SitH極3の上方に
ソース領域7が形或され、半導体装置の高集積化が為さ
れている。そしてa−SiN極3とソース領域7との間
に不純物拡散防止層9か形成されているので、後のトラ
ンジスタを製造する高温のプロセスでも、a−Si’l
極3の不純物がソース領域7へ拡散することはない。
In the semiconductor device of this embodiment, a source region 7 is formed above the a-SitH pole 3, and the semiconductor device is highly integrated. Since the impurity diffusion prevention layer 9 is formed between the a-Si N electrode 3 and the source region 7, even in the high-temperature process of manufacturing the transistor later, the a-Si'l
The impurities in the pole 3 do not diffuse into the source region 7.

本実施例の製造方法によれば、金属窒化膜をキャパシタ
14のトレンチ12内に自己整合的に形成することかで
きる。そのため、高い位置精度で金属窒化膜から成る不
純物拡散防止層9を形戊す11 −12 ることかできる。不純物拡散防止層9を従来の例えばフ
ォトリングラフィ法によって形成すると、アラインメン
ト精度やエッチング精度によっては不純物拡散防止層9
の位置がずれることがある。
According to the manufacturing method of this embodiment, the metal nitride film can be formed in the trench 12 of the capacitor 14 in a self-aligned manner. Therefore, the impurity diffusion prevention layer 9 made of a metal nitride film can be formed with high positional accuracy. If the impurity diffusion prevention layer 9 is formed by a conventional method such as photolithography, the impurity diffusion prevention layer 9 may be formed depending on alignment accuracy and etching accuracy.
The position may shift.

このような位置ずれの問題は、本実施例の製造方法では
全く起こらない。そのため、得られる半導体装置は非常
に高い信頼性を有している。本実施例の製造方法によれ
ば、信頼性の高い半導体装置が得られることが実際に確
かめられた。
Such a problem of positional deviation does not occur at all in the manufacturing method of this embodiment. Therefore, the obtained semiconductor device has extremely high reliability. It was actually confirmed that a highly reliable semiconductor device could be obtained according to the manufacturing method of this example.

(発明の効果) 本発明の半導体装置では、このようにキャパシタとトラ
ンジスタとを接近させて設けることができるので、半導
体装置の高集積化が可能となる。
(Effects of the Invention) In the semiconductor device of the present invention, since the capacitor and the transistor can be provided close to each other in this way, the semiconductor device can be highly integrated.

また、本発明の製造方法によれば、高い信頼性を有する
上記の高集積半導体装置を得ることができるので、半導
体装置の品質を向上させることができる。
Further, according to the manufacturing method of the present invention, the above-mentioned highly integrated semiconductor device having high reliability can be obtained, so that the quality of the semiconductor device can be improved.

4.図[の。 なM8 第1図は本発明の半導体装置の一実施例を示す断面図、
第2図(a)〜(C)は第1図の本発明半導体装置の製
造方法を示す図、第3図は半導体装置の従来例を示す図
である。
4. Figure [of. M8 FIG. 1 is a sectional view showing an embodiment of the semiconductor device of the present invention,
2(a) to 2(C) are diagrams showing a method of manufacturing the semiconductor device of the present invention shown in FIG. 1, and FIG. 3 is a diagram showing a conventional example of the semiconductor device.

l・・・シリコン基板、2・・・キャパシタ絶縁膜、3
・・・a−Si電極、4・・・金属膜、5・・・金属シ
リサイド膜、6・・・チャンネル領域、7・・・ソース
領域、8・・・ゲート電極、9・・・不純物拡散防止層
、10・・ゲー}絶iL  l 2・・・トレンチ、1
3・・・トランジスタ、14・・・キャパシタ、15・
・・ドレイン領域。
l...Silicon substrate, 2...Capacitor insulating film, 3
...a-Si electrode, 4...metal film, 5...metal silicide film, 6...channel region, 7...source region, 8...gate electrode, 9...impurity diffusion Prevention layer, 10...Ge} Absolute iL l 2... Trench, 1
3...Transistor, 14...Capacitor, 15.
...Drain region.

以上that's all

Claims (1)

【特許請求の範囲】 1、半導体基板上に形成されたトレンチと、該トレンチ
の内面に形成された絶縁膜と、該絶縁膜が形成された該
トレンチ内に配された不純物を含む半導体電極と、該半
導体電極に電気的に接続されたソース領域を有するトラ
ンジスタと、を備えた半導体装置であって、 該半導体電極上の該トレンチ内に不純物拡散防止層が設
けられ、該不純物拡散防止層の上に該ソース領域が形成
されている半導体装置。 2、シリコン領域と絶縁膜領域とが露出している基板上
に、金属膜を形成する工程と、 該基板を加熱処理して該シリコン領域上の金属膜をシリ
サイド化する工程と、 シリサイド化されていない該金属膜を除去して該シリコ
ン領域表面に金属シリサイド膜を形成する工程と、 該金属シリサイド膜が形成された基板を、N_2及びN
H_3からなる群から選択された気体雰囲気中で加熱し
、該金属シリサイド膜を全て金属窒化膜に変える工程と
、 を包含する半導体装置の製造方法。
[Claims] 1. A trench formed on a semiconductor substrate, an insulating film formed on the inner surface of the trench, and a semiconductor electrode containing an impurity disposed in the trench in which the insulating film is formed. , a transistor having a source region electrically connected to the semiconductor electrode, an impurity diffusion prevention layer provided in the trench on the semiconductor electrode, and an impurity diffusion prevention layer provided in the trench. A semiconductor device having the source region formed thereon. 2. A step of forming a metal film on a substrate in which a silicon region and an insulating film region are exposed; a step of heat-treating the substrate to silicide the metal film on the silicon region; forming a metal silicide film on the surface of the silicon region by removing the metal film that has not been removed;
A method for manufacturing a semiconductor device, comprising: heating in a gas atmosphere selected from the group consisting of H_3 to convert all of the metal silicide film into a metal nitride film.
JP1156061A 1989-06-19 1989-06-19 Semiconductor device and method of manufacturing semiconductor device Expired - Fee Related JPH0834298B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1156061A JPH0834298B2 (en) 1989-06-19 1989-06-19 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1156061A JPH0834298B2 (en) 1989-06-19 1989-06-19 Semiconductor device and method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0321065A true JPH0321065A (en) 1991-01-29
JPH0834298B2 JPH0834298B2 (en) 1996-03-29

Family

ID=15619452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1156061A Expired - Fee Related JPH0834298B2 (en) 1989-06-19 1989-06-19 Semiconductor device and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH0834298B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63127564A (en) * 1986-10-03 1988-05-31 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション Method of forming self-aligning contact window

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63127564A (en) * 1986-10-03 1988-05-31 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション Method of forming self-aligning contact window

Also Published As

Publication number Publication date
JPH0834298B2 (en) 1996-03-29

Similar Documents

Publication Publication Date Title
US6087234A (en) Method of forming a self-aligned silicide MOSFET with an extended ultra-shallow S/D junction
US5747373A (en) Nitride-oxide sidewall spacer for salicide formation
JPS5846633A (en) Method of producing integrated circuit
US6784506B2 (en) Silicide process using high K-dielectrics
JPH11150237A (en) Semiconductor device manufacturing method and semiconductor chip
JP3009979B2 (en) Semiconductor device and manufacturing method thereof
US5858846A (en) Salicide integration method
JP2004128314A (en) Method for manufacturing semiconductor device
US6242312B1 (en) Advanced titanium silicide process for very narrow polysilicon lines
US6248632B1 (en) Method of forming gate electrode with polycide structure in semiconductor device
JPH11289087A (en) Semiconductor device and manufacturing method thereof
JPH05304108A (en) Semiconductor device and method of manufacturing semiconductor device
EP1020922A2 (en) Insulated gate field effect transistor and method of manufacture thereof
JPH0321065A (en) Semiconductor device and manufacture thereof
JPS6226573B2 (en)
US20020068446A1 (en) Method of forming self-aligned silicide layer
US6221725B1 (en) Method of fabricating silicide layer on gate electrode
JP3094914B2 (en) Method for manufacturing semiconductor device
JPH02288341A (en) MIS type semiconductor device
JPS6068655A (en) Manufacturing method of MOS type transistor
JP2525186B2 (en) Method for manufacturing semiconductor device
JP2870757B2 (en) Method for manufacturing MIS transistor
KR100276876B1 (en) How to compensate silicide lost after contact etching
KR100297325B1 (en) A method of forming silicide in semiconductor device
JPH0330293B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080329

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090329

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees