JPH03210820A - 出力トランジスタの負荷短絡時保護方式 - Google Patents
出力トランジスタの負荷短絡時保護方式Info
- Publication number
- JPH03210820A JPH03210820A JP540690A JP540690A JPH03210820A JP H03210820 A JPH03210820 A JP H03210820A JP 540690 A JP540690 A JP 540690A JP 540690 A JP540690 A JP 540690A JP H03210820 A JPH03210820 A JP H03210820A
- Authority
- JP
- Japan
- Prior art keywords
- load
- output
- microcomputer
- output transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims description 10
- 238000001514 detection method Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアナログ・デジタル変換器内蔵のマイクロフン
ピユータ（以下単に’Ａ／Ｄ内蔵マイコン」と称する）
を有し、出力端に出力トランジスタを具備する装置にお
いて、負荷短絡時にこの出力トランジスタを保護する出
力トランジスタの負荷短絡時保護方式に関するものであ
る。
ピユータ（以下単に’Ａ／Ｄ内蔵マイコン」と称する）
を有し、出力端に出力トランジスタを具備する装置にお
いて、負荷短絡時にこの出力トランジスタを保護する出
力トランジスタの負荷短絡時保護方式に関するものであ
る。
第３図は従来のＡ／Ｄ内蔵マイコンを使用した制御装置
における出力トランジスタの負荷短絡時保護方式を示す
ブロック図である。同図において、３１は直流電源、３
２はＡ／Ｄ内蔵マイコン、３３は出力トランジスタ駆動
回路、３４は負荷短絡検出回路、３５はＰＮＰ型の出力
トランジスタ、３６は負荷検出用抵抗器、３７は出力端
子、３８は負荷である。
における出力トランジスタの負荷短絡時保護方式を示す
ブロック図である。同図において、３１は直流電源、３
２はＡ／Ｄ内蔵マイコン、３３は出力トランジスタ駆動
回路、３４は負荷短絡検出回路、３５はＰＮＰ型の出力
トランジスタ、３６は負荷検出用抵抗器、３７は出力端
子、３８は負荷である。
直流電源３１はＡ／Ｄ内蔵マイコン３２、出力トランジ
スタ駆動回路３３、負荷短絡検出回路３４に接続される
と共に、出力トランジスタ３５のエミッタ端子に接続さ
れる。Ａ／Ｄ内蔵マイコン３２の出力信号は出力トラン
ジスタ駆動回路３３に入力され、該出力トランジスタ駆
動回路３３の出力信号が出力トランジスタ３５のベース
端子に入力される。これによりＡ／Ｄ内蔵マイコン３２
の出力信号により出力トランジスタ３５がＯＮ又はＯＦ
Ｆとなるように動作する。出力トランジスタ３５のコレ
クタ端子は負荷検出用抵抗器３６に接続され、該負荷検
出用抵抗器３６の両端は負荷短絡検出回路３４に接続さ
れている。該負荷短絡検出回路３４の出力が出力トラン
ジスタ駆動回路３３に接続されている。また、出力端子
３７には負荷３８の一端が接続され、他端がアースに接
続されている。
スタ駆動回路３３、負荷短絡検出回路３４に接続される
と共に、出力トランジスタ３５のエミッタ端子に接続さ
れる。Ａ／Ｄ内蔵マイコン３２の出力信号は出力トラン
ジスタ駆動回路３３に入力され、該出力トランジスタ駆
動回路３３の出力信号が出力トランジスタ３５のベース
端子に入力される。これによりＡ／Ｄ内蔵マイコン３２
の出力信号により出力トランジスタ３５がＯＮ又はＯＦ
Ｆとなるように動作する。出力トランジスタ３５のコレ
クタ端子は負荷検出用抵抗器３６に接続され、該負荷検
出用抵抗器３６の両端は負荷短絡検出回路３４に接続さ
れている。該負荷短絡検出回路３４の出力が出力トラン
ジスタ駆動回路３３に接続されている。また、出力端子
３７には負荷３８の一端が接続され、他端がアースに接
続されている。
まず、Ａ／Ｄ内蔵マイコン３２から出力トランジスタ駆
動回路３３を介して出力トランジスタ３５をＯＮする信
号が出力された状態で、負荷３８が短絡した場合、負荷
検出用抵抗器３６には大電流が流れるためその両端の電
位差が大となる。この電位差を負荷短絡検出回路３４に
より検出し、該負荷短絡検出回路３４からの信号で出力
トランジスタ駆動回路３３をＯＦＦさせ、出力トランジ
スタ３５もＯＦＦさせ、該出力トランジスタ３５の破壊
を防止していた。
動回路３３を介して出力トランジスタ３５をＯＮする信
号が出力された状態で、負荷３８が短絡した場合、負荷
検出用抵抗器３６には大電流が流れるためその両端の電
位差が大となる。この電位差を負荷短絡検出回路３４に
より検出し、該負荷短絡検出回路３４からの信号で出力
トランジスタ駆動回路３３をＯＦＦさせ、出力トランジ
スタ３５もＯＦＦさせ、該出力トランジスタ３５の破壊
を防止していた。
しかしながら、上記従来の出力トランジスタの負荷短絡
時保護方式では、負荷３８の短絡の検出に大電力用の負
荷検出用抵抗器３６とその両端の電位差の検出に負荷短
絡検出回路３４を必要とし、出力トランジスタ３５の保
護方式として、回路構成が複雑となるばかりでなく、コ
ストが高く、形状寸法が大きくなるという問題があった
。
時保護方式では、負荷３８の短絡の検出に大電力用の負
荷検出用抵抗器３６とその両端の電位差の検出に負荷短
絡検出回路３４を必要とし、出力トランジスタ３５の保
護方式として、回路構成が複雑となるばかりでなく、コ
ストが高く、形状寸法が大きくなるという問題があった
。
本発明は上述の点に鑑みてなされたもので、上記問題の
ような大電力用の負荷検出用抵抗器と負荷短絡検出回路
を必要としない出力トランジスタの負荷短絡時保護方式
を提供することにある。
ような大電力用の負荷検出用抵抗器と負荷短絡検出回路
を必要としない出力トランジスタの負荷短絡時保護方式
を提供することにある。
上記課題を解決するため本発明は、アナログ・デジタル
変換器内蔵のマイクロコンピュータを有し、出力端に出
力トランジスタを具備する装置において、出力トランジ
スタから負荷に電流を供給する装置の出力端子の電圧を
マイクロコンピュータに入力し、該マイクロコンピュー
タに内蔵されているアナログ・デジタル変換器で該出力
端子の電圧値をデジタル値に変換し、該デジタル値が所
定の値以下となったことにより、負荷の短絡を検出し、
出力トランジスタをＯＦＦにすることを特徴とする。
変換器内蔵のマイクロコンピュータを有し、出力端に出
力トランジスタを具備する装置において、出力トランジ
スタから負荷に電流を供給する装置の出力端子の電圧を
マイクロコンピュータに入力し、該マイクロコンピュー
タに内蔵されているアナログ・デジタル変換器で該出力
端子の電圧値をデジタル値に変換し、該デジタル値が所
定の値以下となったことにより、負荷の短絡を検出し、
出力トランジスタをＯＦＦにすることを特徴とする。
出力トランジスタの負荷短絡時保護を上記のように行な
うことにより、マイクロコンピュータ内蔵のアナログ・
デジタル変換器で該出力端子の電圧値をデジタル値に変
換し、該デジタル値が所定の値以下となったことにより
、負荷の短絡を検出し、出力トランジスタをＯＦＦにす
るから、従来のように、大電力用の負荷検出用抵抗器や
負荷短絡検出回路を必要とすることなく出力トランジス
タを保護できる。
うことにより、マイクロコンピュータ内蔵のアナログ・
デジタル変換器で該出力端子の電圧値をデジタル値に変
換し、該デジタル値が所定の値以下となったことにより
、負荷の短絡を検出し、出力トランジスタをＯＦＦにす
るから、従来のように、大電力用の負荷検出用抵抗器や
負荷短絡検出回路を必要とすることなく出力トランジス
タを保護できる。
以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明の出力トランジスタの負荷短絡時保護方
式を適用するＡ／Ｄ内蔵マイコンを有する制御装置の回
路図である。直流電源１１の＋側端子はＡ／Ｄ内蔵マイ
コン１２の電源端子１２ａとＰＮＰ型の出力トランジス
タ１３のエミッタ端子１３ｅに接続される。Ａ／Ｄ内蔵
マイコン１２の出力端子１２ｂには抵抗器１４が接続さ
れ、該抵抗器１４の他端はＮＰＮ型のトランジスタ１５
のベース端子１５ｂに接続される。トランジスタ１５の
コレクタ端子１５ｃには抵抗器１６を介して出力トラン
ジスタ１３のベース端子１３ｂに接続される。出力トラ
ンジスタ１３のコレクタ端子１３ｃは制御装置の出力端
子１７及び前記Ａ／Ｄ内蔵マイコン１２のアナログ入力
端子１２ｃに接続される。出力端子１７には負荷１Ｂが
接続される。また、負荷１８の他端、直流電源１１の一
側端子、Ａ／Ｄ内蔵マイコン１２の一側電源端子１２ｄ
及びトランジスタ１５のエミッタ端子１５ｅはそれぞれ
アースに接続される。Ａ／Ｄ内蔵マイコン１２には、出
力端子１２ｂ、アナログ入力端子１２ｃ以外にも入出力
端子があり各種の信号線が接続されているが、本発明に
は直接関係ないのでその説明は省略する。
式を適用するＡ／Ｄ内蔵マイコンを有する制御装置の回
路図である。直流電源１１の＋側端子はＡ／Ｄ内蔵マイ
コン１２の電源端子１２ａとＰＮＰ型の出力トランジス
タ１３のエミッタ端子１３ｅに接続される。Ａ／Ｄ内蔵
マイコン１２の出力端子１２ｂには抵抗器１４が接続さ
れ、該抵抗器１４の他端はＮＰＮ型のトランジスタ１５
のベース端子１５ｂに接続される。トランジスタ１５の
コレクタ端子１５ｃには抵抗器１６を介して出力トラン
ジスタ１３のベース端子１３ｂに接続される。出力トラ
ンジスタ１３のコレクタ端子１３ｃは制御装置の出力端
子１７及び前記Ａ／Ｄ内蔵マイコン１２のアナログ入力
端子１２ｃに接続される。出力端子１７には負荷１Ｂが
接続される。また、負荷１８の他端、直流電源１１の一
側端子、Ａ／Ｄ内蔵マイコン１２の一側電源端子１２ｄ
及びトランジスタ１５のエミッタ端子１５ｅはそれぞれ
アースに接続される。Ａ／Ｄ内蔵マイコン１２には、出
力端子１２ｂ、アナログ入力端子１２ｃ以外にも入出力
端子があり各種の信号線が接続されているが、本発明に
は直接関係ないのでその説明は省略する。
先ず、Ａ／Ｄ内蔵マイコン１２の出力端子１２ｂにＨ（
高）レベルの信号が出力されると、トランジスタ１５が
ＯＮとなり、更に出力トランジスタ１３がＯＮとなるた
め、出力端子１７を経て負荷１８に電流が供給される。
高）レベルの信号が出力されると、トランジスタ１５が
ＯＮとなり、更に出力トランジスタ１３がＯＮとなるた
め、出力端子１７を経て負荷１８に電流が供給される。
Ａ／Ｄ内蔵マイコン１２はアナログ入力端子１２ｃによ
り出力端子１７の電圧を取り込んでいる。
り出力端子１７の電圧を取り込んでいる。
負荷１８が何らかの原因により短絡すると出力端子１７
の電圧が下がるため、この電圧降下をＡ／Ｄ内蔵マイコ
ン１２により検出し、Ａ／Ｄ内蔵マイコン１２の出力端
子１２ｂをＬ（低）レベルにする。これにより、トラン
ジスタ１５はＯＦＦとなり、出力トランジスタ１３がＯ
ＦＦとなる。
の電圧が下がるため、この電圧降下をＡ／Ｄ内蔵マイコ
ン１２により検出し、Ａ／Ｄ内蔵マイコン１２の出力端
子１２ｂをＬ（低）レベルにする。これにより、トラン
ジスタ１５はＯＦＦとなり、出力トランジスタ１３がＯ
ＦＦとなる。
これにより、負荷１８が短絡しても出力トランジスタ１
３に過電流が流れ続けることを防止できるから、出力ト
ランジスタ１３は保護される。
３に過電流が流れ続けることを防止できるから、出力ト
ランジスタ１３は保護される。
第２図はＡ／Ｄ内蔵マイコン１２により、出力端子１７
の電圧を計測し、所定の値以下（負荷短絡時）かを判断
し、Ａ／Ｄ内蔵マイコン１２の出力端子１２ｂの出力状
態を決める処理フローを示す図である。
の電圧を計測し、所定の値以下（負荷短絡時）かを判断
し、Ａ／Ｄ内蔵マイコン１２の出力端子１２ｂの出力状
態を決める処理フローを示す図である。
第２図においては、Ａ／Ｄ内蔵マイコン１２のアナログ
入力端子１２ｃの電圧値をデジタル値に変換する（ステ
ップ２０１ ）、次に、変換したデジタル値が所定の値
以下であるか否かを判断しくステップ２０２）、もしデ
ジタル値が所定の値以下であれば、負荷１Ｂが短絡した
とみなし、出力端子１２ｂをＬ（低）レベルとしくステ
ップ２０３）、前記ステップ２０１に戻る。
入力端子１２ｃの電圧値をデジタル値に変換する（ステ
ップ２０１ ）、次に、変換したデジタル値が所定の値
以下であるか否かを判断しくステップ２０２）、もしデ
ジタル値が所定の値以下であれば、負荷１Ｂが短絡した
とみなし、出力端子１２ｂをＬ（低）レベルとしくステ
ップ２０３）、前記ステップ２０１に戻る。
前記ステップ２０２でデジタル値が所定の値以下で無け
れば出力端子１２ｂをＨ（高）レベルとしくステップ２
０４ ）、前記ステップ２０１に戻る。
れば出力端子１２ｂをＨ（高）レベルとしくステップ２
０４ ）、前記ステップ２０１に戻る。
以上説明したように本発明によれば、マイクロコンビエ
ータ内蔵のアナログ・デジタル変換器で出力端子の電圧
値をデジタル値に変換し、該デジタル値が所定の値以下
となったことにより、負荷の短絡を検出し、出力トラン
ジスタをＯＦＦにするから、従来のような大電力用の負
荷検出用抵抗器や負荷短絡検出回路を必要としない簡単
な回路で出力トランジスタを保護できると共に、形状寸
法の小型化ができ、且つコストの低減が図れるという極
めて優れた効果が得られる。
ータ内蔵のアナログ・デジタル変換器で出力端子の電圧
値をデジタル値に変換し、該デジタル値が所定の値以下
となったことにより、負荷の短絡を検出し、出力トラン
ジスタをＯＦＦにするから、従来のような大電力用の負
荷検出用抵抗器や負荷短絡検出回路を必要としない簡単
な回路で出力トランジスタを保護できると共に、形状寸
法の小型化ができ、且つコストの低減が図れるという極
めて優れた効果が得られる。
第１図は本発明の出力トランジスタの負荷短絡時保護方
式を適用するＡ／Ｄ内蔵マイコンを有する制御装置の回
路図、第２図は上記制御装置のＡ／Ｄ内蔵マイコンの処
理フローを示す図、第３図は従来のＡ／Ｄ内蔵マイコン
を使用した制御装置における出力トランジスタの負荷短
絡時保護方式を示すブロック図である。 図中、１１・・・・直流電源、１２・・・・Ａ／Ｄ内蔵
マイコン、１３・・・・出力トランジスタ、１４・・・
・抵抗器、１５・・・・トランジスタ、１６・・・・抵
抗器、１７・・・・出力端子、１８・・・・負荷。
式を適用するＡ／Ｄ内蔵マイコンを有する制御装置の回
路図、第２図は上記制御装置のＡ／Ｄ内蔵マイコンの処
理フローを示す図、第３図は従来のＡ／Ｄ内蔵マイコン
を使用した制御装置における出力トランジスタの負荷短
絡時保護方式を示すブロック図である。 図中、１１・・・・直流電源、１２・・・・Ａ／Ｄ内蔵
マイコン、１３・・・・出力トランジスタ、１４・・・
・抵抗器、１５・・・・トランジスタ、１６・・・・抵
抗器、１７・・・・出力端子、１８・・・・負荷。
Claims (1)
- 【特許請求の範囲】 アナログ・デジタル変換器内蔵のマイクロコンピュー
タを有し、出力端に出力トランジスタを具備する装置に
おいて、 前記出力トランジスタから負荷に電流を供給する前記装
置の出力端子の電圧を前記マイクロコンピュータに入力
し、 前記アナログ・デジタル変換器で該出力端子の電圧値を
デジタル値に変換し、 該デジタル値が所定の値以下となったことにより、負荷
の短絡を検出し、前記出力トランジスタをＯＦＦにする
ことを特徴とする出力トランジスタの負荷短絡時保護方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP540690A JPH03210820A (ja) | 1990-01-12 | 1990-01-12 | 出力トランジスタの負荷短絡時保護方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP540690A JPH03210820A (ja) | 1990-01-12 | 1990-01-12 | 出力トランジスタの負荷短絡時保護方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03210820A true JPH03210820A (ja) | 1991-09-13 |
Family
ID=11610263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP540690A Pending JPH03210820A (ja) | 1990-01-12 | 1990-01-12 | 出力トランジスタの負荷短絡時保護方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03210820A (ja) |
-
1990
- 1990-01-12 JP JP540690A patent/JPH03210820A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4771357A (en) | Power driver having short circuit protection | |
| US4631474A (en) | High or low-side state relay with current limiting and operational testing | |
| US4899098A (en) | Low voltage drop series regulator with overvoltage and overcurrent protection | |
| JPH06214666A (ja) | パワートランジスタの制御電極ディセーブル回路 | |
| US5309309A (en) | Semiconductor protection against high energy transients | |
| JPH0630543B2 (ja) | 出力回路の異常検出報知回路 | |
| USRE33941E (en) | Power driver having short circuit protection | |
| US4644294A (en) | Device for protecting a push-pull output stage against a short-circuit between the output terminal and the positive pole of the supply | |
| JPH03210820A (ja) | 出力トランジスタの負荷短絡時保護方式 | |
| JPH0714129B2 (ja) | 電力増幅器の最終段の保護装置 | |
| KR0147950B1 (ko) | 과부하 보호 회로를 갖는 전원 공급 장치 | |
| JPH0475533B2 (ja) | ||
| US4445160A (en) | Fault-powered low-level voltage clamp circuit | |
| GB2259200A (en) | Ground fault protector | |
| US5396112A (en) | Darlington circuit having means for detecting a line interruption in its load circuit | |
| JP2604403Y2 (ja) | 電流制限トランジスタ回路 | |
| GB1588135A (en) | Inverter circuits | |
| JP3094653B2 (ja) | 過電流防止回路 | |
| KR900009468Y1 (ko) | 과부하시 전원 차단회로 | |
| JPH0431613Y2 (ja) | ||
| JPS6119536Y2 (ja) | ||
| JPH07105333A (ja) | Ｉｃカード | |
| JPH0724907Y2 (ja) | 入力保護回路 | |
| JPH0715343Y2 (ja) | 電源装置の出力短絡・開放検知回路 | |
| JP3063345B2 (ja) | 飽和防止回路 |