JPH0321095Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、音声多重PCM伝送路上の信号を各
チヤネルに分配し、各チヤネルの送信信号をそれ
ぞれ音声多重PCM伝送路上の割当られたタイム
スロツトに送出するための変換回路に関し、特に
少数チヤネルの信号を音声多重PCM伝送路に挿
入および分岐する場合のチヤネル回路の配列やチ
ヤネル同期信号の発生を簡易化することができる
ようにした変換回路に関する。

〔従来の技術〕

第１図に示すように、Ｎチヤネル分のチヤネル
タイムスロツトを有する音声多重PCM伝送路Ｌ
に親局Ａおよび複数の子局Ｂ，Ｃ，Ｄが接続され
ていて、各子局には、それぞれn₁，n₂，n₃チヤネ
ル（n₁＋n₂＋n₃≦Ｎ）が割当てられ、各チヤネル
の信号は、それぞれ音声多重PCM伝送路上の割
当てられたタイムスロツトによつて伝送されるよ
うな方式では、各子局における音声多重PCM伝
送路と各チヤネル間の変換回路は従来以下に説明
する様に構成されている。

第２図は従来の変換回路の一例を示すブロツク
図である。すなわち、タイミング信号発生回路３
は、音声多重PCM伝送路Ｌ上に伝送される多重
信号から例えばフレーム同期信号を抽出してタイ
ミング信号を発生してチヤネル同期パルス発生回
路２に供給し、チヤネル同期パルス発生回路２は
これによつて１チヤネルタイムスロツトずつシフ
トしたＮ個のチヤネル同期パルスを作成してチヤ
ネルコーデイツク１に供給する。チヤネルコーデ
イツク１は、Ｎ個のチヤネル回路分のスペースを
用意しており、所要のチヤネルに対しては、チヤ
ネル回路を実装している。そして各チヤネル回路
は、チヤネル同期パルス発生回路２から供給され
るチヤネル同期信号によつて音声多重PCM伝送
路Ｌ上の所要タイムスロツトの信号を音声信号に
復調し、また送信音声をコード化して所定のタイ
ムスロツトに送出する。

この方式は、チヤネル同期パルス発生回路２の
構成が簡単であり、また、各子局におけるチヤネ
ル割当ての増設や変更は、チヤネル回路を増設し
たり、実装位置を変更することで対応することが
できる。しかし、使用しないチヤネルに対してま
でもチヤネル回路のスペースを用意しておく必要
があるという欠点がある。

第３図に示すように、必要なチヤネル数に対応
するチヤネル回路をつめて実装し、それぞれのコ
ード変換およびデコードに必要なチヤネル同期信
号は、それぞれに対応して設けられた個別チヤネ
ル同期パルス発生回路１２から供給するようにし
た方式も公知である。各個別チヤネル同期パルス
発生回路１２はタイミング信号発生回路３から供
給されるタイミング信号によつてそれぞれ必要な
チヤネル同期信号を作成する。どのチヤネルに使
用するかは、例えば内部端子の接続変更によつて
可変することができる。この方式では、割当てチ
ヤネルの変更は、個別チヤネル同期パルス発生回
路１２の内部端子接続の変更等によつて行うこと
ができ、チヤネルの増設は、単に空スペースにチ
ヤネル回路を実装し、これに対応して個別チヤネ
ル同期パルス発生回路１２を増設すれば可能であ
る。

〔考案が解決しようとする課題〕

しかし、個別チヤネル同期パルス発生回路１２
の回路構成が複雑であり、その上、必要なチヤネ
ル数だけの個別チヤネル同期パルス発生回路を用
意しなければならないという欠点がある。

本考案の目的は、上述の従来の欠点を解決し、
少ないスペースに必要なだけのチヤネル回路を実
装し、しかも１つのチヤネル同期パルス発生回路
によつて各チヤネル回路の動作に必要なチヤネル
同期信号を供給するようにした変換回路を提供す
ることにある。

〔課題を解決するための手段〕

本考案の変換回路は、音声多重PCM伝送路上
の任意の複数チヤネルタイムスロツトの信号を書
込むことができる受信用メモリと、複数チヤネル
の送信信号を書込む送信用メモリと、前記受信用
メモリおよび前記送信用メモリの書込みおよび読
出しを制御する制御回路と、各チヤネル回路にタ
イミング信号がシフトされたチヤネル同期パルス
を供給するチヤネル同期パルス発生回路とを備
え、前記制御回路は、前記音声多重PCM伝送路
上から所要の受信チヤネルの信号を前記受信用メ
モリに書込んだ後、順次連続的に読出して各チヤ
ネルに分配出力させ、各チヤネルの送信信号は、
一旦前記送信用メモリに順次連続的に書込んだ後
にそれぞれ前記音声多重PCM伝送路上の割当て
られたチヤネルタイムスロツトに送出させる制御
手段を備えたことを特徴とする。

〔実施例〕

次に、本考案について、図面を参照して詳細に
説明する。

第４図は、本考案の一実施例を示すブロツク図
である。

すなわち、受信用メモリ５は、制御回路４の制
御によつて音声多重PCM伝送路Ｌ上の任意のチ
ヤネルタイムスロツト、例えばチヤネル１，３，
４，…の信号を順に連続したアドレスに書込み、
また書込まれた信号は制御回路４の制御によつて
連続したアドレスから順次引続いて読出される。
読出された信号は、チヤネル同期パルス発生回路
２から各チヤネル回路に供給されているシフトさ
れたチヤネル同期パルスにより、各チヤネル回路
n₁〜n₄に分離して取込まれ、音声信号に復調され
る。

各チヤネルの送信音声は、それぞれ各チヤネル
回路でコード化され、チヤネル同期パルス発生回
路２から供給されるチヤネル同期信号によつて送
信用メモリ６の連続したアドレスに順番に書込ま
れる。該送信用メモリ６に書込まれた各チヤネル
のデータは、制御回路４の制御によつて音声多重
PCM伝送路Ｌ上の割当てられたチヤネルタイム
スロツトにそれぞれ送出される。

従つて、音声多重PCM伝送路上に割当てるチ
ヤネルタイムスロツトは、１つの子局に対して連
続している必要はなく離散的に割当てることがで
きる。また、音声多重PCM伝送路上の任意の空
チヤネルタイムスロツトを任意の子局に対して割
当てることができ、容易に各子局のチヤネル増設
をすることが可能である。ある子局のチヤネル回
路n₁〜n₄は順につめて少ないスペースに実装する
ことができる。各チヤネル回路n₁〜n₄と受信用メ
モリ５または送信用メモリ６とのデータ授受は、
チヤネル同期パルス発生回路２の出力するシフト
されたチヤネル同期信号によつて連続して順番に
行う。チヤネル同期パルス発生回路２の構成は簡
単であり、１つのチヤネル同期パルス発生回路２
によつて各チヤネル回路にシフトされたチヤネル
同期信号を供給することができる。従つて、少な
いチヤネル数が割当てられた子局は、必要とする
チヤネル容量分の実装スペースを用意すればよい
だけでなく、個別チヤネル同期パルス発生回路の
ような複雑な回路を多数用意する必要がないとい
う効果がある。

〔考案の効果〕

以上のように本考案においては、各子局に送信
用メモリと受信用メモリと、これらの書込み読出
しを制御するための制御回路と、チヤネル同期パ
ルス発生回路とを備え、各子局においては、チヤ
ネル同期パルス発生回路の出力によつて各チヤネ
ル回路から順番に送出されたデータを一旦送信用
メモリの連続したアドレスに書込んだ後に、それ
ぞれ音声多重PCM伝送路上の割当てられたチヤ
ネルタイムスロツトに送出し、音声多重PCM伝
送路上の任意のタイムスロツトのデータは一旦受
信用メモリに書込まれた後に、そのメモリの連続
した番地から順番に連続して読み出したデータを
各チヤネル回路で音声信号に復調するように構成
したから、割当てられたチヤネル数のチヤネル回
路を少ない実装スペースに実装することが可能と
なり、しかも複雑な個別チヤネル同期パルス発生
回路を多数個用いることなく、１つのチヤネル同
期パルス発生回路によつてシフトされたチヤネル
同期信号を供給することができる効果がある。

【図面の簡単な説明】

第１図は本考案が適用される音声多重PCM伝
送システムの一例を示すブロツク図。第２図は従
来の変換回路の一例を示すブロツク図。第３図は
従来の変換回路の他の一例を示すブロツク図。第
４図は本考案の一実施例を示すブロツク図。 １……チヤネルコーデイツク、２……チヤネル
同期パルス発生回路、３……タイミング信号発生
回路、４……制御回路、５……受信用メモリ、６
……送信用メモリ、１２……個別チヤネル同期パ
ルス発生回路。

Claims (1)

1. 【実用新案登録請求の範囲】 音声多重PCM伝送路上の任意の複数チヤネル
   タイムスロツトの信号を書込むことができる受信
   用メモリと、 複数チヤネルの送信信号を書込む送信用メモリ
   と、 前記受信用メモリおよび前記送信用メモリの書
   込みおよび読出しを制御する制御回路と、 各チヤネル回路にタイミング信号がシフトされ
   たチヤネル同期パルスを供給するチヤネル同期パ
   ルス発生回路と を備え、 前記制御回路は、 前記音声多重PCM伝送路上から所要の受信チ
   ヤネルの信号を前記受信用メモリに書込んだ後、
   順次連続的に読出して各チヤネルに分配出力さ
   せ、各チヤネルの送信信号は、一旦前記送信用メ
   モリに順次連続的に書込んだ後にそれぞれ前記音
   声多重PCM伝送路上の割当てられたチヤネルタ
   イムスロツトに送出させる制御手段を備えた ことを特徴とする変換回路。