JPH0321149A - パルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はパルス発生技術さらにはクロツク周波数の切換
方式に適用して有効な技術に関し、例えばＣＯＤＥＣ　
（符号回路・復号回路）とその周辺機能を内蔵したディ
ジタル電話回路制御用ＬＳＩにおける呼出音発生回路（
以下、リンギング同路と称する）に利用して有効な技術
に関する。

［従来の技術コ 電話回線のディジタル化に伴い、電話回路内にＣ　Ｏ　
Ｄ　Ｅ　Ｃとともにリンキング回路や音量調整回路等の
各種機能回路が設けられる。その場合、それらの機能回
路をＣＯＤＥＣとともに１つの半導体チップ」二に形或
したＬＳＩがあると、電話回路を小型化する上で便利で
ある。

このような多機能ＣＯＤＥＣに内蔵されるリンギング回
路には、複数種類の１〜−ンの発生およびトーンの切換
えによる呼出音選択機能が要求されることが多い。

なお、ＣＯＤＥＣに関しては、■サイエンスフォーラム
社　昭和５８年工１月２８日発行、「超ＬＳＩデバイス
ハンドブック」第４８３頁〜第４８８頁に記載がある。

［発明が解決しようとする課題］ 本発明者は、連続して２１〜−ンあるいは３１・ーンを
繰返し発生するリンギング回路について検討した。その
結果、トーンの発生状態を考慮しないでトーンの切換え
を行なうと、第３図（Ａ）に示すようにＩ〜−ン切換え
時にノイズが発生し、耳障りな呼出音が生じるという問
題点があることを見出した。

この発明は上記のような問題点に着１１シてなされたも
ので、その目的とするところは、１−−ン切換え時にノ
イズの発生しないリンギング回路を提供することにある
。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、木１ｊＪＪ細害の記述および添附図面から明
らかになるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、クロックを計数するカウンタの値とレジスタ
にセットされたトーン指定コードとを比較回路で比較し
ながら一致した時点でカウンタをリセットすることで発
生するパルスの周波数を決定するとともに、上記比較回
路に供給されるトーン指定コードを切換えることで周波
数の切換えを行なうようにされたリンギング回路におい
て、−ヒ記レジスタと比較回路との間にラッチ回路を設
け，発生中のパルスの周期の完了を検出した時点で上記
ラッチ回路に次のトーン指定コードをラッチさせるよう
にした。

［作用］ ３ 上記した手段によれば１−−ン切換え信号が入ってきて
も直ちに次の１−−ン指定コードが比較回路に供給され
ず、発生中のパルスの周期が完了した時点で供給される
ようになるため、１−−ン切換え時にノイズが発生する
のが防止される。

［実施例］ 第工図には本発明に係るリンギング回路の一実施例が示
されている。

第工図において、ｌはチップ外部から供給される１２８
ＫＨｚのようなクロックφＣを計数するカウンタ、２は
チップ外部のマイクロコンピュータ等から供給されるト
ーン指定コードをセッ１・するためのトーンレジスタで
、この１〜−ンレジスタ２は、全体が工２ビットで構成
され、４ビッ１−ずつ３回に分けてセッ１へされるよう
になっている。

また、３は同じくマイクロコンピュータ等から供給され
るモード指定コードを保持するモードレジスタで、この
モードレジスタ３に取り込まれたモード指定コードでシ
フ１・制御回路４を制御して３ビットのシフトレジスタ
５の動作の仕方を決定し、４ー ？つのトーンのみ連続して発生するモノ１〜−ンモード
、２つの１−−ンを繰り返し発生する２トーンモード、
３つのトーンを繰り返す３トーンモード等、モードレジ
スタ３内のモード指定コードに■対応したモードでシフ
トレジスタ５を動作させる。

上記トーンレジスタ２には各ビットに対応されたゲー１
〜ａｏ−ａ，１からなるセレクタＳＥＬが接続されてお
り、３ビットのシフトレジスタ５の各段の信号によって
上記ゲートＧ。−Ｇ１■のうち同時に４つずつ開閉制御
されるように構成されている。さらに、ゲートＧ。−Ｇ
よ，の後段には４つのＤ型フリップフロップＦＦｏ＝Ｆ
Ｆ３からなるラッチ回路６が接続されており、ゲートＧ
。−Ｇ２によってトーンレジスタ２内のビットＲ　３．
，．　Ｒ２，，　Ｒ１ｏのうちいずれか１つのビット信
号がフリップフロップＦＦｏに供給可能にされ、ゲート
０３〜Ｇ５によってビットＲ，１，　Ｒ２１，　Ｒ１■
のうちいずれか工つのビット信号がフリップフロップＦ
Ｆ，に供給可能にされ、ゲート０６〜Ｇｌｌによってビ
ットＲ３■，Ｒ２■，Ｒ１■のうちいずれか１つのビッ
ト信号？フリップフロノプＦＦ，に供給可能にされ、さ
らにゲーｌ−Ｇ９〜Ｇ１。によってビッｌ−Ｒ，，，　
Ｒ，，Ｊ，Ｒ■３のうちいずれか１−つのビッＩ−信号
がフリツプフロツプＦＦ３に供給可能にされされている
。

モートレシスタ３内のモー１く指定コーＩ一によりモノ
ｌ−−ンモードが指定された場合、シフＩ〜レシスタ５
はシフト動作を行なわず、例えば最下位ヒッ１〜の出力
が連続してハイレベルを維持するように制御される。こ
れによって、ゲー１〜Ｇ　２　１　（］　Ｓ　＋Ｇ，，
Ｇ，■のみが開かれて、トーンレシスタ２に保持された
コー１＜のうちビッｌ−　ＲＩＯＩ　Ｒ４１　１　Ｒ＋
．２１Ｒ．３の４つの信号がラッチ回路６に偶給され、
ラッチされる。

７は上記ラッチ回路６にラッチされたコー１−と上記カ
ウンタ１の計数値とを比較する一致検出回路で、この一
致検出回路７は４つのイグスクルーシブ○Ｒゲー１へＥ
■ｌ　Ｅ２１　Ｅ３Ｔ　Ｅ４とこれらの出力を人力信号
とする４人力ＡＮＤゲートＧａとからなる。この検出回
路から出力される一致検出信一夕ＩＮＶ．とからなるフ
リップフロップＦＦａに供給される。フリップフロップ
ＦＦａの出力信号は上記カウンタ］の１―位４つのフリ
ップフロップのリセット端子に供給されそれらをリセッ
トするとともに、フリップフロツプＦＦａの出力信号Ｑ
ａは分周回路８に供給され、例えば１６分の１に分周さ
れる。これによって、ラッチ回路６にラッチされたコー
１〜に対応した周波数のパルスＰ列が形戊され、分周回
路８より出力される。分周回路８の出力パルス列Ｐは、
例えば抵抗ラダーとスイッチ列とからなるサイン波発生
回路に供給され、階段波形の擬似サイン波が発生され、
スピーカに供給される。ただし、上記分周回路８の出力
パルス列Ｐを外部端子より外部へ出力させ、このパルス
列でスピーカを直接廓動させるようにしてもよい。

この実施例では、上記分周回路８の各段の出力信号と上
記フリップフロツプＦＦａの出力をインバータＩＮＶ，
で反転した信号を入力信号とする７ の出力信廿が−１二記ラッチ回路６に対しランチタイミ
ング信弓−φＬとして０（給されている。

また、この実施例では、特に制限されないが上記ラッチ
回路６を構戊する各フリップフロップＦＦｏ−ＦＦ，の
出力信吐を入力信号とするＡＮＤゲート１０が設けられ
、このＡＮＤゲー１〜１０の出力信号によって上記分周
回路８を構成する各段のフリップフロップがリセソ１−
されるようになっている。これによって、分周回路８は
リセッＩ一信》゜Ｒによってラッチ回路６がリセツ１−
されたとき、およびラッチ回路６にオール「Ｏ」がラッ
チされたときにリセッｌへされる。

次に上記実施例のリンギング回路の動作を第２図のタイ
ミングチャー１〜を用いて説明する。

外部のマイクロコンピュータから供給される８ビットの
信号は、七位４ビットがコマンド部、下位４ビットがデ
ータ部とされており、上位４ビットを図示しないデコー
ダでデコードすることにより下位４ビッ１〜のデータを
ラッチするレジスタが指定される。

８ ？ンギング回路を３１・−ンモードで動作させる場合に
は、マイクロコンピュータからｌ２ビッ１〜のトーン指
定コードが３回に分けて４ビッ１−ずつ供給され、トー
ンレジスタ２の対応するビッｌ〜にセットされる。また
、これとは別に同様の方法で４ビットのモード指定コー
ドがモーＩ・レジスタ３にセッＩ・される。

これによって、シフト制御回路４は外部から０（給され
るクロックＣＫに従って、シフトレジスタ５をシフト動
作させ、先ずゲー１’　Ｇ　２　，Ｇ　ｓ　，Ｇ　８，
Ｇ■１を開き、次にゲー１〜Ｇ，，Ｇ．，，Ｇ７，Ｇ，
。を、さらにその次にゲーエＧ。，　Ｇ，，　ＧＩｉ，
　Ｇ９をひらき、マイクロコンピュータによりモードが
変換されるまでこれを繰り返す。ゲー１〜Ｇ２，　Ｇ５
，　Ｇ８，Ｇ１１が開かれた状態で外部からリセット信
′；ｆＲが入力されると、カウンタ土の最下位のフリッ
プフロップ及びラッチ回路６がリセットされ、その結果
、カウンタ］の残りのフリップフロツプと分周回路８が
リセッ１・される。すると、Ａ　Ｎ　Ｄゲー１−９の出
力たるラッチタイミング信じ・φ１４がハイレ？ルにさ
れ、リセッ１・が解除されるとクロックφＣの立下りに
同期してφＬがハイレベルに変化し、レジスタｌのビッ
トＲ■。，　Ｒ１１，　Ｒ１■，Ｒ■３の信号がラッチ
回路６に取り込まれる。これとともに、カウンタ１がク
ロツクφＣの計数を開始し、ランチ回路６の保持データ
と一致した時点で一致検出回路７の出力がハイレベルに
変化する。

第２図にはラッチ回路６に（１　０　１　０）が取り込
まれている場合のタイミングを示す。

一致検出回路７の出力がハイレベルに変化するとフリッ
プフロツプＦＦａの出力Ｑａがハイレベルに変化してカ
ウンタｌがリセットされる。すると、カウンタ１の値が
かわるため、速やかに一致検出回路７の出力がロウレベ
ルに変化する。一方、フリップフロップＦＦａの出力Ｑ
ａは分周回路８にクロックとして供給されている。その
ため、カウンタ１がラッチ回路６に取り込まれた値を計
数するのに要する時間ごとに一致検出信号が出力され、
分周回路８からはその１６倍の周期で変化するパルス列
Ｐが出力される。このパルス列Ｐに基？いてスピーカが
跣動されることにより、ラッチ回路６内のコードに対応
した周波数ｆ１のＩ−−ンが発生される。

この１ヘーン発生中に、クロックφＣと非同期でこれよ
りすっと周期の長いクロックＣＫが入ってくると、シフ
１−レジスタ５がシフ１・動作し、ゲー１〜Ｇｏ−０１
■を切り換えるため、トーンレジスタ２内のＲ　ｘ　ｏ
　＋　Ｒ　１　，＋　Ｒ　１　２　１　Ｒ　■ａに代わ
ってＲ２．，Ｒ２■，Ｒ２■，Ｒ２３の信号がラッチ回
路６へ供給される。しかして、この実施例のリンギング
回路においては、ゲートＧＩｌ−Ｇエ，が切り換えられ
ても直ちにトーン指定コードがラッチ回路６に取り込ま
れるのではなく、一致検出信号をクロツクとする分周回
路８の各段の出力がすべて口ウレベルに変化した時点、
すなわち第３図（Ｂ）に示すように発生しているトーン
（周波数ｆ■）の周期が完了した時点でラッチタイミン
グ信号φＬが形戊されて、１〜−ンレジスタ２内の次の
４ビットのコードがラッチ回路６に取り込まれる。その
結果、ラ１１ ？ｆ２のパルス列が出力される。

３トーンモードでは、その後再びクロックＣＫが入って
きた時点でゲー１〜Ｇ，−Ｇエ，の切り換えが行なわれ
、発生中のトーン（周波数ｔ’ｚ）の周期が完了した時
点で次のコードがラッチ回路６に取り込まれ、コードに
対応した周波数ｆＪのパルス列が出力される。その後、
再びクロックＣＫに同期してゲートＧ。−６■１が切り
換わり、トーンがｆ１→ｆ２→ｆ３→ｆ１→ｆ２→・・
・・のように変化を繰り返す。

一方、２トーンモードではシフ１〜レジスタ５は工段目
と２段目との間でのみシフ１〜を繰り返すように制御さ
れるため、ラッチ回路６へ取り込まれるトーン指定コー
ドも２種類だけとなり、ｆ１→ｆ２→ｆ■→ｆ２→・・
・・のトーンを繰り返す。

モノ１ヘーンモードでは前述したように１種類の１・−
ン指定コードしかラッチ回路６に供給されないため、同
一の１〜−ンを発生し続ける。１−−ンの発生はマイク
ロコンピュータから次のコマンドが一１２ れるまで継続される。

なお、上記実施例では一致検出信秒を取込むフリップフ
ロップＦＦａの出力と分周回路８の各段の出力を入力信
号とするＡＮＤゲート９によりラッチ回路６のラッチタ
イミング信号φＬを発生させているが、一致検出信号そ
のものをラッチ回路６のラッチタイミング信号とするよ
うなリンギング回路も考えられる。ただし、そのような
回路形式で本実施例と同じ１〜−ン発生機能を実現する
にはカウンタ１の他、分周回路８の各段の出力について
も比較を行なう一致検出回路が必要となり、回路規模が
大きくなるという欠点がある。

以上説明したように上記実施例は、クロックを計数する
カウンタの値とレジスタにセッ１−されたトーン指定コ
ードとを比較回路で比較しながら一致した時点でカウン
タをリセットすることで発生するパルスの周波数を決定
するとともに、上記比較回路に供給されるトーン指定コ
ードを切換えることで周波数の切換えを行なうようにさ
れたリンギング回路において、上記レジスタと比較回路
との間にラッチ回路を設け、発生中のパルスのＩｉ’ｉ
ｌ期の完γを検出した時点て上詔ラッチ回路に次の１ヘ
ーン指定コードをランチさせるようにしたので、トーン
切換え信号が入ってきても直ちに次の１ヘーン指定コー
ドが比較回路に供給されず、発生中のパルスの周期か完
Ｙした時点で但給されるようになるため、トーン切換え
時にノイズか発生するのが防止されるという効果がある
。

以−１二本発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その嬰旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば上記実施例て
はゲーｈ　Ｇ　ｏ　−　Ｇ　ｔ　ｒからなるセレクタＳ
　Ｅ　Ｌと一致検出回路７との間にラッチ回路６を設け
、発生中のパルスの周期が完了した時点で次のＩ〜−ン
指定コードをランチ同路６にラッヂさせて一致検出回路
７に供給させるようにしているが、ラノチ回路６を設け
る代わりにＡＮＤゲー１−９の出力φＬをシフ１・制御
回路４ＡＯ（給して、クロックＣ　Ｋとφ■，とに基づ
いて周期完？時点でシフ１・レシスタ５をシフ１・させ
、ゲー１〜Ｇｏ−０■１を切り換えるようにしてもよい
。

以−ヒの説明では主として本発明者によってなされた発
明をその背景となった利用分野である多機能ＣＯＤＥＣ
に内蔵されたリンキング回路に適用した場合について説
明したが、この発明はそれに限定されるものでなく、ア
ラーム音を発生する時計用ＬＳＩその他周波数の異なる
パルス列を連続して発生したい場合に利用することがで
きる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、夕ロックを計数するカウンタの値とレジスタ
にセツ１〜されたトーン指定コードとを比較回路で比較
しながら一致した時点でカウンタをリセットすることで
発生するパルスの周波数を決定するとともに、上記比較
回路に供給されるトーン指定コードを切換えることで周
波数の切換えを行なうようにされたリンギング回路にお
いて、ト１５ ーン切換え時のノイズの発生を防止することができる。

【図面の簡単な説明】 第１図は本発明をリンギング回路に適用した場合の一実
旅例を示す回路図、 第２図はその回路のタイミングチャー１〜、第３図牛羊
＝工買ツ享は従来のリンギンク回路におけるトーン切換
え時の波形および本発明に係るリンギング回路における
１ヘーン切換え時の波形を示すタイミングチャートであ
る。 １・・・・計数手段（カウンタ）、２・・・・１〜−ン
レシスタ、３・・・・モードレジスタ、５・・・・シフ
１〜レジスタ、６・・・・ラッチ回路、７・・・・比較
回路（一致検出回路）、８・・・・分周回路、９・・・
論理積回路（ＡＮＤゲート）。 −１６ 特開平３ ２１１４９（６） 特開平３ ２１１４９（７）

Claims (1)

1. 【特許請求の範囲】 １、クロックを計数して発生するパルスの周期を決定す
   るための計数手段と、複数の周波数指定コードを保持す
   るレジスタと、上記計数手段の値と選択された周波数指
   定コードとを比較する比較回路と、上記レジスタに保持
   された複数の周波数指定コードのうち一つを選択して上
   記比較回路に供給するセレクタとを備え、発生中のパル
   スの周期完了時点で上記比較回路への周波数指定コード
   の供給を行なうように構成されていることを特徴とする
   パルス発生回路。 ２、上記セレクタと比較回路との間にラッチ回路が設け
   られ、上記セレクタで選択された周波数指定コードが発
   生中のパルスの周期完了時点でこのラッチ回路に取り込
   まれるように構成されていることを特徴とする請求項１
   記載のパルス発生回路。 ３、上記比較回路の出力信号をクロックとする分周回路
   と、この分周回路の各段のフリップフロップの出力信号
   と上記比較回路の出力信号に対応する信号とを入力信号
   とする論理積回路とを備え、この論理積回路により周期
   完了時を検出し、上記周波数指定コードの切換え信号を
   発生するように構成されていることを特徴とする請求項
   １または２記載のパルス発生回路。