JPH03211719A - レジスト塗布方法 - Google Patents

レジスト塗布方法

Info

Publication number
JPH03211719A
JPH03211719A JP2005760A JP576090A JPH03211719A JP H03211719 A JPH03211719 A JP H03211719A JP 2005760 A JP2005760 A JP 2005760A JP 576090 A JP576090 A JP 576090A JP H03211719 A JPH03211719 A JP H03211719A
Authority
JP
Japan
Prior art keywords
resist
light
wafer
thickness
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005760A
Other languages
English (en)
Other versions
JP3017762B2 (ja
Inventor
Mitsuru Ushijima
満 牛島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005760A priority Critical patent/JP3017762B2/ja
Publication of JPH03211719A publication Critical patent/JPH03211719A/ja
Application granted granted Critical
Publication of JP3017762B2 publication Critical patent/JP3017762B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Application Of Or Painting With Fluid Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はレジスト塗布方法に関する。
[従来の技術及び発明が解決すべき課題]一般に半導体
製造工程では、ウェハ上にCVDやスパッター等により
形成されたSiC2やポリシリコン等の薄膜上にレジス
トを塗布し、マスクを通して露光してレジストに光反応
を生じさせ現像して露光(または未露光)部分の反応し
たレジストを除去するりソゲラフイエ程、リソグラフイ
エ程後マスクのパターンに従って残っているレジスト以
外の部分をエツチングして薄膜に回路パターンを転写し
た後レジスト除去するエツチング工程を経て、薄膜にパ
ターンを形成することを反復しなからウェハ上にパター
ンを形成した薄膜を多数積層して半導体チップを形成し
ている。
ここで、ウェハに形成された薄膜上にレジスト塗布を行
うレジスト塗布装置には、ウェハを吸着等で支持したチ
ャックを回転機構により毎分数1oOO回転させ、ウェ
ハ上に滴下されたレジストをウェハ全面に均一に塗布す
るスピンコータが使用されている。スピンコータで塗布
されるレジスト膜厚はウェハの回転速度、回転加速度、
レジスト温度、環境温湿度等に影響され、これらをコン
トロールしながら均一性を保持されている。また、光電
的に膜厚を測定する手段として特開昭59−11287
3号、特開昭63−198329号に開示されている。
さらにまた、レジスト膜を露光する露光工程ではアライ
メントされたウェハの例えば20mm四方の露光エリヤ
に回路パターンが形成されたマスクを通して等倍または
縮少投影してステップアンドリピート方式で遂次焼付け
を行うステッパーが使用されている。ステッパーの投影
レンズ光学系は多数のレンズの組合せであるため、露光
には単色光が使用され、これらの単色光をレジストに照
射すると、屈折率の差の大きいレジストと薄膜の境界面
で主に反射されるが、一部は多層薄膜中まで進みウェハ
基板で反射される。この入射光と反射光が互いに干渉し
あい、レジスト膜中に定在波が生じることとなる。レジ
ストの膜厚と多層薄膜の膜厚により同じ材質で同じ単色
光であっても反射率は変わるものである。この結果、前
記定在波の位相は変位するものである。これら下地の反
射率、屈折率、膜厚及びレジスト膜厚は形成されるパタ
ーン幅を規定するため高精度に均一なパターン幅を得る
ためにはレジスト膜厚と多層薄膜の膜厚の微少な差によ
り定在波の位相がシフトする事によって非常に大きく影
響を及ぼすものである。レジスト塗布装置で形成される
レジスト膜は、約±0゜3%の誤差があり、さらに薄膜
成膜装置で形成される薄膜にいたってはロット間のバラ
ツキが大きく(誤差±3%位)、シかも何層にも積層さ
れるため、ロフトによって膜厚は非常に異なり、パター
ン幅を高精度に均一に形成するのは非常に困難であった
本発明は上記の欠点を解消するためになされたものであ
って、ロット間バラツキのある多層薄膜であっても高精
度に均一なパターン幅を有するように露光可能なレジス
ト膜を形成できるレジスト塗布方法を提供することを目
的とする。
[課題を解決するための手段] 上記の目的を達成するため本発明のレジスト塗布方法は
、半導体ウェハ表面にレジストを塗布し、この塗布膜厚
を測定して所望する膜厚のレジストを塗布するに際し、
前記半導体ウェハの半導体チップの形成をされてない周
縁部に不感波長光を照射して膜厚を測定する。
[作用] 本発明は単色光をウェハ上に積層された薄膜上に塗布さ
れたレジストに照射する場合、レジストと多層薄膜の境
界で100%反射されずに一部は多層薄膜中を進みウェ
ハ基板で反射される。そのため、種々の定在波が生じ、
同じ材質であってもレジストの膜厚、多層薄膜の膜厚に
より前記定在波の位相が異なるため露光されるレジスト
の線幅(パターン幅)が異なってしまう。この線幅を一
定にして高精度に均一なパターンを形成するため、ウェ
ハ上に形成されたロット間の膜厚の誤差の大きい多層薄
膜の均一な線幅を形成する反射率、概算膜厚から演算装
置により最適なレジストの膜厚を算出し、最適膜厚にレ
ジストを塗布するようウェハを支持したチャックの回転
数を制御して、自動的に多層薄膜の膜厚のロット間に生
じる大きな誤差を相殺するものである。
この時、多層薄膜の膜厚を測定するのは、半導体チップ
が形成されていないウェハの周縁部に検知部位を設定し
、周辺露光装置によりウェハ周辺のレジストを露光現像
を行い除去する際に、同時にこの部位を露光現像して通
常ならば露光されないため薄膜とレジスト膜が交互に積
層されるところを、塗布されたレジスト除去してウェハ
上に形成される半導体チップと同様の多層薄膜厚を有す
る部位を形成する。この部位に投受光装置により光を照
射し、多層膜中の反射率、屈折率の測定を行い、概算膜
厚を求めるものである。凹凸のある半導体チップでは膜
厚を測定するのは困難であっても半導体チップのパター
ンが形成されていない平坦な周縁部で半導体チップの膜
厚と等しい反射率、屈折率を測定することができ、露光
パターンの線幅が高精度に均一な半導体回路素子を製造
することができる。
[実施例コ 本発明のレジスト塗布方法を適用した一実施例を図面を
参照して説明する。
第1図に図示のレジスト塗布装置は、真空吸着等によっ
てウェハ1を載置固定し、回転機構であるモータ2の回
転軸に固定される上面円板状チャック3の円板中心部上
方にノズル4が設けられる。
ノズル4は図示しないスキャナに接続されダミーディス
ペンスを実行する場合チャック3の上方から移動可能に
なっている。ノズル4はレジスト供給系5に接続される
。レジスト供給系5はレジストを収納するレジスト容器
、レジストを所望の一定量供給するベローズポンプ、フ
ィルタ、ベローズポンプと連動して開閉するバルブ、レ
ジストの液だれを防止するサックバックバルブ等を設け
ている。また、レジスト塗布時にレジストの飛散防止の
ためチャック3を包囲してカップ6が設けられ、カップ
6はウェハ1の搬入8時に下降してウェハ1の搬入出を
容易にするようになっている。
さらに、ウェハ1上に積層された多層薄膜7の反射率、
屈折率、膜厚を測定するための投受光装置8が設けられ
る。投受光装置8はキセノン水銀ランプ等の露光に使用
される光源からの光を、光ファイバー8の先端から所定
部位1oに例えば500−800nm等の直径2II1
m程度のビームb1として照射し、このビームb1の反
射光b2を光ファイバー9の先端から入射し、受光素子
により電気信号に変換して薄膜7の膜厚を光干渉法を用
いて測定するものである。また、ステッパーで露光に用
いられる■ラインやGラインを用いて薄膜中の定在波の
位相を予見するものである。また、この投受光装置8を
用いて薄膜上に塗布されたレジストの膜厚を測定する場
合は、光源からの光でレジストが感光しないように光源
の光の波長を例えば560mn以上とするフィルタを設
ければよい。
この投受光装置8の近傍には投光素子と受光素子とを有
するウェハの位置を検品する位置検出装置11が備えら
れ、ウェハの周辺部に設けられた所定部位10を検品し
、投受光装置8に入力するようになっている。
投受光装置8により検知された検出値は検出値に基き最
適なレジスト膜厚を演算する演算装置12に入力され、
さらにここで最適レジスト膜厚を形成するためのモータ
2の回転数が求められ、演算装置12からの信号により
モータ2の回転を制御する制御装置13が設けられる。
このような構成のレジスト塗布装置により処理される製
造途中のウェハ1は第2図に示すように、円形に形成さ
れその周縁の一部を切除してオリエンテーションフラッ
ト14が設けられ、その中心部にはパターン形成された
膜厚か積層された半導体チップ15が多数形成される。
これらの半導体チップ15は矩形であるため、ウェハ1
の周縁部16には余剰領域17が形成されるため、この
部分に検知部位10が設けられる。検知部位10は、ウ
ェハ1の汚染源となる周辺部16に塗布されたレジスト
を除去するために、周辺露光装!!18により周縁部1
6を露光する際、例えば周辺を通常2no++幅で露光
し、ある一定角を例えば4m+n露光を行うようにプロ
グラム設定して同時に露光して現像することによりウェ
ハ1上に形成された半導体チップ15と同様にレジスト
除去され、半導体チップ15と同じ膜厚に形成されてな
る。しかもこの検知部位1oは、パターン形成されない
ため、平坦であってパターン形成されて表面が凹凸状に
なっている半導体チップ15では乱反射されてしまうた
め、測定不可能な反射光も測定可能となっている。
以上のような構成のレジスト塗布方法を用いてウェハ上
の薄膜上にレジストを塗布する方法を説明する。
まず、搬送機構によりチャック3上に載置固定されたウ
ェハ1上に形成された薄膜の反射率、屈折率、膜厚を測
定するため、モータ2をゆっくり回転させ位置検出装置
11によりオリエンテーションフラット14から検知部
位10を検出し、検知部位10が光ファイバー9の下位
に来た時にモータ2を停止させ、投受光装置8を作動さ
せる。
投受光装置8は、光ファイバー9から露光装置で使用す
る単色光例えば波長436nmのg線を検知部位10に
照射させる。g線のビームb1が検知部位10で反射し
反射光b2が光ファイバー9から受光素子を備えた投受
光装置8に入射され、ここでウェハ1上に形成された薄
膜7の反射率、屈折率が検知される。この検出値が演算
装置12に入力されると最適レジスト膜厚が演算される
ここで、ステッパ等の露光装置で単色光がレジスト膜に
照射された場合、単色光の持つ節と腹部分のエネルギー
量の相違から、レジスト膜の焼付速度が節の部分は遅く
、腹の部分は速く進行するためレジスト膜の露光により
形成される線幅(Critical Dimensio
n)は第3図に示すようにレジスト膜厚に依存する。線
幅はレジスト膜厚の変化量Δdに対して変化量Δaが少
い極値部分に設定すれば、レジスト膜厚が多少変化して
も一定の線幅を保つことができる。このように決定され
た線幅を得るために薄膜7の屈折率、反射率を検知して
最適レジスト膜厚が演算され、演算装N12により最適
レジスト膜厚を得るため予め求められているモータ2の
回転数を設定し、制御装置13に入力すると制御装置1
3によりモータ2を駆動させ、レジスト供給系5から適
量のレジストを供給し、ノズル4からウェハ1上に滴下
させ所望の膜厚のレジストを塗布する。この時、レジス
ト膜厚に影響を及ぼすレジスト温度、環境温度、湿度等
の制御を行ってもよいことは言うまでもないことである
レジスト塗布後、形成されたレジスト膜厚を位置検出装
置11により検知部位1oを検出後、検知部位10に投
受光装置8からレジストが感光しない波長(不感光波長
)になるようフィルタを設けて光を照射させ、レジスト
膜厚を測定しチエツクを行う。
このようにロット毎にウェハ1上に形成された薄膜7の
屈折率、反射率を測定して塗布するレジスト膜厚を設定
することにより線幅が一定なパターンを自動的に形成す
ることができる。
[発明の効果] 以上の説明からも明らかなように本発明のレジスト塗布
方法によれば、ウェハの周縁部にウェハ上に形成された
半導体チップと同様のレジスト除去されて薄膜を積層さ
れた検知部位を設けたため、パターン形成された半導体
チップでは乱反射により測定が困難であったウェハ上の
薄膜の反射率、屈折率、膜厚が簡単に測定でき、この反
射率、屈折率、膜厚に伴い塗布されるレジスト膜厚を自
動的に微妙に変えることができるため、ロットによって
異る薄膜の膜厚に対応してレジスト膜の塗布を行い、そ
のため薄膜の膜厚に大きなバラツキがあっても高精度に
均一なパターンを自動的に形成することができる。
【図面の簡単な説明】
第1図は本発明のレジスト塗布方法を適用した一実施例
の構成図、第2図は第1@に示す一実施例に適用される
ウェハの正面図、第3図は第1図に示す一実施例を説明
する図である。 1■−・1ウエハ 2・・・・・・・モータ(回転機構) 3・・・・・・・チャック 5・・・・・・・レジスト供給系 7・・・・・・・薄膜 8・・・・・・・投受光装置 9・・・・・・・光ファイバー 10・・・・・検知部位 12・・・・・演算装置 13・・・・・制御装置 15・・・・・半導体チップ 16・・・・・周縁部 18・・・・・周辺露光装置

Claims (1)

    【特許請求の範囲】
  1. 半導体ウェハ表面にレジストを塗布し、この塗布膜厚を
    測定して所望する膜厚のレジストを塗布するに際し、前
    記半導体ウェハの半導体チップの形成されてない周縁部
    に不感波長光を照射して膜厚を測定することを特徴とす
    るレジスト塗布方法。
JP2005760A 1990-01-12 1990-01-12 レジスト塗布方法およびその装置 Expired - Fee Related JP3017762B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005760A JP3017762B2 (ja) 1990-01-12 1990-01-12 レジスト塗布方法およびその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005760A JP3017762B2 (ja) 1990-01-12 1990-01-12 レジスト塗布方法およびその装置

Publications (2)

Publication Number Publication Date
JPH03211719A true JPH03211719A (ja) 1991-09-17
JP3017762B2 JP3017762B2 (ja) 2000-03-13

Family

ID=11620081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005760A Expired - Fee Related JP3017762B2 (ja) 1990-01-12 1990-01-12 レジスト塗布方法およびその装置

Country Status (1)

Country Link
JP (1) JP3017762B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151893A (ja) * 2001-11-19 2003-05-23 Dainippon Screen Mfg Co Ltd 基板処理ユニット、基板処理装置及び基板処理方法
JP2004045491A (ja) * 2002-07-09 2004-02-12 Sumitomo Bakelite Co Ltd ポジ型感光性樹脂の膜形成方法
WO2010037452A1 (de) * 2008-10-01 2010-04-08 Peter Wolters Gmbh Verfahren zum messen der dicke eines scheibenförmigen werkstücks

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6115072U (ja) * 1984-06-29 1986-01-28 ホ−ヤ株式会社 レジスト塗布装置
JPS62235734A (ja) * 1986-04-04 1987-10-15 Nec Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6115072U (ja) * 1984-06-29 1986-01-28 ホ−ヤ株式会社 レジスト塗布装置
JPS62235734A (ja) * 1986-04-04 1987-10-15 Nec Corp 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151893A (ja) * 2001-11-19 2003-05-23 Dainippon Screen Mfg Co Ltd 基板処理ユニット、基板処理装置及び基板処理方法
JP2004045491A (ja) * 2002-07-09 2004-02-12 Sumitomo Bakelite Co Ltd ポジ型感光性樹脂の膜形成方法
WO2010037452A1 (de) * 2008-10-01 2010-04-08 Peter Wolters Gmbh Verfahren zum messen der dicke eines scheibenförmigen werkstücks
CN102171000A (zh) * 2008-10-01 2011-08-31 彼特沃尔特斯有限公司 用于测量片状工件的厚度的方法
KR101311320B1 (ko) * 2008-10-01 2013-09-25 페터 볼터스 게엠베하 원반형 작업물의 두께를 계측하는 방법

Also Published As

Publication number Publication date
JP3017762B2 (ja) 2000-03-13

Similar Documents

Publication Publication Date Title
US5393624A (en) Method and apparatus for manufacturing a semiconductor device
JP4040697B2 (ja) 高効率フォトレジストコーティング
US7371022B2 (en) Developer endpoint detection in a track lithography system
JP2560371B2 (ja) 基板処理システム
JP2010067979A (ja) パターン形成方法及びデバイス製造方法
CN102323725A (zh) 衬底及其制备方法、器件制造方法、密封涂层涂敷器及其测量设备
JP4800347B2 (ja) 基板処理方法及びデバイス製造方法
KR20190114787A (ko) 리소그래피 장치, 패턴 형성 방법, 및 물품 제조 방법
US7238454B2 (en) Method and apparatus for producing a photomask blank, and apparatus for removing an unnecessary portion of a film
JPH02146720A (ja) 処理方法および処理装置
JPH03211719A (ja) レジスト塗布方法
US20080289656A1 (en) Substrate processing method and substrate processing apparatus
JPH0423816B2 (ja)
KR20000018615A (ko) 반도체소자의 제조장비
JPH11340134A (ja) 基板処理装置
KR0139814B1 (ko) 반도체 소자의 제조방법
US20090181316A1 (en) Substrate processing method, program, computer-readable storage medium, and substrate processing system
JPH07161628A (ja) 周辺露光装置
TWI894512B (zh) 運送設備、基材處理設備、運送方法、及物件製造方法
JPH03112121A (ja) 露光システム
CN103034060A (zh) 抗蚀剂膜形成用装置和方法以及模具原版制造用方法
JP2690526B2 (ja) 塗布方法
JPH0239520A (ja) レジスト膜厚の測定方法
JP3225722B2 (ja) パターン露光用感光層形成方法及びパターン形成方法
JPH0289305A (ja) リソグラフィ装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees