JPH03211733A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH03211733A JPH03211733A JP681090A JP681090A JPH03211733A JP H03211733 A JPH03211733 A JP H03211733A JP 681090 A JP681090 A JP 681090A JP 681090 A JP681090 A JP 681090A JP H03211733 A JPH03211733 A JP H03211733A
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- layer
- mask
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法に関し、更に詳しく言えば、眉間
絶縁膜などにコンタクトホールなどの開口部を形成する
ためのエンチング用マスクを形成する工程を含む半導体
装置の製造方法に関し、より微細な開口部を形成するこ
とのできる半導体装置の製造方法を提供することを目的
とし、基板上に形成された平坦化層の上にパターン膜を
形成する工程と、前記パターン膜をバターニングして前
記平坦化層の開口部を形成すべきところにパターン膜を
残存させる工程と、全面に耐エンチング性材料を塗布し
、前記平坦化層上に前記パターン膜よりも薄い膜厚の耐
エツチング性膜を形成する工程と、前記耐エツチング性
膜をマスクとして前記残存するパターン膜を選択的に除
去し、開口部を形成する工程と、前記耐エツチング性膜
をマスクとして前記開口部底部の平坦化層を選択的に除
去して平坦化層に開口部を形成する工程とを含み構成す
る。[Detailed Description of the Invention] [Summary] Regarding a method for manufacturing a semiconductor device, more specifically, a semiconductor device including a step of forming an etching mask for forming an opening such as a contact hole in an insulating film between the eyebrows or the like. The purpose of the present invention is to provide a method for manufacturing a semiconductor device that can form finer openings, and includes a step of forming a pattern film on a planarization layer formed on a substrate, and a step of forming a pattern film on a planarization layer formed on a substrate. a step of buttering the patterned film to leave the patterned film where openings in the planarization layer are to be formed, and applying an etching-resistant material on the entire surface to a thickness thinner than the patterned film on the planarization layer. a step of forming an etching-resistant film with a certain thickness; a step of selectively removing the remaining pattern film using the etching-resistant film as a mask to form an opening; and a step of forming an etching-resistant film with a certain thickness; selectively removing the planarization layer at the bottom of the opening to form an opening in the planarization layer.
本発明は、半導体装置の製造方法に関し、更に詳しく言
えば、眉間絶縁膜などにコンタクトホールなどの開口部
を形成するためのエツチング用マスクを形成する工程を
含む半導体装置の製造方法に関する。The present invention relates to a method of manufacturing a semiconductor device, and more specifically, to a method of manufacturing a semiconductor device including a step of forming an etching mask for forming an opening such as a contact hole in an insulating film between the eyebrows or the like.
従来、SI基板上の眉間絶縁膜などにコンタクトホール
などの開口部を形成するためのエツチング用マスクをレ
ジスト膜により形成する場合、S】基板上の凹凸の境界
での段差により露光用の光が反射して−様な強度の光が
レジスト膜に照射されず微細な開口部を形成することが
困難であった。Conventionally, when forming an etching mask using a resist film to form an opening such as a contact hole in an insulating film between the eyebrows on an SI substrate, exposure light is It was difficult to form minute openings because the resist film was not irradiated with reflected light of negative intensity.
この問題を解決するため、第2図に示すような方法を用
いている。In order to solve this problem, a method as shown in FIG. 2 is used.
即ち、まず、同図(a)に示すようにA1配線3やこの
へ!配線3を被覆する眉間絶縁膜としてのPSG@4な
どが形成された凹凸のあるSi基板1の表面に光を吸収
する樹脂層5を形成して平坦化した後、この上に中間層
としてのSOG膜6と感光用のレジスト!!!7とを順
次形成する。なお、5OGl16は下地の樹脂層5及び
PSG膜4をエツチングするためのマスクとして、かつ
レジスト膜7を形成する際、レジストの溶剤に樹脂層5
が溶出しないようにするため用いられる。That is, first, as shown in the same figure (a), A1 wiring 3 and this! After forming a light-absorbing resin layer 5 on the uneven surface of the Si substrate 1 on which PSG@4 or the like is formed as a glabellar insulating film covering the wiring 3 and flattening the surface, an intermediate layer is formed on the surface of the Si substrate 1. SOG film 6 and photoresist! ! ! 7 are sequentially formed. Note that 5OGl 16 is used as a mask for etching the underlying resin layer 5 and PSG film 4, and when forming the resist film 7, the resin layer 5 is added to the resist solvent.
It is used to prevent elution of
次に、このレジスト膜7を選択的に露光した(同図(b
))後、露光部分のレジス)1117を除去して開口部
7aを形成する(同図(C)。Next, this resist film 7 was selectively exposed (FIG. (b)
)) After that, the exposed portion of the resist 1117 is removed to form the opening 7a (FIG. 3(C)).
次いで、レジスト膜7をマスクとして選択的に開口部7
aの底部のSOG膜6を除去した(同図cd))後、残
存するレジスト膜7を除去する。Next, using the resist film 7 as a mask, the openings 7 are selectively formed.
After removing the SOG film 6 at the bottom of a (FIG. c)), the remaining resist film 7 is removed.
次に、SOG膜6をマスクとして下地の樹脂層5を選択
的に除去して、PSG膜4にコンタクトホールを形成す
るためのエツチング用のマスクが作成される(同図(e
))。Next, using the SOG film 6 as a mask, the underlying resin layer 5 is selectively removed to create an etching mask for forming a contact hole in the PSG film 4 (see Fig.
)).
その後、これをマスクとして下地のPSG膜4を除去し
てコンタクトホール4aが完成する(同図(f))。Thereafter, using this as a mask, the underlying PSG film 4 is removed to complete the contact hole 4a (FIG. 4(f)).
なお、第2図(a)〜(f)において、2はSi基板1
上の下層絶縁膜としてのSiO□膜で、このSiO□膜
2の上にAI配線3が形成されている。また、同図(b
)に示す符号8は、レジスト膜7を選択的に露光するた
めのマスクパターン8aの形成されたマスクである。In addition, in FIGS. 2(a) to (f), 2 represents the Si substrate 1.
An SiO□ film is used as an upper lower layer insulating film, and an AI wiring 3 is formed on this SiO□ film 2. Also, the same figure (b
) is a mask on which a mask pattern 8a for selectively exposing the resist film 7 is formed.
(発明が解決しようとする課題〕
ところで、半導体装置を更に高密度化するため、コンタ
クトホール4aなどの開口部を更に微細化する必要があ
る。(Problems to be Solved by the Invention) Incidentally, in order to further increase the density of semiconductor devices, it is necessary to further miniaturize openings such as contact holes 4a.
しかし、サブミクロン或いはハーフミクロン程度の幅の
開口部を形成するため、第2図(b)に示すように、レ
ジスト膜7に露光法により開口部を形成する場合、光の
回折現象により露光すべきところと露光すべきでないと
ころとの光の強度のコントラストが低下したり、露光さ
れた領域の幅が目標とする所定の幅よりも広がったりす
るため、精度よく微細な開口部を形成することが困難に
なってくるというr”raがある。また、この広がりを
補償するためマスクパターン8aの幅を小さく設計する
と、露光の際、光の強度のコントラストが更に低下して
きてレジスト膜7に開口部を形成することが困難になっ
てくるという問題がある。However, in order to form an opening with a width of submicron or half micron, as shown in FIG. 2(b), when the opening is formed in the resist film 7 by an exposure method, the exposure due to the diffraction phenomenon of light occurs. Forming fine apertures with high precision is necessary because the contrast in light intensity between areas that should be exposed and areas that should not be exposed may be reduced, or the width of the exposed area may be wider than the desired predetermined width. In addition, if the width of the mask pattern 8a is designed to be small in order to compensate for this spread, the contrast of the light intensity will further decrease during exposure, causing openings in the resist film 7. There is a problem that it becomes difficult to form a part.
そこで本発明は、このような従来の問題点に鑑みてなさ
れたものであって、より微細な開口部を形成することの
できる半導体装置の製造方法を提供することを目的とす
るものである。SUMMARY OF THE INVENTION The present invention has been made in view of these conventional problems, and it is an object of the present invention to provide a method for manufacturing a semiconductor device that can form finer openings.
上記課題は、第1図(a)〜(f)に示すように、基板
17上に形成された平坦化層I3の上に第1の膜厚のパ
ターン膜14を形成する工程(同図(a))と、前記パ
ターン膜14をバターニングして前記平坦化1113の
開口部を形成すべきところにパターン膜14を残存させ
る工程(同図(b)、同図(C))と、全面に耐エツチ
ング性材料を塗布し、前記平坦化1113上に前記パタ
ーン膜14よりも薄い膜厚の耐エツチング性11A16
を形成する工程(同図(d))と、前記耐エツチング性
膜16をマスクとして前記残存するパターン膜14を選
択的に除去し、開口部16aを形成する工程(同図(e
))と、前記耐エツチング性膜16をマスクとして前記
開口部16a底部の平坦化層13を選択的に除去して平
坦化層13に開口部16bを形成する工程(同図(「)
)とを有することを特徴とする半導体装置の製造方法に
よって達成される。As shown in FIGS. 1(a) to 1(f), the above problem is solved in the process of forming a patterned film 14 having a first thickness on a planarization layer I3 formed on a substrate 17 (see FIGS. 1(a) to 1(f)). a)), the step of patterning the pattern film 14 to leave the pattern film 14 in the place where the opening of the planarization 1113 is to be formed (FIGS. 11B and 1C), and An etching-resistant material 11A16 is applied on the planarization 1113 to a thickness thinner than that of the pattern film 14.
((d) in the same figure), and a step ((e) in the same figure) of selectively removing the remaining pattern film 14 using the etching-resistant film 16 as a mask to form an opening 16a ((e) in the same figure).
)) and a step of selectively removing the planarization layer 13 at the bottom of the opening 16a using the etching-resistant film 16 as a mask to form an opening 16b in the planarization layer 13 (see FIG.
) is achieved by a method for manufacturing a semiconductor device.
(作 用)
本発明の半導体装置の製造方法においては、平坦化層1
3の開口部を形成すべきところにパターン膜14を残存
させている。例えば、パターン膜14としてポジティブ
ホトレジスト膜を用いた場合、ポジティブホトレジスト
膜の露光の際、樹脂層13の開口部を形成すべきところ
に光を照射せずそれ以外のところに光を照射するように
してポジティブホトレジスト膜を残存させることができ
る。(Function) In the method for manufacturing a semiconductor device of the present invention, the planarization layer 1
The pattern film 14 remains where the openings No. 3 are to be formed. For example, when a positive photoresist film is used as the pattern film 14, when exposing the positive photoresist film, the light is not irradiated to the part where the opening of the resin layer 13 is to be formed, but is irradiated to other parts. The positive photoresist film can remain.
従って、従来の場合では目標となる所定の幅の開口部を
形成するためにはマスクパターンの幅を狭くしてお(必
要があったのに比較し、本発明の製造方法では、開口部
を形成すべき光の照射されない領域の幅が光の回折現象
により狭くなるので、マスクパターンの幅を少し広くし
ておくことにより、開口部の幅を目標値になるように形
成することができる。従って、開口部の形成が容易にな
る。Therefore, in the conventional case, it was necessary to narrow the width of the mask pattern in order to form an opening with a predetermined target width, but in the manufacturing method of the present invention, the opening Since the width of the region to be formed that is not irradiated with light becomes narrower due to the diffraction phenomenon of light, by making the width of the mask pattern slightly wider, the width of the opening can be formed to the target value. Therefore, formation of the opening becomes easy.
また、従来のように所定の開口部を抜きパターンにより
そのまま形成する場合と比較してポジティブホトレジス
ト膜を残存させたところに開口部を形成するようにして
いるので、たとえ光強度のコントラストが低下した場合
でも、ポジティブホトレジスト膜が残っていればよく、
開口部の形成がより確実になる。また、設計値での開口
部の幅よりも常に小さい開口部となるので、微細化にも
適している。In addition, compared to conventional methods in which predetermined openings are punched out and formed as is, the openings are formed where the positive photoresist film remains, so even if the contrast of light intensity is reduced, Even if the positive photoresist film remains,
The formation of the opening becomes more reliable. Furthermore, since the opening is always smaller than the designed width of the opening, it is suitable for miniaturization.
これにより、従来の場合と比較してより微細な開口部の
形成が容易になる。This makes it easier to form finer openings than in the conventional case.
更に、残存させたパターン膜14を利用して自己整合的
にエツチング用のマスクを形成することができるので、
ホトプロセスも一度で済み、従来と比較して工程数の増
加もなく、手間もかがらない。Furthermore, since the remaining pattern film 14 can be used to form an etching mask in a self-aligned manner,
The photo process only needs to be done once, so there is no increase in the number of steps compared to conventional methods, and there is no need for labor.
以下、本発明の実施例について図を参照しながら具体的
に説明する。Embodiments of the present invention will be specifically described below with reference to the drawings.
第1図(a)〜(g)は、本発明の実施例のエンチング
用マスクを形成する方法を含む半導体装置の製造方法を
層間絶縁膜にコンタクト用の開口部を形成する場合に通
用した例について説明する断面図である。FIGS. 1(a) to 1(g) show an example in which the method for manufacturing a semiconductor device including the method for forming an etching mask according to the embodiment of the present invention is applied to the case where an opening for a contact is formed in an interlayer insulating film. FIG.
まず、同図(a)に示すように、Si基板9上の下層絶
縁膜としてのSiO2膜1oの上ニAI配線11を形成
した後、膜厚約5ooo人の層間絶縁膜としてのPSG
膜12を形成する。First, as shown in FIG. 5A, after forming the second AI wiring 11 on the SiO2 film 1o as the lower layer insulating film on the Si substrate 9, a PSG film as an interlayer insulating film with a film thickness of approximately 5 mm is formed.
A film 12 is formed.
続いて、液状のノボラック系の樹脂を回転塗布法により
塗布し、PSG膜12及びAI配線11を被覆して膜厚
的1〜2μmの樹脂層(平坦化層)13を形成する。こ
の樹脂層13はA1配線11の形成などにより凹凸の生
じたSi基板9の表面を平坦化し、かつ露光用の光を吸
収するために形成される。これにより、後に形成するポ
ジティブホトレジスト膜を露光する際、Si基板9上の
凹凸の境界の段差での反射光を吸収してポジティブホト
レジスト膜に照射される露光用の光強度を一様に保ち、
精度のよい露光を行うことができるようになる。Subsequently, a liquid novolak resin is applied by a spin coating method to cover the PSG film 12 and the AI wiring 11 to form a resin layer (flattening layer) 13 having a thickness of 1 to 2 μm. This resin layer 13 is formed to flatten the surface of the Si substrate 9, which has irregularities due to the formation of the A1 wiring 11, and to absorb light for exposure. As a result, when exposing the positive photoresist film to be formed later, the intensity of the exposure light irradiated to the positive photoresist film is kept uniform by absorbing the light reflected at the step between the unevenness on the Si substrate 9.
It becomes possible to perform exposure with high precision.
次いで、この樹脂N13の上に形成されるポジティブホ
トレジストの溶剤に樹脂層13が溶出するのを防止する
ため、250〜270″Cで加熱して樹脂層13を硬化
させた後、液状のノボラック系のポジティブホトレジス
トを回転塗布法により樹脂層13の上に塗布して膜厚的
1μmのポジティブホトレジストl!!I(パターン膜
)14を形成する。Next, in order to prevent the resin layer 13 from eluting into the solvent of the positive photoresist formed on the resin N13, the resin layer 13 is cured by heating at 250 to 270"C, and then a liquid novolak-based A positive photoresist l!!I (patterned film) 14 having a film thickness of 1 μm is formed by applying a positive photoresist of 1 μm onto the resin layer 13 by a spin coating method.
そして、90°Cで熱硬化させる。Then, it is heat cured at 90°C.
次に、マスクエ5を用いて幅約0.5 μmの樹脂層1
3の開口部13aを形成すべきところを除き、ポジティ
ブホトレジスト膜14を選択的に露光する(同図(b)
)、このとき、光の回折現象により露光すべきでない領
域の幅が所定の幅よりも狭くなるが、マスクパターン1
5aの幅を少し広く設計しておくことにより目標の幅を
存するポジティブレジスト膜14を残すことができるよ
うになる。Next, using a mask 5, a resin layer 1 with a width of about 0.5 μm is formed.
The positive photoresist film 14 is selectively exposed except where the opening 13a of No. 3 is to be formed (FIG. 3(b)).
), at this time, the width of the area that should not be exposed becomes narrower than the predetermined width due to the light diffraction phenomenon, but mask pattern 1
By designing the width of 5a to be a little wider, it becomes possible to leave the positive resist film 14 having the target width.
次いで、TMAH(テトラメチルアンモニウムハイドロ
オキサイド)を2.38%含有する水溶液からなる現像
液に約60秒浸漬して光の照射された部分のポジティブ
ホトレジスト膜14を除去すると、樹脂層13の開口部
13aを形成すべきところにポジティブホトレジスト膜
14が残存する(同図(C))。Next, when the positive photoresist film 14 in the irradiated portions is removed by immersion in a developer consisting of an aqueous solution containing 2.38% TMAH (tetramethylammonium hydroxide) for about 60 seconds, the openings in the resin layer 13 are removed. The positive photoresist film 14 remains where the film 13a should be formed (FIG. 3(C)).
続いて、下地の樹脂層13をPSG膜12に開口部を形
成するためのマスクとなる液状のシラノール系のS O
G (Spin On Glass )を回転塗布法に
より塗布した後、200〜250°Cで加熱して硬化さ
せ、膜厚約0.2 μmのSOG膜(耐エツチング性膜
)15を形成する(同図(d))。Subsequently, the base resin layer 13 is covered with liquid silanol-based SO which serves as a mask for forming openings in the PSG film 12.
G (Spin On Glass) is applied by a spin coating method, and then heated and cured at 200 to 250°C to form an SOG film (etching resistant film) 15 with a thickness of about 0.2 μm (see the same figure). (d)).
次に、キシレン系の溶剤で残存するポジティブホトレジ
スト膜14を除去すると、除去跡にSOG膜16の開口
部16aが形成される(同図(e))。Next, when the remaining positive photoresist film 14 is removed using a xylene-based solvent, an opening 16a of the SOG film 16 is formed at the removal site (FIG. 4(e)).
次いで、残存するSoG膜16をマスクとしてRI E
(Reactive Ion Etching)法に
より異方性エツチングを行い、開口部16aの底部の樹
脂層13をエツチング・除去する。その結果、PSG膜
12が表出する(同図(f))。Next, RIE is performed using the remaining SoG film 16 as a mask.
Anisotropic etching is performed using a (reactive ion etching) method to etch and remove the resin layer 13 at the bottom of the opening 16a. As a result, the PSG film 12 is exposed ((f) in the same figure).
次に、減圧チャンバ内に0□ガスを導入し、圧力10o
+mTorr、パワー300 Wの条件で同じ開口部1
.6aを介してRrE法によりPSG膜12を選択的に
エンチング・除去してコンタクトホール12aが完成す
る(同図(g))。Next, 0□ gas is introduced into the decompression chamber, and the pressure is 10o.
Same aperture 1 under +mTorr, power 300W conditions
.. The contact hole 12a is completed by selectively etching and removing the PSG film 12 through the contact hole 6a by the RrE method (FIG. 6(g)).
以上のように、本発明の実施例においては、第1図(b
)に示すように、ポジティブホトレジスト膜14の露光
の際、同図(f)に示す樹脂層13の開口部13bを形
成すべきところに光を照射せずそれ以外のところに光を
照射するようにしている。このため、従来の場合所定の
幅の樹脂層の開口部を形成するためにはマスクパターン
15aの幅を狭くしておく必要があったのに比較し、実
施例ではマスクパターン15aの幅を少し広くしておく
ことにより、開口部16aの幅が目標値になるように形
成することができる。従って、従来のように、開口部で
の光強度低下が起こらないため、樹脂層13の開口部1
3aの形成を容易にかつ精度よく行うことができる。As described above, in the embodiment of the present invention, FIG.
), when exposing the positive photoresist film 14, the light is not irradiated to the area where the opening 13b of the resin layer 13 shown in FIG. I have to. Therefore, in contrast to the conventional case where it was necessary to narrow the width of the mask pattern 15a in order to form an opening in the resin layer with a predetermined width, in the embodiment, the width of the mask pattern 15a was slightly narrowed. By making it wide, the width of the opening 16a can be formed to a target value. Therefore, unlike the conventional case, the light intensity does not decrease at the opening, and therefore the opening 1 of the resin layer 13
3a can be formed easily and accurately.
また、従来のように開口部を形成する場合と比較して、
本発明の実施例では第1図(d)〜(f)に示すように
、ポジティブホトレジスト膜14を残存させたところに
樹脂層13の開口部13aを形成するようにしているの
で、たとえ光強度のコントラストが低下した場合でも、
ポジティブホトレジスト膜14が残っていればよく、樹
脂層13の開口部13bの形成がより確実になる。また
、設計値であるマスクパターン15aの幅よりも常に小
さい開口部13aとなるので、微細化にも適している。Also, compared to the conventional case of forming an opening,
In the embodiment of the present invention, as shown in FIGS. 1(d) to (f), the openings 13a of the resin layer 13 are formed where the positive photoresist film 14 remains, so even if the light intensity is Even if the contrast of
It is sufficient that the positive photoresist film 14 remains, and the formation of the opening 13b in the resin layer 13 becomes more reliable. Further, since the opening 13a is always smaller than the designed width of the mask pattern 15a, it is suitable for miniaturization.
これにより、従来の場合と比較してより微細な開口部1
3aの形成が容易になる。This allows for a finer opening 1 compared to the conventional case.
3a becomes easier to form.
更に、第1図(c)〜(e)に示すように、残存させた
ポジティブホトレジスト膜14を利用して樹脂層13や
PSG膜12のエツチング用のマスクを自己整合的に形
成することができるので、ホトプロセスも一度で済み、
従来と比較して工程数の増加もなく手間もかからない。Furthermore, as shown in FIGS. 1(c) to (e), the remaining positive photoresist film 14 can be used to form a mask for etching the resin layer 13 and the PSG film 12 in a self-aligned manner. Therefore, the photo process only needs to be done once.
Compared to the conventional method, there is no increase in the number of steps and it takes less time and effort.
なお、実施例では、パターン膜14としてポジティブホ
トレジスト膜14を用いているが、他の材料からなる膜
を用いてもよい。In the embodiment, the positive photoresist film 14 is used as the pattern film 14, but a film made of other materials may be used.
以上のように、本発明の半導体装置の製造方法によれば
、平坦化層の上の開口部を形成すべきところにパターン
膜を残存させるようにしているので、従来のように直に
開口部を形成する場合と比較して、パターン膜が残って
いればよく、微細な開口部の形成をより確実に行うこと
ができる。As described above, according to the method of manufacturing a semiconductor device of the present invention, the pattern film is left where the opening is to be formed on the planarizing layer, so that the opening can be directly formed as in the conventional method. Compared to the case where a pattern film is formed, it is only necessary that the pattern film remains, and fine openings can be formed more reliably.
また、パターン膜としてポジティブホトレジスト膜を用
いた場合、開口部を形成すべき領域のポジティブホトレ
ジスト膜を残存させるためにはこの領域以外のところに
露光用の光を照射することになる。従って、光の回折現
象により光の照射されない領域の幅は常に狭くなる。こ
のため、実際に形成される開口部の幅は設計値での開口
部の幅よりも常に小さくなるので、微細化にも適してい
る。Furthermore, when a positive photoresist film is used as the pattern film, in order to leave the positive photoresist film in a region where an opening is to be formed, exposure light must be irradiated to a region other than this region. Therefore, due to the light diffraction phenomenon, the width of the area that is not irradiated with light is always narrowed. Therefore, the width of the opening that is actually formed is always smaller than the designed width of the opening, which is suitable for miniaturization.
これにより、従来の場合と比較してより微細な開口部の
形成を容易に行うことができる。This makes it easier to form finer openings than in the conventional case.
更に、残存させたパターン膜を利用して自己整合的に平
坦化層や眉間絶縁膜のエツチング用のマスクを形成する
ことができるので、ホトプロセスも一度で済み、従来と
比較して工程数の増加もなく、手間もかからない。Furthermore, the remaining patterned film can be used to form a mask for etching the flattening layer and glabellar insulating film in a self-aligned manner, so only one photo process is required, reducing the number of steps compared to conventional methods. No increase and no hassle.
第1図は、本発明の実施例の半導体装置の製造方法を説
明する断面図、
第2図は、従来例の半導体装置の製造方法を説明する断
面図である。
(符号の説明]
1.9・・・Si基板、
2.10・・・5iOz腰、
3.11・・・AI配線、
4・・・PSG膜、
5・・・樹脂層、
6・・・5OGII!。
7・・・レジスト膜、
7a、13a、16a・・・開口部、
815・・・マスク、
8a15a・・・マスクパターン、
12・・・PSG膜(層間絶縁膜)、
4a12a・・・コンタクトホール、
13・・・樹脂1!(平坦化1ii)、14・・・ポジ
ティブホトレジスト膜(パターン膜)16・・・SOG
膜(耐エツチング性膜)、17・・・基板。FIG. 1 is a sectional view illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a sectional view illustrating a method of manufacturing a conventional semiconductor device. (Explanation of symbols) 1.9...Si substrate, 2.10...5iOz thickness, 3.11...AI wiring, 4...PSG film, 5...resin layer, 6... 5OGII!. 7... Resist film, 7a, 13a, 16a... Opening, 815... Mask, 8a15a... Mask pattern, 12... PSG film (interlayer insulating film), 4a12a... Contact hole, 13...Resin 1! (planarization 1ii), 14...Positive photoresist film (pattern film) 16...SOG
Film (etching-resistant film), 17...Substrate.
Claims (1)
ターン膜(14)を形成する工程と、前記パターン膜(
14)をパターニングして前記平坦化層(13)の開口
部を形成すべきところにパターン膜(14)を残存させ
る工程と、全面に耐エッチング性材料を塗布し、前記平
坦化層(13)上に前記パターン膜(14)よりも薄い
膜厚の耐エッチング性膜(16)を形成する工程と、 前記耐エッチング性膜(16)をマスクとして前記残存
するパターン膜(14)を選択的に除去し、開口部(1
6a)を形成する工程と、 前記耐エッチング性膜(16)をマスクとして前記開口
部(16a)底部の平坦化層(13)を選択的に除去し
て平坦化層(13)に開口部(16b)を形成する工程
とを有することを特徴とする半導体装置の製造方法。[Claims] A step of forming a pattern film (14) on a planarization layer (13) formed on a substrate (17), and a step of forming a pattern film (14) on a planarization layer (13) formed on a substrate (17);
14) to leave a patterned film (14) where openings in the planarizing layer (13) are to be formed; and applying an etching-resistant material to the entire surface of the planarizing layer (13). forming an etching-resistant film (16) thinner than the pattern film (14) thereon; and selectively removing the remaining pattern film (14) using the etching-resistant film (16) as a mask. Remove and open the opening (1
6a), and selectively removing the planarization layer (13) at the bottom of the opening (16a) using the etching-resistant film (16) as a mask to form an opening (6a) in the planarization layer (13). 16b). 16b).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP681090A JPH03211733A (en) | 1990-01-16 | 1990-01-16 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP681090A JPH03211733A (en) | 1990-01-16 | 1990-01-16 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03211733A true JPH03211733A (en) | 1991-09-17 |
Family
ID=11648552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP681090A Pending JPH03211733A (en) | 1990-01-16 | 1990-01-16 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03211733A (en) |
-
1990
- 1990-01-16 JP JP681090A patent/JPH03211733A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5925578A (en) | Method for forming fine patterns of a semiconductor device | |
| JPH0425126A (en) | Manufacturing method of semiconductor device | |
| US4988609A (en) | Method of forming micro patterns | |
| JPH06267843A (en) | Pattern formation method | |
| KR0141941B1 (en) | Pattering method of resist | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JP3119021B2 (en) | Method for forming contact hole in semiconductor device | |
| JPH03211733A (en) | Manufacture of semiconductor device | |
| JPH04348030A (en) | Inclined etching method | |
| JPH0467333B2 (en) | ||
| JPH05326357A (en) | Method for forming contact hole | |
| KR20010011143A (en) | Forming method for fine pattern of semiconductor device | |
| JPH03240231A (en) | Method of forming mask pattern for contact hole | |
| JPH02181910A (en) | Formation of resist pattern | |
| JPH02156244A (en) | Pattern forming method | |
| KR100559641B1 (en) | Submicron pattern formation method using oxide hard mask | |
| KR930006133B1 (en) | Contact hole formation method of MOS device | |
| KR100192932B1 (en) | Method for forming semiconductor device | |
| JPH0348424A (en) | Manufacture of semiconductor device | |
| JP3149601B2 (en) | Method for forming contact hole in semiconductor device | |
| JPH03211720A (en) | Manufacture of semiconductor device | |
| KR19980026443A (en) | Manufacturing method of semiconductor device | |
| JPS63117422A (en) | Manufacture of semiconductor device | |
| JP2005084312A (en) | Resist patterning method and semiconductor device manufacturing method | |
| JPH0269934A (en) | Manufacture of semiconductor device |