JPH03211739A - 接合型電界効果トランジスタ装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、接合型電界効果トランジスタに関する。さ
らに詳しくはＳ　ＯＩ　（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
　ｏｎＩｎｓｕｌａｔｏｒ）技術を用いん接合型電界効
果トランジスタ（、Ｊ−ＦＥＴ）装置に関する。

（ロ）従来の技術 従来、バルク基板に形成した横型のＪ−ＦＥＴは、第７
図に示すように単結晶シリコン基板４３の表面にチャネ
ルを構成するＰ型領域４４を有し、この中にソース４６
及びドレイン４７の高濃度Ｐ型領域、高濃度ｎ型領域及
びこれを囲むゲート４５のｎ型領域を有し、ソースＩＩ
極５０．　　ドレイン電極５Ｉ、ゲート電極５２が絶縁
層４９の所定位置をエツチングして形成された開口部で
それぞれソース４６、ドレイン４７及びゲート４５とっ
ζが−ている高ｊ＠ａ′ｎ型項域４８に接続され作製さ
れている。ま几、Ｓｏｌ技術を用いた横型のＪＰ　Ｅ　
Ｔは、第８図に示すように表面に絶縁層５４を育する基
板５３上にＰ型車結晶シリコン膜５５が積層され、この
Ｐ型車結晶シリコン膜５５の中及び上に前述と同様の素
子か形成され絶縁膜５６で囲んで作製されている。

（ハ）発明が解決しようとする課題 上述の従来技術においては、以下に述べる問題点があっ
た。即ち、バルク基板に形成した横型のＪ−ＰＥＴでは
、第７図に示すようにゲート１ｉｉ５２と基板４３を接
続することにより表面側と裏面側にゲートが形成できる
が、側面にも一合ができ接合面積が大きくなってしまう
ため接合容量と接合リークの増大が生じろ。一方、ＳＯ
１基板上に形成した横型のＪ−ＦＥＴでは、第８図に示
すようにチャネル領域と基板間の接合はなくせるが、ゲ
ート表面側にしか形成できないた５、高い伝達係数が得
られない。

この発明は、上記課題を解決するためになされたもので
るり、その目的は高い伝達係数を有するＪ−ＦＥ’ｒを
提供することにある。

（ニ）課題を解決するｆこめの手段 この発明によれば、下部に絶縁層を有する第１導電型単
結晶半導体層と、この上にエピタキンー積層された幅狭
の第２導電型エピタキシャル半導体層から構成され、上
記第１導電型単結晶半導体層に第Ｉゲート電極に接続さ
れた高濃度第１導電型半導体領域を有し、上記第２導電
型エピタキシャル半導体層に第２ゲート電極に接続され
た高濃度第１導電型エピタキシャル半導体領域及びこれ
を囲む第１導電型エピタキシャル半導体領域並びにその
両側にそれぞれソース、ドレインの各電極に接続された
高濃度第２導電型エピタキシャル半導体領域を有し、第
１ゲートと第２ゲート電極が接続されてなる接合型電界
効果トランジスタ装置が提供される。

この発明の接合型電界効果トランジスタ装置は、第１導
電型単結晶半導体層と、この上にエビタキンー晴唄され
ｆ二第２’Ｊｉｌ電型エビタキノヤル半導体層乃・ら購
成さばｌろ４ 上記第１１１電型単結晶半導体層：よ、第１ゲートを形
成士ろためのらのであって、絶縁体の上に、例えばシリ
コン半導体単結晶、化合物半導体（ヒ化ガリウム、リン
化インジウム等）単結晶及びこれらの半導体混品の層を
配置して形成することかできる。この第１導電型単結晶
半導体層は、例えば表面か絶縁性の基板の上に第１導Ｔ
４型非単結晶半導体を積層し結晶化処理を行って形成す
ることができるが、第１導電型単結晶半導体基板の中に
酸素あるいは窒素をイオン注入することによって酸化物
あるいは窒化物の絶縁層を形成しこの絶縁層の上に第１
導電型単結晶半導体層を残して形成してもよい。上記表
面が絶縁性の基板は、例えば表面に絶縁膜を有する半導
体基板、絶縁性基板等を用いることができる。表面に絶
縁膜を有する半導体基板は、例えば単結晶シリコン等の
半導体基板の表面に酸化シリコン、窒化シリコン、単結
晶のサファイア、単結晶のマグネシアスピネル、単結晶
のアルカリ土類金属フッ化物等の絶縁膜を形成して作製
することかできろ、、絶縁性基板は、例えば単結晶のサ
ファイア、単結晶のマグネシアスピネル、単結晶のアル
カリ土類金属フッ化物等から作製することができろ。上
記第１導電型非単結品半導体は、第１導電型単結晶半導
体層を形成するためのらのであって、上記基板の上に、
例えばシリコン半導体、ヒ化ガリウム半導体、リン化イ
ンジウム半導体、これらの混合物等の非結晶又は多結晶
を積層して用いることができる。この第１導電型非単結
晶半導体は結晶化処理によって第１導電型単結晶半導体
層に変換することができる。

この結晶化処理は、液相又は固相で行うことができろ。

液…で行う結晶化処理は、上記第１導電型非単結晶半導
体を、例えばレーザ光、電子ビーム等のエネルギービー
ムを照射することによって溶融しこの後冷却し単結晶化
して行うことができる。

固相で行う結晶化処理は、上記第１導電型非単結晶半導
体を融点未満の温度に加熱して固相成長させ単結晶化し
て行うことができる。この第１導電型単結品半導体層の
模享：よ、通常０．１−１ｏμｍとするのか適している
。

上記第２導電型エピタキシャル半導体層は、第２ゲート
、チャネル、ソース及びドレインを形成するためのらの
であって、上記第１導電型単結晶半導体層の上に、例え
ば、シリコン半導体、化合物半導体（ヒ化ガリウム、リ
ン化インジウム等）及びこれらの混合半導体等をエビク
キシー積層して形成することができる。また、この第２
導電型エピタキシャル半導体層は、第１導電型単結品半
導体層上に第１ゲート電極形成領域上を除いて幅狭に配
置され、例えば第１導電型単結晶半導体層の主表面上全
体にわたって第２導電型半導体をエピタキシー成長さけ
た後に第１ゲート電極の形成を意図する領域上に配置さ
れた第２導電型エピタキシャル半導体層の部分をエツチ
ングして形成してもよいが、第１導電型単結晶半導体層
上の第１ゲート１ｉｔｉの形成を意図する領域に予め、
例えば絶縁膜等の被覆層を形成した後第１導電型単結晶
半導体層の表面上に第２導電型半導体をエビクキシー積
層させて形成して乙よい。この第２導電型エピクキンヤ
ル半導体のＩ［享は、通常０．５〜２０μｍとするのが
適している。上記第２ゲートは、上記第２導電型エピタ
キノヤル半導体層の所定位置に第１導電型の不純物をド
ーピングして第１導電型エピタキシャル半導体領域を形
成して作製することができろ。また、この第２ゲート（
第１導電型半導体領域）中の所定位置に第［導電型の不
純物を高濃変にドーピングして第１導電型半導体領域に
囲まれた高ａ変第１導電型半導体領域を形成して第２ゲ
ート電極のコンタクト用領域を作製することができる。

上記チャネルは、上記第２導電型エピタキシャル半導体
層の第２ゲート（第１導電型エビタキンヤル半導体層）
と上記第１ゲート（第１導電型単結晶半導体層）との間
に形成することができる。上記ソース及びドレインは、
上記第２導電型エピタキシャル半導体層の第２ゲートの
両側の所定位置にそれぞれ第２導電型の不純物を高ａ変
にドーピングして高濃度第２導電型エピタキシヤル半導
体領域を形成して作製することができる。

この発明においては、第１導電型単桔品半導体層と第２
導電型エピタキシャル半導体層を固撓する絶縁膜の所定
位置を開口して第１ゲート、第２ゲート、ソース及びド
レインの各電極を形成し、第１ゲートＩ！甑と第２ゲー
トＩＩ極とを接続して接合型電界効果トランジスタ装置
を作製することができる。この接合型電界効果トランジ
スタ装置は、上記第１ゲート電極と第２ゲート電極とで
ソース・ドレイン間チャネル電流を制御することができ
る。

（ホ）作用 素子底面にのみ形成される下部ゲートとチャネル間の接
合が不要な接合面積の増大を抑えなからＪ−ＦＥＴの表
面と裏面側にゲートを形成することができ、接合容量と
接合リークを減少させ伝達係数を高める。

（へ）実施例 以下この発明の実施例を図面に基づいて説明する。

実施例１ 第１図に二の発明の一実施例てあろＪ−ＦＥＴの工程図
を示す。第１図（ａ）に示すように基板１上に絶縁膜２
を形成し乙後、ｎ型不純物をドープした非単結晶シリコ
ン膜３を０，５μｍ、酸化シリコンからなる表面保護膜
４を０．２μｍ形成する。

この状態で第１図（ｂ）に示すように、レーザビーム５
を照射して溶融再結晶化することにより非単結晶シリコ
ン！Ｉ３を単結晶シリコン膜６に変換する。この時、基
板ｌを種として単結晶化する時は基板ｌとして単結晶基
板を用いる。また他の種結晶を用いたり、種結晶を用い
ない方法では基板ｌは単結晶でなくてもよい。表面保護
膜４を除去した後、第１図（ｃ）に示すように単結晶シ
リコン膜６名通常のバターニング工程を用いて所望の形
状の単結晶シリコン［６°とする。次に第１図（ｄ）に
示すように選択エピタキシー技術を用いて単結晶シリコ
ン膜６°上にのみｐ型不純物をドープした単結晶シリコ
ン膜７をエビタキンー成長させる。

この単結晶シリコン膜７の主表面に第１図（ｅ）に示す
ようにｎｙＭ領域８と高濃度ｐ型領域９．１０をイオン
注入等により形成する。さらに第１図（ｒ）に示すよう
にｐ型車結晶シリコン膜７の一部をｎ型巣結晶シリコン
膜６°に達するまでエツチングし、表面に露出したｎ型
車結晶シリコン膜６′の一部とｎ型領域８の一部に高濃
度ｎ型碩域Ｉｔ、１２を形成する。次に第１図（ｇ）に
示すように絶縁＠１３を形成した後、コンタクト部を開
口しアルミニウム膜を形成、パターニングして、ソース
電極１４、ドレイン電極１５、下部ゲート電極１６、上
部ゲート電極１７とする。下部ゲート電極Ｉ６と上部ゲ
ート電極１７間を接続し、ｎ型車結晶ンリコン膜６°と
ｎ型領域８をそれぞれ下部ゲート、上部ゲートとして接
合型電界効果トランジスタ装置を作製する。

実施例２ 第２図はこの発明の実施例を示す工程図である。

まず、実施例１と同様にして第１図（ａ）及至（ｃ）に
示すように単結晶シリコン＠６°を形成した後、第２図
（ａ）に示すように単結晶シリコン膜６°の下部ゲート
の形成を意図する領域に絶縁膜ｉ８を形成する３なお第
１図と対応しｆ二個所には同一番号を用いている。次に
第２図（ｂ）に示すように単結晶ンリコン膜６°の露出
した部分のみに選択エピタキシャル法を用いてｐ型不純
物をドープした単結晶シリコンＨ１９をエビタキソヤル
成長さ仕る。この単結晶ンリコン膜！９の主表面に第２
図（ｃ）に示すようにｎ型領域２０と高濃度ｐ型領域２
１．２２をイオン注入等により形成する。次にｎ型巣結
晶シリコン膜６°の一部を覆っている絶縁膜１８を除去
した後、第２図（ｄ）に示すように表面に露出したｎ型
巣結晶シリコン膜６°の一部とｎ型領域２０の一部に高
濃度にｎ型領域２３２４を形成する。次に第２図（ｅ）
に示すように絶縁＠２５を形成した後、コンタクト部を
開口しアルミニウム膜を形成、バターニングして、ソー
ス電極２６、ドレイン電極２７、下部ゲート電極２８、
上部ゲート電極２９とする。下部ゲート電極２８、上部
ゲート電極２９間を接続し、ｎ型単結晶ンリコン膜６゛
とｎ型領域２０をそれぞれ下部ゲート、上部ゲートとし
て接合型電界効果トランジスタ装置を作製する。

実施例３ 第３図はこの発明の他の実施例を示す工程図である。ｎ
型車結晶ンリコン基板３０に酸素イオン（あるいは窒素
イオン）３１を高濃度にイオン注入し、単結晶シリコン
基板３０内部に酸化シリコン膜（あるいは窒化シリコン
膜）３２を形成し、表面に単結晶シリコン膜３３を残す
。後は実施例１あるいは実施例２と同様にしてＪ−ＦＥ
Ｔを形成する。

実施例４ 第４図はこの発明の他の実施例を示す工程図である。基
板３４上に絶縁膜３５と厚さ０．５μｍのｎ型不純物を
ドープした非単結晶シリコン膜３６を形成した後、４０
０〜９００℃で長時間熱処理を行い、固相成長させて単
結晶シリコン膜３７とする。ただし、基板３４を種とす
る場合は基板３４として単結晶基板を用いる。まｆ二池
の種結晶を用いたり、種結晶を用いない方法で；よ基板
３４は単結晶でなくてもよい。後は実施例１の第１図（
ｃ）及至（ｇ）めろいは実施例２の第２図に示すように
してＪ−ＦＥＴを形成する。

実施例５ 第５図はこの発明の池の実施例を示す工程図である。単
結晶シリコン基板３８上に第５図（ａ）に示すように単
結晶のサファイア膜（あるいはマグネシアスピネル膜あ
るいはアルカリ土類金属弗化物膜）３９を０．５μｍの
厚さエピタキシャル成長さ仕る。次に第５図（ｂ）に示
すようにｎ型不純物をドープした単結晶ンリコン膜４０
を０．５μｍの厚さにエピタキシャル成長させろ。後は
実施例１の第１図（ｃ）及至（ｇ）あるいは実施例２の
第２図に示すようにしてＪ−ＦＥＴを形成する。

実施例６ 第６図：ｉこの発明の他の実施例を示す説明図である。

サファイア基板−１１上にｎ型不純物をドープしＬ単結
品ンリコン嘆４２を０．５μｍの厚さ形成する。後は実
施例１の第１図（ｃ）及至（ｇ）あるいは実施例２の第
２図に示すようにしてＪ−ＦＥＴを形成する。ただし、
サファイア基板の代わりに単結晶のマグネシアスピネル
あるいはアルカリ土類金属弗化物を基板に用いてもよい
。

（ト）発明の効果 この発明によれば、接合容量と接合リークが小さく、高
い伝達係数を有する接合型電界効果トランジスタ装置及
びその製造方法を提供することができる。

【図面の簡単な説明】

第１図〜第６図は、この発明の実施例で作製した接合型
電界効果トランジスタ装置の製造工程説明図、第７図及
至第８図は従来の接合型電界効果トランジスタの説明図
である。 １．３４・・・・・・基板、 ２．１８，２５．３５・・・・・・絶縁膜、３．３６・
・・・・・ｎ型不純物をドープしｆコ非単結晶ンリコン
膜、 ４・・・・・・表面保護膜、５・・・・・・エネルギー
ビーム、６．６’　、３７，４０．４２・・・・・・ｎ
型単結晶シリコン膜、７．１９・・・・・・ｐ型単結晶
シリコン膜、８．２０・・・・・・ｎ型領域、 ９．１０，２１．２２・・・・・・高濃度ｐ型鎖域、１
１ｊ２，２３．２４・・・・・・高濃度ｎ型領域、１３
・・・・・・絶縁膜、１４．２６・・・・・・ソース電
極、１５．２７・・・・・・ドレイン電極、１６．２８
・・・・・・下部ゲート電極。 （ａ） 第 図 麺 す （ａ） （ｂ） （Ｃ） 第 （ｄ） （ｅ）

Claims (1)

1. 【特許請求の範囲】 １、絶縁物と、該絶縁物上に形成された第１導電型単結
   晶半導体層と、この上にエピタキシー積層された幅狭の
   第２導電型エピタキシャル半導体層と、これらの半導体
   層を囲繞する絶縁層から構成され、上記第１導電型単結
   晶半導体層に第１ゲート電極に接続された高濃度第１導
   電型半導体領域を有し、上記第２導電型エピタキシャル
   半導体層に第２ゲート電極に接続された高濃度第１導電
   型エピタキシャル半導体領域及びこれを囲む第１導電型
   エピタキシャル半導体領域並びにその両側にそれぞれソ
   ース、ドレインの各電極に接続された高濃度第２導電型
   エピタキシャル半導体領域を有し、第１ゲートと第２ゲ
   ート電極が接続されてなる接合型電界効果トランジスタ
   装置。 ２、上記第１導電型単結晶半導体層及び第２導電型エピ
   タキシャル半導体層が、シリコン単結晶からなる請求項
   １の装置。 ３、上記絶縁物が、基板上に形成され、酸化シリコン又
   は窒化シリコンのいずれかからなる請求項１の装置。 ４、上記絶縁物が、単結晶サファイア、単結晶マグネシ
   アスピネルあるいは単結晶アルカリ土類金属フッ化物の
   いずれかからなる請求項１の装置。 ５、下部に絶縁物を有する第１導電型単結晶半導体層上
   に第２導電型エピタキシャル半導体層をエピタキシー積
   層し、上記第１導電型単結晶半導体層の露出面に高濃度
   第１導電型半導体領域を、上記第２導電型エピタキシャ
   ル半導体層に第１導電型エピタキシャル半導体領域及び
   その中に高濃度第１導電型エピタキシャル半導体領域並
   びにこの両側に、高濃度第２導電型エピタキシャル半導
   体領域をそれぞれ形成し、表面を絶縁層でカバーした後
   上記絶縁層の所定領域をエッチングして第１導電型単結
   晶半導体層の高濃度第１導電型半導体領域、第２導電型
   エピタキシャル半導体層の高濃度第１導電型エピタキシ
   ャル半導体領域及び１対の高濃度第２導電型エピタキシ
   ャル半導体領域にそれぞれコンタクト領域を開口し、こ
   のコンタクト領域にそれぞれ第１ゲート、第２ゲート、
   ソース及びドレインの各電極を形成し、第１ゲート電極
   と第２ゲート電極とを接続することを特徴とする接合型
   電界効果トランジスタ装置の製造方法。 ６、第１導電型単結晶半導体層が、非単結晶半導体膜を
   エネルギービーム、ことにレーザ光又は電子ビームを照
   射することによって溶融し、液相で結晶成長させて単結
   晶半導体膜に変換して作製される請求項５の方法。 ７、第１導電型単結晶半導体層が、非単結晶半導体膜を
   融点未満の温度に加熱することによって固相で結晶成長
   させて単結晶半導体膜に変換して作製される請求項５の
   方法。 ８、第１導電型単結晶半導体層下部の絶縁物が、シリコ
   ン単結晶基板中に酸素あるいは窒素イオンをイオン注入
   することによって酸化シリコンあるいは窒化シリコンを
   形成して作製される請求項５の方法。 ９、第１導電型単結晶半導体層が、単結晶サファイア、
   単結晶マグネシアスピネルあるいは単結晶アルカリ土類
   金属フッ化物のいずれかからなる絶縁物の基板上に形成
   される請求項５の方法。