JPH0321173A - Pattern generator - Google Patents

Pattern generator

Info

Publication number
JPH0321173A
JPH0321173A JP1155033A JP15503389A JPH0321173A JP H0321173 A JPH0321173 A JP H0321173A JP 1155033 A JP1155033 A JP 1155033A JP 15503389 A JP15503389 A JP 15503389A JP H0321173 A JPH0321173 A JP H0321173A
Authority
JP
Japan
Prior art keywords
signal
shadow
image
original
original image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1155033A
Other languages
Japanese (ja)
Inventor
Tsuneo Takahashi
恒雄 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP1155033A priority Critical patent/JPH0321173A/en
Publication of JPH0321173A publication Critical patent/JPH0321173A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Dot-Matrix Printers And Others (AREA)
  • Image Generation (AREA)
  • Studio Circuits (AREA)

Abstract

PURPOSE:To obtain a shadowed pattern within a short period by synthesizing an original image signal and an original shadow signal to obtain a shadowed image signal. CONSTITUTION:Original shadow signals obtained from two delay blocks 13, 14 are applied to an OR gate 15 and a synthesized shadow signal based on OR operation is outputted. Which signal, the original image signal, or the original shadow signal, is to be displayed is decided by a deciding means 16 when both signals are overlapped. When the original image signal is logic '0' and the synthesized shadow signal is logic '1', a shadow color (black) is outputted, and when both the original image signal and synthesized shadow signal are '0', a video signal of a background color (blue) is outputted. The original image can be observed so as to be superposed to the shadow image by the operation of the deciding means. An output device 17 displays the image by applying the output of the deciding circuit as a video signal.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、文字や図形などをディスプレイ装置やプリン
ター等に出力させるためのパターン発生装置に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a pattern generation device for outputting characters, graphics, etc. to a display device, printer, or the like.

(従来の技術) 従来、文字や図形等に影をつけて表示する場合には第4
図に示すように、本来表示する文字41に対して、影の
色(例えば黒)を用いてコピーした文字42を影とし、
表示する際に文字41が上で文字の影42が下になるよ
うに合成し、影付き文字43を実現していた。
(Prior art) Conventionally, when displaying characters, figures, etc. with shadows, the fourth
As shown in the figure, a character 42 that is copied using a shadow color (for example, black) is used as a shadow for a character 41 that is originally displayed,
When displayed, characters 41 are synthesized so that they are on the top and the shadows 42 of the characters are on the bottom, thereby realizing a shaded character 43.

第5図は、その一例のブロック図であり、第1の画像メ
モリ51に書き込まれている文字データを画像メモリの
リード/ライl・を制御する画像メモリ制御手段55に
より影の色を付けて第2の画像メモリ52にコピーし、
両画像メモリのデータを判定手段53により、第1の画
像メモリ51よりのデータを優位と判定してその出力に
より、ディスプレイ54の色彩を制御して影付き文字を
表示するものである。
FIG. 5 is a block diagram of an example of this, in which the character data written in the first image memory 51 is shaded by an image memory control means 55 that controls reading/writing of the image memory. Copy to the second image memory 52,
The data in both image memories is determined by a determining means 53 to determine that the data from the first image memory 51 is superior, and the output thereof controls the color of the display 54 to display characters with shadows.

この場合、上述したコピーという操作は、第5図に示す
ように、画像メモリ制御手段55が、画像メモリ51中
に書き込まれている文字を構成する全ての画素データを
読み出し、画像メモリ52に影の色を用いて書き込むと
いうことであるから、文字を構成する画素データの数が
多くなればなるほど、コピー操作に時間がかかるという
問題点がある。また、この従来方法では、最低2つの画
像メモリが必要でありコストが高くなるという問題点が
ある。
In this case, the above-mentioned copying operation is performed by the image memory control means 55 reading all the pixel data constituting the character written in the image memory 51 and affecting the image memory 52, as shown in FIG. Therefore, there is a problem that the more the number of pixel data forming a character, the longer the copy operation takes. Furthermore, this conventional method requires at least two image memories, which increases the cost.

文字又は図形等に影をつける効果と類似の効果として、
その縁部を強調するための縁どり表示も従来から行なわ
れている。例えば、特開昭63236088号広報に記
載されたパターン表示信号発生装置は、縁どり表示にお
いて、2つのメモリを用いずに縁どりのデータを作成し
ようとするものである。しかしながら、上記公報に記載
されたものは、パターンデータを記憶したメモリから読
み出されたデータのうち奇数番目のビットデータをパラ
レルに供給され、第1のクロック信号でシフトしてシリ
アルに出力する第1のシフトレジスタと、前記メモリか
ら読み出されたデータのうち偶数番目のビットデータを
パラレルに供給され、第2のクロック信号でシフトして
シリアルに出力する第2のシフトレジスタとを用いるも
のであるから、同一ラインでのデータ処理を対象とする
ものであり、ラインをずらせて影をつけるような、より
立体感を強調した影付き文字等の作成には利用できない
ものである。
An effect similar to the effect of adding shadows to characters or figures, etc.
Border display has also been conventionally used to emphasize the edges. For example, a pattern display signal generating device described in Japanese Patent Laid-Open Publication No. 63236088 attempts to create border data without using two memories in border display. However, in the method described in the above publication, odd-numbered bit data of data read out from a memory storing pattern data is supplied in parallel, shifted by a first clock signal, and output serially. 1 shift register and a second shift register that is supplied with even-numbered bit data of the data read from the memory in parallel, shifts it using a second clock signal, and outputs it serially. Therefore, it is intended for data processing on the same line, and cannot be used to create characters with shadows that emphasize three-dimensionality, such as adding shadows by shifting lines.

(発明が解決しようとする課題) 本発明は、上述した問題点である、最低2つを必要とし
た画像メモリを1つで済ますことと、時間がかかるコピ
ーを行わずにリアルタイムで良好な影付き文字を得るこ
とができるパターン発生装置を提供することを目的とす
るものである。
(Problems to be Solved by the Invention) The present invention solves the above-mentioned problems by using only one image memory instead of at least two, and by eliminating time-consuming copying and producing good images in real time. It is an object of the present invention to provide a pattern generation device that can obtain added characters.

(課題を解決するための手段) 本発明は、影付きの画像信号を得るパターン発生装置に
おいて、画像を記憶する画像メモリと、前記画像メモリ
に対して画像の読み書きを制御する画像メモリ制御手段
と、前記画像メモリから読み出される原画像信号に対し
同一ライン上に遅延を与えるドット遅延手段とを有し、
前記原画像信号と前記原影信号とを合成して影付きの画
像信号を得ることを特徴とするものである。
(Means for Solving the Problems) The present invention provides a pattern generation device for obtaining a shaded image signal, which includes an image memory for storing an image, and an image memory control means for controlling reading and writing of an image with respect to the image memory. , dot delay means for delaying the original image signal read from the image memory on the same line;
The present invention is characterized in that the original image signal and the original shadow signal are combined to obtain a shadowed image signal.

前記画像メモリから読み出される原画像信号に対し異な
るライン上に遅延を与えるライン遅延手段を用いること
ができる。
Line delay means can be used to apply delays on different lines to the original image signal read out from the image memory.

換言すれば、ドット遅延手段は、原画像信号に対しM画
素の遅延を与えるものであり、ライン遅延手段は、原画
像信号に対しLラインとN画素遅延を与えるものである
。なお、M画素,Lライン,N画素のM,L,Nは正ま
たは負の整数であるが、NはOであってもよい。
In other words, the dot delay means provides a delay of M pixels to the original image signal, and the line delay means provides a delay of L lines and N pixels to the original image signal. Note that M, L, and N of the M pixel, L line, and N pixel are positive or negative integers, but N may be O.

さらに、ドット遅延手段およびライン遅延手段は、M,
L,Nの値を変えて(L,Nは一方だけを変えてもよい
)複数用いることができ、M,L,Nの値に応じて濃度
や色等を変えるなどしてもよい。
Further, the dot delay means and the line delay means M,
A plurality of them can be used by changing the values of L and N (only one of L and N may be changed), and the density, color, etc. may be changed depending on the values of M, L, and N.

遅延手段とは、必ずしも、時間的な遅延を与えるものに
限らず、空間的な遅延、すなわち、画像メモリにおける
読みだし位置(アドレス)を、原画像信号と原影信号と
でM,L,Nに相当する値だけずらせて読み出す場合も
含むものである。
The delay means is not necessarily limited to one that provides a temporal delay, but also a spatial delay, that is, a delay means that changes the readout position (address) in the image memory by M, L, N between the original image signal and the original image signal. This also includes the case where the value is shifted by a value corresponding to .

(作 用) 本発明の作用は、画像を記憶する画像メモリがらの原画
像の画素信号と、それに対してM画素遅延関係にある原
影信号、及び/又は、LラインとN画素遅延関係にある
原影信号とを合成することによって影付きの画像信号を
得るものである。
(Function) The function of the present invention is that the pixel signal of the original image in the image memory that stores the image, the original image signal that has an M pixel delay relationship with it, and/or the L line and the N pixel delay relationship. An image signal with a shadow is obtained by combining it with a certain original shadow signal.

(実施例) 第1図は、本発明の一実施例のブロック図であり、第2
図は、第1図における判定手段の一例を示すものである
。図中、1lは画像メモリ、工2は画像メモリ制御手段
、13は1画素遅延ブロック、14は1ライン+1画素
遅延ブロック、l5はOR回路、16は判定手段、17
はブラウン管等の出力装置である。
(Embodiment) FIG. 1 is a block diagram of one embodiment of the present invention.
The figure shows an example of the determination means in FIG. 1. In the figure, 1l is an image memory, 2 is an image memory control means, 13 is a 1 pixel delay block, 14 is a 1 line + 1 pixel delay block, 15 is an OR circuit, 16 is a determination means, 17
is an output device such as a cathode ray tube.

今、画像メモリ11には、第3図に白丸で示されるよう
な「AJという形を持ったデータが書かれていたとする
。画像メモリl1は、随時画像メモリ制御手段12によ
り、表示画面での1ラインについて、左から右への画素
のライン走査と上のラインから下のラインへの面走査に
相当する、メモリアドレスを与えられ、原画像信号を出
力する。
Suppose that the image memory 11 has data written in the form ``AJ'' as shown by white circles in FIG. For one line, a memory address corresponding to line scanning of pixels from left to right and surface scanning from the upper line to the lower line is given, and an original image signal is output.

この実凡例における画像の影は、表示画面で説明すると
、第3図の黒丸32に示すように、白丸31で構成され
る原画像の画素に対して右側と右下側に付く。すなわち
、上記M,L,Nがすべて1の場合である。したがって
、影を右側に付けるための信号は、その画素の信号を1
画素遅延ブロック13により表示画面で1画素分だけ表
示を遅らせて得ることができ、影を石下側に付けるため
の信号は、その画素の信弓を1ライン」−1画素遅延ブ
ロック14により、表示画面でいうと水平ライン1ライ
ン分遅延させた後、更に1画素分遅延させ、結果的に右
下側に表示がずれるようにして得ることができる。
To explain the shadow of the image in this actual legend, referring to the display screen, as shown by the black circle 32 in FIG. 3, the shadow of the image is placed on the right side and lower right side of the pixel of the original image composed of the white circle 31. That is, this is the case where M, L, and N are all 1. Therefore, the signal for adding a shadow on the right side is the signal of that pixel by 1
The pixel delay block 13 can be used to delay the display by one pixel on the display screen, and the signal for adding a shadow to the lower side of the stone can be obtained by setting the shadow of that pixel by 1 line by the -1 pixel delay block 14. In terms of a display screen, this can be obtained by delaying by one horizontal line and then delaying by one pixel, resulting in the display being shifted to the lower right side.

これら2つの遅延ブロックから得られた原影信号は同じ
表示位置において、○Rゲー1・39より論理和演算さ
れ、合成影信号となる。
The original shadow signals obtained from these two delay blocks are ORed at the same display position using ○R game 1.39 to form a composite shadow signal.

判定手段16は、原画像信号と原影信号が重なった場合
にいずれを表示すべきかを判定するもので、LUT等を
利用することができる。この実施例ては、第1表の真理
値表で示されるように、原画像信号が論理上であれば文
字の色(白)を出力し、原画像信号が論理Oでかつ合成
影信号が論理1であれば影の色(黒)を出力し、原画像
信号も合成影信号も共に論理0であれば、背景色(*)
のビデオ信号を出力するようにした。この判定手段の動
作により、表示画面で原画像が影の画像よりも上にある
ように見える。
The determining means 16 determines which one should be displayed when the original image signal and the original image signal overlap, and can use a LUT or the like. For example, as shown in the truth table in Table 1, if the original image signal is logical, the character color (white) is output, and if the original image signal is logical O and the composite shadow signal is If the logic is 1, the shadow color (black) is output, and if both the original image signal and the composite shadow signal are logic 0, the background color (*) is output.
Now outputs the video signal. Due to the operation of this determining means, the original image appears to be above the shadow image on the display screen.

出力装置17は、判定回路の出力をビデオ信号として与
えられることにより、第3図に示すような画像を表示す
る。
The output device 17 displays an image as shown in FIG. 3 by receiving the output of the determination circuit as a video signal.

第1表 判定手段の論理 第2図は、第1表の真理値表を実現する判定手段を論理
回路で構成した一例であり、21.22は人力端子、2
3〜25はNOT回路、26、27はAND回路、28
〜30は出力端子である。
Table 1: Logic of Judgment Means Figure 2 is an example of the judgment means that realizes the truth table in Table 1, configured with a logic circuit.
3 to 25 are NOT circuits, 26 and 27 are AND circuits, 28
-30 are output terminals.

入力端子21に原画像信号、人力端子22に合成影信号
を人力すると、28に白信号出力、29に黒信号出力、
30に青信号出力を得ることができる。
When the original image signal is input to the input terminal 21 and the synthesized shadow signal is input to the input terminal 22, a white signal is output to 28, a black signal is output to 29,
A green signal output can be obtained at 30.

1画素遅延ブロックl3よりの出力と、1ライン+1画
素遅延ブロック14の出力との論理和、ならびに、判定
手段における原画像信号と合成信号との真理値は、表示
画像における同一の位置に対しての信号によりとられれ
ばよいから、これら3つのデータは、それぞれ適当な遅
延を与えて実現できるものである。
The logical sum of the output from the 1-pixel delay block l3 and the output of the 1-line + 1-pixel delay block 14, and the truth value of the original image signal and the composite signal in the determination means, are determined for the same position in the display image. Therefore, these three data can be realized by giving appropriate delays to each of them.

また、必ずしも遅延回路による時間的な遅延を与えなく
てもよく、画像メモリ制御手段により、原画像信号とし
て読み出した画素に対して、1画素前の画素データ及び
、1ライン+1画素前の画像データを読み出し、判定手
段に与えるようにしても、時間的な遅延と同じ作用を得
ることができる。このようにすると、影信号に対して原
画像信号を遅らせることもてきるので、影の画像を左側
にしたり、上方につけることもできる。したがって、本
発明におけるL,M,Nは、正の値に限られず、負の値
も含まれることは理解できるであろう。
Further, it is not necessary to apply a time delay by a delay circuit, and the image memory control means can generate pixel data one pixel before, and image data one line + one pixel before the pixel read out as an original image signal. The same effect as a time delay can be obtained by reading out and applying it to the determination means. In this way, the original image signal can be delayed with respect to the shadow signal, so the shadow image can be placed on the left side or above. Therefore, it will be understood that L, M, and N in the present invention are not limited to positive values, but also include negative values.

また、この実施例では、簡単なために、ドット遅延手段
として1画素遅延ブロック、ライン遅延手段として1画
素+1ラインの遅延ブロックを用い、ずれの影を与えた
が、M画素の遅延と、Lライン十N画素の遅延を与えて
もよく、また、ドット遅延手段及びライン遅延手段をそ
れぞれ複数個用いて影を大きくすることもでき、その場
合、それぞれについて濃度や色を順次変化させてもよい
In addition, in this embodiment, for simplicity, a 1 pixel delay block was used as the dot delay means, and a 1 pixel + 1 line delay block was used as the line delay means to give a shadow of misalignment. A line delay of 10N pixels may be applied, or a plurality of dot delay means and a plurality of line delay means may be used to enlarge the shadow. In that case, the density and color of each may be changed sequentially. .

更に、判定手段と論理ゲートの論理を変え原画像と影の
色、優先度を反対にすることによっても影を左や上に表
示することも可能である。
Furthermore, it is also possible to display the shadow on the left or above by changing the logic of the determining means and the logic gate and making the color and priority of the shadow opposite to those of the original image.

また、出力装置としてプリンタなどの印字装置を用いる
ことにより、影がついた効果を持つ文字を印字するプリ
ンタを実現することもできる。
Furthermore, by using a printing device such as a printer as an output device, it is also possible to realize a printer that prints characters with a shadow effect.

実施例では、説明のために文字を用いたが、文字のかわ
りに図形などを用いても全く同様の効果が得られること
は勿論である。
In the embodiment, letters are used for explanation, but it goes without saying that the same effect can be obtained by using figures instead of letters.

(発明の効果) 以上の説明から明らかなように、本発明によれば、従来
影を付けたような効果のある画像を表示する際に必要で
あった、2つの画像メモリを1つにすることができ、従
来のようにメモリ間のコピーを行なうことなくリアルタ
イムで表示できるので、短時間で影付きのパターンを得
ることができる効果がある。
(Effects of the Invention) As is clear from the above description, according to the present invention, two image memories, which were conventionally required when displaying an image with an effect such as a shadow, are combined into one. Since it can be displayed in real time without copying between memories as in the conventional method, it is possible to obtain a shaded pattern in a short time.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例のブロック図、第2図は、
第1図における判定手段の一例を示す回路図、第3図は
、実施例による表示画像の説明図、第4図は、従来例の
説明図、第5図は、従来例のブロック図である。 11・・・画像メモリ、工2・・・画像メモリ制御手段
、13・・・1画素遅延ブロック、14・・・1ライン
+1画素遅延ブロック、15・・・OR回路、16・・
・判定手段、17・・・ブラウン管。
FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a block diagram of an embodiment of the present invention.
FIG. 1 is a circuit diagram showing an example of the determination means, FIG. 3 is an explanatory diagram of a display image according to an embodiment, FIG. 4 is an explanatory diagram of a conventional example, and FIG. 5 is a block diagram of a conventional example. . DESCRIPTION OF SYMBOLS 11... Image memory, 2... Image memory control means, 13... 1 pixel delay block, 14... 1 line + 1 pixel delay block, 15... OR circuit, 16...
- Judgment means, 17... Braun tube.

Claims (1)

【特許請求の範囲】[Claims]  画像を記憶する画像メモリと、前記画像メモリに対し
て画像の読み書きを制御する画像メモリ制御手段と、前
記画像メモリから読み出される原画像信号に対し同一ラ
イン上に遅延を与えるドット遅延手段ライン遅延手段と
を有し、前記原画像信号と前記原影信号とを合成して影
付きの画像信号を得ることを特徴とするパターン発生装
置。
an image memory for storing images; an image memory control means for controlling reading and writing of images in the image memory; and a dot delay means and a line delay means for delaying the original image signal read from the image memory on the same line. 1. A pattern generating device, comprising: combining the original image signal and the original shadow signal to obtain a shadowed image signal.
JP1155033A 1989-06-17 1989-06-17 Pattern generator Pending JPH0321173A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1155033A JPH0321173A (en) 1989-06-17 1989-06-17 Pattern generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1155033A JPH0321173A (en) 1989-06-17 1989-06-17 Pattern generator

Publications (1)

Publication Number Publication Date
JPH0321173A true JPH0321173A (en) 1991-01-29

Family

ID=15597206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1155033A Pending JPH0321173A (en) 1989-06-17 1989-06-17 Pattern generator

Country Status (1)

Country Link
JP (1) JPH0321173A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0666546A1 (en) * 1994-02-04 1995-08-09 Canon Kabushiki Kaisha Image processing apparatus and method
US5852679A (en) * 1994-09-02 1998-12-22 Canon Kabushiki Kaisha Image processing apparatus and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0666546A1 (en) * 1994-02-04 1995-08-09 Canon Kabushiki Kaisha Image processing apparatus and method
US6097510A (en) * 1994-02-04 2000-08-01 Canon Kabushiki Kaisha Image processing apparatus and method
US5852679A (en) * 1994-09-02 1998-12-22 Canon Kabushiki Kaisha Image processing apparatus and method

Similar Documents

Publication Publication Date Title
US4876600A (en) Method and device for representing a composite image on a screen of a screen device
US4225861A (en) Method and means for texture display in raster scanned color graphic
JPH0876713A (en) Display controller
JPH01321578A (en) image display device
JPH06314085A (en) Image processing system
US4318097A (en) Display apparatus for displaying a pattern having a slant portion
JPH0321173A (en) Pattern generator
CA2017600C (en) Apparatus for superimposing character patterns in accordance with dot-matrix on video signals
JP2510019B2 (en) Image display method and device
JP3107382B2 (en) Display device of synthetic image and hatching circuit
JPH0772824A (en) Image display device
JPH06222748A (en) Method and apparatus for display of character symbol provided with border
JPS58182692A (en) Pattern generation processing system
JP3237704B2 (en) High resolution circuit
JP4428624B2 (en) Image display system
JPS62297895A (en) Contouring display system
JPS5928916B2 (en) Grid pattern generator for cathode ray tube display equipment
JPS5848101B2 (en) Zukei Hatsuseisouchi
JPS62164129A (en) hard copy device
JPS63307588A (en) Gradation display device
JPH05265441A (en) Graphic display device
JPH0573668A (en) Mosaic processor
JPS61290488A (en) Display controller
JPS63290754A (en) Video printer
JPS63176075A (en) Printing system for videotex picture