JPH0321173A - パターン発生装置 - Google Patents
パターン発生装置Info
- Publication number
- JPH0321173A JPH0321173A JP1155033A JP15503389A JPH0321173A JP H0321173 A JPH0321173 A JP H0321173A JP 1155033 A JP1155033 A JP 1155033A JP 15503389 A JP15503389 A JP 15503389A JP H0321173 A JPH0321173 A JP H0321173A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- shadow
- image
- original
- original image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 34
- 230000002194 synthesizing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000002131 composite material Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Dot-Matrix Printers And Others (AREA)
- Image Generation (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、文字や図形などをディスプレイ装置やプリン
ター等に出力させるためのパターン発生装置に関するも
のである。
ター等に出力させるためのパターン発生装置に関するも
のである。
（従来の技術）
従来、文字や図形等に影をつけて表示する場合には第４
図に示すように、本来表示する文字４１に対して、影の
色（例えば黒）を用いてコピーした文字４２を影とし、
表示する際に文字４１が上で文字の影４２が下になるよ
うに合成し、影付き文字４３を実現していた。
図に示すように、本来表示する文字４１に対して、影の
色（例えば黒）を用いてコピーした文字４２を影とし、
表示する際に文字４１が上で文字の影４２が下になるよ
うに合成し、影付き文字４３を実現していた。
第５図は、その一例のブロック図であり、第１の画像メ
モリ５１に書き込まれている文字データを画像メモリの
リード／ライｌ・を制御する画像メモリ制御手段５５に
より影の色を付けて第２の画像メモリ５２にコピーし、
両画像メモリのデータを判定手段５３により、第１の画
像メモリ５１よりのデータを優位と判定してその出力に
より、ディスプレイ５４の色彩を制御して影付き文字を
表示するものである。
モリ５１に書き込まれている文字データを画像メモリの
リード／ライｌ・を制御する画像メモリ制御手段５５に
より影の色を付けて第２の画像メモリ５２にコピーし、
両画像メモリのデータを判定手段５３により、第１の画
像メモリ５１よりのデータを優位と判定してその出力に
より、ディスプレイ５４の色彩を制御して影付き文字を
表示するものである。
この場合、上述したコピーという操作は、第５図に示す
ように、画像メモリ制御手段５５が、画像メモリ５１中
に書き込まれている文字を構成する全ての画素データを
読み出し、画像メモリ５２に影の色を用いて書き込むと
いうことであるから、文字を構成する画素データの数が
多くなればなるほど、コピー操作に時間がかかるという
問題点がある。また、この従来方法では、最低２つの画
像メモリが必要でありコストが高くなるという問題点が
ある。
ように、画像メモリ制御手段５５が、画像メモリ５１中
に書き込まれている文字を構成する全ての画素データを
読み出し、画像メモリ５２に影の色を用いて書き込むと
いうことであるから、文字を構成する画素データの数が
多くなればなるほど、コピー操作に時間がかかるという
問題点がある。また、この従来方法では、最低２つの画
像メモリが必要でありコストが高くなるという問題点が
ある。
文字又は図形等に影をつける効果と類似の効果として、
その縁部を強調するための縁どり表示も従来から行なわ
れている。例えば、特開昭６３２３６０８８号広報に記
載されたパターン表示信号発生装置は、縁どり表示にお
いて、２つのメモリを用いずに縁どりのデータを作成し
ようとするものである。しかしながら、上記公報に記載
されたものは、パターンデータを記憶したメモリから読
み出されたデータのうち奇数番目のビットデータをパラ
レルに供給され、第１のクロック信号でシフトしてシリ
アルに出力する第１のシフトレジスタと、前記メモリか
ら読み出されたデータのうち偶数番目のビットデータを
パラレルに供給され、第２のクロック信号でシフトして
シリアルに出力する第２のシフトレジスタとを用いるも
のであるから、同一ラインでのデータ処理を対象とする
ものであり、ラインをずらせて影をつけるような、より
立体感を強調した影付き文字等の作成には利用できない
ものである。
その縁部を強調するための縁どり表示も従来から行なわ
れている。例えば、特開昭６３２３６０８８号広報に記
載されたパターン表示信号発生装置は、縁どり表示にお
いて、２つのメモリを用いずに縁どりのデータを作成し
ようとするものである。しかしながら、上記公報に記載
されたものは、パターンデータを記憶したメモリから読
み出されたデータのうち奇数番目のビットデータをパラ
レルに供給され、第１のクロック信号でシフトしてシリ
アルに出力する第１のシフトレジスタと、前記メモリか
ら読み出されたデータのうち偶数番目のビットデータを
パラレルに供給され、第２のクロック信号でシフトして
シリアルに出力する第２のシフトレジスタとを用いるも
のであるから、同一ラインでのデータ処理を対象とする
ものであり、ラインをずらせて影をつけるような、より
立体感を強調した影付き文字等の作成には利用できない
ものである。
（発明が解決しようとする課題）
本発明は、上述した問題点である、最低２つを必要とし
た画像メモリを１つで済ますことと、時間がかかるコピ
ーを行わずにリアルタイムで良好な影付き文字を得るこ
とができるパターン発生装置を提供することを目的とす
るものである。
た画像メモリを１つで済ますことと、時間がかかるコピ
ーを行わずにリアルタイムで良好な影付き文字を得るこ
とができるパターン発生装置を提供することを目的とす
るものである。
（課題を解決するための手段）
本発明は、影付きの画像信号を得るパターン発生装置に
おいて、画像を記憶する画像メモリと、前記画像メモリ
に対して画像の読み書きを制御する画像メモリ制御手段
と、前記画像メモリから読み出される原画像信号に対し
同一ライン上に遅延を与えるドット遅延手段とを有し、
前記原画像信号と前記原影信号とを合成して影付きの画
像信号を得ることを特徴とするものである。
おいて、画像を記憶する画像メモリと、前記画像メモリ
に対して画像の読み書きを制御する画像メモリ制御手段
と、前記画像メモリから読み出される原画像信号に対し
同一ライン上に遅延を与えるドット遅延手段とを有し、
前記原画像信号と前記原影信号とを合成して影付きの画
像信号を得ることを特徴とするものである。
前記画像メモリから読み出される原画像信号に対し異な
るライン上に遅延を与えるライン遅延手段を用いること
ができる。
るライン上に遅延を与えるライン遅延手段を用いること
ができる。
換言すれば、ドット遅延手段は、原画像信号に対しＭ画
素の遅延を与えるものであり、ライン遅延手段は、原画
像信号に対しＬラインとＮ画素遅延を与えるものである
。なお、Ｍ画素，Ｌライン，Ｎ画素のＭ，Ｌ，Ｎは正ま
たは負の整数であるが、ＮはＯであってもよい。
素の遅延を与えるものであり、ライン遅延手段は、原画
像信号に対しＬラインとＮ画素遅延を与えるものである
。なお、Ｍ画素，Ｌライン，Ｎ画素のＭ，Ｌ，Ｎは正ま
たは負の整数であるが、ＮはＯであってもよい。
さらに、ドット遅延手段およびライン遅延手段は、Ｍ，
Ｌ，Ｎの値を変えて（Ｌ，Ｎは一方だけを変えてもよい
）複数用いることができ、Ｍ，Ｌ，Ｎの値に応じて濃度
や色等を変えるなどしてもよい。
Ｌ，Ｎの値を変えて（Ｌ，Ｎは一方だけを変えてもよい
）複数用いることができ、Ｍ，Ｌ，Ｎの値に応じて濃度
や色等を変えるなどしてもよい。
遅延手段とは、必ずしも、時間的な遅延を与えるものに
限らず、空間的な遅延、すなわち、画像メモリにおける
読みだし位置（アドレス）を、原画像信号と原影信号と
でＭ，Ｌ，Ｎに相当する値だけずらせて読み出す場合も
含むものである。
限らず、空間的な遅延、すなわち、画像メモリにおける
読みだし位置（アドレス）を、原画像信号と原影信号と
でＭ，Ｌ，Ｎに相当する値だけずらせて読み出す場合も
含むものである。
（作 用）
本発明の作用は、画像を記憶する画像メモリがらの原画
像の画素信号と、それに対してＭ画素遅延関係にある原
影信号、及び／又は、ＬラインとＮ画素遅延関係にある
原影信号とを合成することによって影付きの画像信号を
得るものである。
像の画素信号と、それに対してＭ画素遅延関係にある原
影信号、及び／又は、ＬラインとＮ画素遅延関係にある
原影信号とを合成することによって影付きの画像信号を
得るものである。
（実施例）
第１図は、本発明の一実施例のブロック図であり、第２
図は、第１図における判定手段の一例を示すものである
。図中、１ｌは画像メモリ、工２は画像メモリ制御手段
、１３は１画素遅延ブロック、１４は１ライン＋１画素
遅延ブロック、ｌ５はＯＲ回路、１６は判定手段、１７
はブラウン管等の出力装置である。
図は、第１図における判定手段の一例を示すものである
。図中、１ｌは画像メモリ、工２は画像メモリ制御手段
、１３は１画素遅延ブロック、１４は１ライン＋１画素
遅延ブロック、ｌ５はＯＲ回路、１６は判定手段、１７
はブラウン管等の出力装置である。
今、画像メモリ１１には、第３図に白丸で示されるよう
な「ＡＪという形を持ったデータが書かれていたとする
。画像メモリｌ１は、随時画像メモリ制御手段１２によ
り、表示画面での１ラインについて、左から右への画素
のライン走査と上のラインから下のラインへの面走査に
相当する、メモリアドレスを与えられ、原画像信号を出
力する。
な「ＡＪという形を持ったデータが書かれていたとする
。画像メモリｌ１は、随時画像メモリ制御手段１２によ
り、表示画面での１ラインについて、左から右への画素
のライン走査と上のラインから下のラインへの面走査に
相当する、メモリアドレスを与えられ、原画像信号を出
力する。
この実凡例における画像の影は、表示画面で説明すると
、第３図の黒丸３２に示すように、白丸３１で構成され
る原画像の画素に対して右側と右下側に付く。すなわち
、上記Ｍ，Ｌ，Ｎがすべて１の場合である。したがって
、影を右側に付けるための信号は、その画素の信号を１
画素遅延ブロック１３により表示画面で１画素分だけ表
示を遅らせて得ることができ、影を石下側に付けるため
の信号は、その画素の信弓を１ライン」−１画素遅延ブ
ロック１４により、表示画面でいうと水平ライン１ライ
ン分遅延させた後、更に１画素分遅延させ、結果的に右
下側に表示がずれるようにして得ることができる。
、第３図の黒丸３２に示すように、白丸３１で構成され
る原画像の画素に対して右側と右下側に付く。すなわち
、上記Ｍ，Ｌ，Ｎがすべて１の場合である。したがって
、影を右側に付けるための信号は、その画素の信号を１
画素遅延ブロック１３により表示画面で１画素分だけ表
示を遅らせて得ることができ、影を石下側に付けるため
の信号は、その画素の信弓を１ライン」−１画素遅延ブ
ロック１４により、表示画面でいうと水平ライン１ライ
ン分遅延させた後、更に１画素分遅延させ、結果的に右
下側に表示がずれるようにして得ることができる。
これら２つの遅延ブロックから得られた原影信号は同じ
表示位置において、○Ｒゲー１・３９より論理和演算さ
れ、合成影信号となる。
表示位置において、○Ｒゲー１・３９より論理和演算さ
れ、合成影信号となる。
判定手段１６は、原画像信号と原影信号が重なった場合
にいずれを表示すべきかを判定するもので、ＬＵＴ等を
利用することができる。この実施例ては、第１表の真理
値表で示されるように、原画像信号が論理上であれば文
字の色（白）を出力し、原画像信号が論理Ｏでかつ合成
影信号が論理１であれば影の色（黒）を出力し、原画像
信号も合成影信号も共に論理０であれば、背景色（＊）
のビデオ信号を出力するようにした。この判定手段の動
作により、表示画面で原画像が影の画像よりも上にある
ように見える。
にいずれを表示すべきかを判定するもので、ＬＵＴ等を
利用することができる。この実施例ては、第１表の真理
値表で示されるように、原画像信号が論理上であれば文
字の色（白）を出力し、原画像信号が論理Ｏでかつ合成
影信号が論理１であれば影の色（黒）を出力し、原画像
信号も合成影信号も共に論理０であれば、背景色（＊）
のビデオ信号を出力するようにした。この判定手段の動
作により、表示画面で原画像が影の画像よりも上にある
ように見える。
出力装置１７は、判定回路の出力をビデオ信号として与
えられることにより、第３図に示すような画像を表示す
る。
えられることにより、第３図に示すような画像を表示す
る。
第１表 判定手段の論理
第２図は、第１表の真理値表を実現する判定手段を論理
回路で構成した一例であり、２１．２２は人力端子、２
３〜２５はＮＯＴ回路、２６、２７はＡＮＤ回路、２８
〜３０は出力端子である。
回路で構成した一例であり、２１．２２は人力端子、２
３〜２５はＮＯＴ回路、２６、２７はＡＮＤ回路、２８
〜３０は出力端子である。
入力端子２１に原画像信号、人力端子２２に合成影信号
を人力すると、２８に白信号出力、２９に黒信号出力、
３０に青信号出力を得ることができる。
を人力すると、２８に白信号出力、２９に黒信号出力、
３０に青信号出力を得ることができる。
１画素遅延ブロックｌ３よりの出力と、１ライン＋１画
素遅延ブロック１４の出力との論理和、ならびに、判定
手段における原画像信号と合成信号との真理値は、表示
画像における同一の位置に対しての信号によりとられれ
ばよいから、これら３つのデータは、それぞれ適当な遅
延を与えて実現できるものである。
素遅延ブロック１４の出力との論理和、ならびに、判定
手段における原画像信号と合成信号との真理値は、表示
画像における同一の位置に対しての信号によりとられれ
ばよいから、これら３つのデータは、それぞれ適当な遅
延を与えて実現できるものである。
また、必ずしも遅延回路による時間的な遅延を与えなく
てもよく、画像メモリ制御手段により、原画像信号とし
て読み出した画素に対して、１画素前の画素データ及び
、１ライン＋１画素前の画像データを読み出し、判定手
段に与えるようにしても、時間的な遅延と同じ作用を得
ることができる。このようにすると、影信号に対して原
画像信号を遅らせることもてきるので、影の画像を左側
にしたり、上方につけることもできる。したがって、本
発明におけるＬ，Ｍ，Ｎは、正の値に限られず、負の値
も含まれることは理解できるであろう。
てもよく、画像メモリ制御手段により、原画像信号とし
て読み出した画素に対して、１画素前の画素データ及び
、１ライン＋１画素前の画像データを読み出し、判定手
段に与えるようにしても、時間的な遅延と同じ作用を得
ることができる。このようにすると、影信号に対して原
画像信号を遅らせることもてきるので、影の画像を左側
にしたり、上方につけることもできる。したがって、本
発明におけるＬ，Ｍ，Ｎは、正の値に限られず、負の値
も含まれることは理解できるであろう。
また、この実施例では、簡単なために、ドット遅延手段
として１画素遅延ブロック、ライン遅延手段として１画
素＋１ラインの遅延ブロックを用い、ずれの影を与えた
が、Ｍ画素の遅延と、Ｌライン十Ｎ画素の遅延を与えて
もよく、また、ドット遅延手段及びライン遅延手段をそ
れぞれ複数個用いて影を大きくすることもでき、その場
合、それぞれについて濃度や色を順次変化させてもよい
。
として１画素遅延ブロック、ライン遅延手段として１画
素＋１ラインの遅延ブロックを用い、ずれの影を与えた
が、Ｍ画素の遅延と、Ｌライン十Ｎ画素の遅延を与えて
もよく、また、ドット遅延手段及びライン遅延手段をそ
れぞれ複数個用いて影を大きくすることもでき、その場
合、それぞれについて濃度や色を順次変化させてもよい
。
更に、判定手段と論理ゲートの論理を変え原画像と影の
色、優先度を反対にすることによっても影を左や上に表
示することも可能である。
色、優先度を反対にすることによっても影を左や上に表
示することも可能である。
また、出力装置としてプリンタなどの印字装置を用いる
ことにより、影がついた効果を持つ文字を印字するプリ
ンタを実現することもできる。
ことにより、影がついた効果を持つ文字を印字するプリ
ンタを実現することもできる。
実施例では、説明のために文字を用いたが、文字のかわ
りに図形などを用いても全く同様の効果が得られること
は勿論である。
りに図形などを用いても全く同様の効果が得られること
は勿論である。
（発明の効果）
以上の説明から明らかなように、本発明によれば、従来
影を付けたような効果のある画像を表示する際に必要で
あった、２つの画像メモリを１つにすることができ、従
来のようにメモリ間のコピーを行なうことなくリアルタ
イムで表示できるので、短時間で影付きのパターンを得
ることができる効果がある。
影を付けたような効果のある画像を表示する際に必要で
あった、２つの画像メモリを１つにすることができ、従
来のようにメモリ間のコピーを行なうことなくリアルタ
イムで表示できるので、短時間で影付きのパターンを得
ることができる効果がある。
第１図は、本発明の一実施例のブロック図、第２図は、
第１図における判定手段の一例を示す回路図、第３図は
、実施例による表示画像の説明図、第４図は、従来例の
説明図、第５図は、従来例のブロック図である。 １１・・・画像メモリ、工２・・・画像メモリ制御手段
、１３・・・１画素遅延ブロック、１４・・・１ライン
＋１画素遅延ブロック、１５・・・ＯＲ回路、１６・・
・判定手段、１７・・・ブラウン管。
第１図における判定手段の一例を示す回路図、第３図は
、実施例による表示画像の説明図、第４図は、従来例の
説明図、第５図は、従来例のブロック図である。 １１・・・画像メモリ、工２・・・画像メモリ制御手段
、１３・・・１画素遅延ブロック、１４・・・１ライン
＋１画素遅延ブロック、１５・・・ＯＲ回路、１６・・
・判定手段、１７・・・ブラウン管。
Claims (1)
- 画像を記憶する画像メモリと、前記画像メモリに対し
て画像の読み書きを制御する画像メモリ制御手段と、前
記画像メモリから読み出される原画像信号に対し同一ラ
イン上に遅延を与えるドット遅延手段ライン遅延手段と
を有し、前記原画像信号と前記原影信号とを合成して影
付きの画像信号を得ることを特徴とするパターン発生装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155033A JPH0321173A (ja) | 1989-06-17 | 1989-06-17 | パターン発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155033A JPH0321173A (ja) | 1989-06-17 | 1989-06-17 | パターン発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0321173A true JPH0321173A (ja) | 1991-01-29 |
Family
ID=15597206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1155033A Pending JPH0321173A (ja) | 1989-06-17 | 1989-06-17 | パターン発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0321173A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0666546A1 (en) * | 1994-02-04 | 1995-08-09 | Canon Kabushiki Kaisha | Image processing apparatus and method |
| US5852679A (en) * | 1994-09-02 | 1998-12-22 | Canon Kabushiki Kaisha | Image processing apparatus and method |
-
1989
- 1989-06-17 JP JP1155033A patent/JPH0321173A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0666546A1 (en) * | 1994-02-04 | 1995-08-09 | Canon Kabushiki Kaisha | Image processing apparatus and method |
| US6097510A (en) * | 1994-02-04 | 2000-08-01 | Canon Kabushiki Kaisha | Image processing apparatus and method |
| US5852679A (en) * | 1994-09-02 | 1998-12-22 | Canon Kabushiki Kaisha | Image processing apparatus and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4876600A (en) | Method and device for representing a composite image on a screen of a screen device | |
| US4225861A (en) | Method and means for texture display in raster scanned color graphic | |
| JPH0876713A (ja) | ディスプレイ制御装置 | |
| JPH01321578A (ja) | 画像表示装置 | |
| JPH06314085A (ja) | イメージ処理システム | |
| US4318097A (en) | Display apparatus for displaying a pattern having a slant portion | |
| JPH0321173A (ja) | パターン発生装置 | |
| CA2017600C (en) | Apparatus for superimposing character patterns in accordance with dot-matrix on video signals | |
| JP2510019B2 (ja) | 画像表示方法および装置 | |
| JP3107382B2 (ja) | 合成画像の表示装置およびハッチング回路 | |
| JPH0772824A (ja) | 画像表示装置 | |
| JPH06222748A (ja) | ボーダを有する文字記号を表示する方法および装置 | |
| JPS58182692A (ja) | パタ−ン発生処理方式 | |
| JP3237704B2 (ja) | 高解像度化回路 | |
| JP4428624B2 (ja) | 画像表示システム | |
| JPS62297895A (ja) | ふちどり表示方式 | |
| JPS5928916B2 (ja) | 陰極線管デイスプレイ装置の格子状パタ−ン発生装置 | |
| JPS5848101B2 (ja) | ズケイハツセイソウチ | |
| JPS62164129A (ja) | ハ−ドコピ−装置 | |
| JPS63307588A (ja) | 階調表示装置 | |
| JPH05265441A (ja) | グラフィック表示装置 | |
| JPH0573668A (ja) | モザイク処理装置 | |
| JPS61290488A (ja) | 表示制御装置 | |
| JPS63290754A (ja) | ビデオプリンタ | |
| JPS63176075A (ja) | ビデオテツクス画面のプリント方式 |