JPH03211757A - 気密封じの物体 - Google Patents

気密封じの物体

Info

Publication number
JPH03211757A
JPH03211757A JP2314472A JP31447290A JPH03211757A JP H03211757 A JPH03211757 A JP H03211757A JP 2314472 A JP2314472 A JP 2314472A JP 31447290 A JP31447290 A JP 31447290A JP H03211757 A JPH03211757 A JP H03211757A
Authority
JP
Japan
Prior art keywords
substrate
layer
electronic device
continuous metal
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2314472A
Other languages
English (en)
Inventor
William P Kornrumpf
ウィリアム・ポール・コーンランプ
Robert J Wojnarowski
ロバート・ジョン・ウォナロゥスキ
Charles W Eichelberger
チャールス・ウィリアム・エイシェルバーガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPH03211757A publication Critical patent/JPH03211757A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H10W42/261—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions
    • H10W42/276—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions the arrangements being on an external surface of the package, e.g. on the outer surface of an encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/10—Configurations of laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Casings For Electric Apparatus (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 関連出願 この発明は係属中の米国特許出願番号第４５４゜５４５
号（１９８９年１２月２１日出願）及び同第　　　号（
出願人控え番号ＲＤ−１９，８７８）と技術的に関連を
有する。
発明の分野 この発明は電子回路パッケージの分野、更に具体的に云
えば、気密封じの電子回路パッケージの分野に関する。
発明の背景 気密封じのパッケージは、高信頼性システム及び悪環境
で使われる半導体装置のパッケージに久しく使われて来
た。影響を受は易い電子装置又は回路にとって気密封じ
パッケージの主な利点は、気密封じが、外側の汚染物質
又はその他の有害な材料が、影響を受は易い装置、部品
又は回路に達することがないことを保証していることで
ある。
この為、気密封じの内、試験の際に仕様を充たした装置
は、汚染とか、或いは他の有害な材料が入込んだことの
結果として、劣化することがないと保、征される。この
保証は、ベースメーカの様な埋込み医療電子装置や、安
全及び非常事態関連電子装置や、装置ｕとの接近が不可
能であり、交換にはおそろしい程の費用がか＼る宇宙衛
星とか、或いはその他望ましいと考えられる環境で使わ
れる電子装置の様に、高い信頼性を持っていなければな
らないシステムで特に重要である。
かっては、この様な高信頼性システムは、当時としては
複雑であったが、合口の基準から見れば比較的小形であ
り、比較的少数の電子装置又は集積回路で作られており
、その各々がそれ自身の容器の中に気密封じされていた
。この様な気密封じされた容器を印刷回路板又は同様な
その他の構造を用いて相互接続していた。システム全体
を気密に密封することが必要と思われる時は、こうして
組立てられたシステムを別の気密封じされた外被の中に
封入した。この様な大形の気密外被は製造するのも密封
するのも費用がか＼す、かなりの容積を占め、相当の重
量を有する。重量の問題は、気密性の点でＭＩＬ規格８
８３を充たさなければならないシステムでは、特に厳し
い。これは、ヘリウムが、密封されていない区域があっ
た場合、その中に滲み込まない様に保証する為に、４５
乃至７５ｐＳｉ（３乃至５気圧）のヘリウム圧力をかけ
ることを小漏洩試験の準備として要求しているからであ
る。こう云う圧力は、十分に補強されているか或いは実
質的な厚さを持っていないと、かなりの表面積を持つ缶
又は蓋を破砕したり、潰すのに十分である。その為、気
密缶の強度及び重量は、漏洩試験の際に破砕されない様
にする為に、寸法の増加と共に不釣合に急速に増大する
。これは、４吋平方及びそれ以上の回路板で特に問題で
ある。
この様に気密封じされた装置の寸法及び重量を減少する
１つの手段は、パッケージなじのチップ及び集積回路を
回路板の上に取付け、チップを保護するのに、装置全体
の気密外被に頼ることである。この結果、全体的な気密
外被の重量が幾分か節約され、寸法も幾分か節約される
。
都合の悪いことに、電子装置が引続いて更に複雑になり
、その製造により多くのチップを必要とするにつれて、
全体的な気密な缶又は外被の中に装置を気密に封入する
ことに伴う負担もそれに応じて増大する。更に、いろい
ろな理由で、それを−層こじんまりとしたものに作るこ
とが重要になって来た。その理由としては、それらがそ
の一部分を形成する装置の重量を実質的に増やさずに、
電子装置を比較的小さい空間にはめ込む必要があること
が挙げられる。更に、機械的な装置はその構成にも制御
にも、電子回路に依有する所がより多くなるにつれて、
所定の装置内に取込まれる電子装置が一層多くなる傾向
がある。この為、装置をこじんまりとしたものに抑える
為に、電子装置を出来るだけ小さくて効率のよい形でパ
ッケージすることが重要になった。
気密封じすることが出来る電子回路に対する容器を製造
することは、−見、特に腹雑な過程とは見えないが、こ
の最初の考えは誤ったものであり、新しい缶の形式を必
要とする時、特にそうである。
新しい容器の形式を製造する場合の先行時間は、通常は
少なくとも４乃至６１月であり、それより長い場合も多
い。変更を必要とする場合、その改定にも同じ期間が必
要である。その為、新しい装置が設計されている時、そ
れは現存の気密外被にはまる様に設計しなければならな
いか、或いはその装置に対する気密封じの設計と製造の
為に、かなりの先行時間を用意しなければならない。
ゼネラルφエレクトリックＱカンバニイによって開発さ
れた高密度相互接続（ＨＤＩ）構造又は装置は、電子装
置をこしんまりと組立てる点で、数多くの利点をもたら
す。例えば、チップ３０乃至５０個を用いたマイクロコ
ンピュータの様な電子装置は、長さ２吋、幅２吋及び厚
さｏ、ｏｓ。
吋の１枚の基板に完全に組立て一相互接続することが出
来る。史に１Ｒ要なことに、この相互接続構造は、故障
の部品の修理又は取替えの為に、分解し、その装置に使
われている良好な部品に目立つ様なリスクを伴わずに、
再び組立てることが出来る。これは、夫々２．０００ド
ルと云うコストのか＼るチップを５０個も１つの基板−
Ｌの１つの装置内に用いる場合、特に重要である。この
様な修理能力を持つことは、損傷した部品を取替える為
の装置の手直しが不可能であるか、或いは良好な部品に
かなりのリスクを伴う様な従来の接続装置に較べて、著
しい進歩である。
この高密度ト１１互接続構造、その製法、及びその製造
に使われる工具が、米国特許第４，７８３゜６９５号、
同第第４．８３５．７０４号、同第４７１４．５１６号
、同第４，７８０．１７７号、係属中の米国特許出願番
号第２４９，９２７号（１９８９年９月２７日出願）、
同第３１０．１４９号（１９８９年９月１４日出願）、
同第３１２．７９８号（１９８９年２月２１１ＥＩ出１
１ｉ）　、同第２８３．０９５号（１９８８年１２月１
２日出願）、同第３０５．３１４号（１９８８年２月３
日出願）、同第２５０，０１０号（１９８８年９月２７
０出願）、同第３２９．４７８号（１９８９年３月２８
日出願）、同第２５３．０２０号（１９８８年１０７１
４［１出願）、同第２３０．６５４号（１９８８年８月
５日出願）、同第２３３゜９６５号（１９８８年８月８
日出願）、同第２３７．６３８号（１９８８年８月２３
日出１１ｉ）、同第２３７，６８５号（１９８８年８月
２５０出願）、同第２４０，３６７号（１９８８年８月
３０Ｅ３出願）、同第３４２，１５３号（１９８９年４
月２４０出願）、同第２８９，９４４号（１９８８年１
２月２７０出願）、同第３１２，５３６号（１９８９年
２月１７日出願）及び同第３６３゜６４６号（１９８９
年６月８０出願）に記載されている。
簡単に云うと、この高密度相互接続構造では、ｌ−さは
１００ミルであって適当な寸法を持つと共に、装置全体
に対する適切な強度を持つものであってよいが、アルミ
ナの様なセラミック基板を用意する。このＩＡ板は典型
的には２吋平方未満である。−見、種々のチップの位置
が特定されると、異なるチップの所期の位置に、個々の
空所又は適当な深さをｔｊｌつ１つの大きな空所が作成
される。
その初めに、−様な厚さ及び所望の寸法を持つ裸の基板
を用意する。その後レーザ・フライス加工により、種々
のチップ及びその他の部品を配置する空所を形成する。
チップの縁どうしを合せて配置したい多くの装置では、
１個の大きな空所で満戻である。この大きな空所は、半
導体チップが大体−様な厚さを持つ場合、典型的には−
様な深さを持っていてよい。特定の厚手の又は特定の薄
手の部品が配置される場所では、空所の底を夫々−層深
く或いは浅くして、対応する部品の上面を、空所を取巻
（基板並びに他の部品の−［而と路間−平面になる様に
する。その後、空所の底に熱可塑性接着剤層を設ける。
これは、ゼネラル・エレクトリック・カンバニイからＵ
ＬＴＥＭの商品名で人手し得るポリエーテルイミド樹脂
であることが好ましい。次に種々の部品を空所内の所望
の場所に配置し、構造全体を使われる組成物に応じてＵ
ＬＴＥＭ・ポリエーテルイミドの軟化点く２１７℃乃至
２３５（？）’Ｃの近辺）に加熱し、その後冷却して、
個々の部品を空所に熱可塑的に結合する。その後、厚さ
〜０．０００５−０．００３吋（〜１２．５−７５ミク
ロン）の、Ｅ、！、デュポン・ド・ネムアース・カンパ
ニイから入手し得るカプトンの商品名で知られるポリイ
ミドであってよいが、ポリイミド被膜を、接着を促進す
る様に予め処理し、片側にＵＬＴＥＭ・ポリエーテルイ
ミド樹脂又はその他の熱可塑性樹脂を被覆し、チップ、
他の部品及び基板の頂部を横切る様に積層し、この時Ｕ
ＬＴＥＭ樹脂がカプトンを所定位置に保持する為の熱可
塑性接着剤として作用する様にする。その後、接点を設
けたい電子部品上の接点パッドと整合して、カプトン及
びＵＬＴＥＭ層にバイア孔をレーザ穿孔する。カプトン
層の上にメタライズ層を沈積する。このメタライズ部が
バイア孔に人込み、その下に配置されている接点パッド
と電気的に接触する。このメタライズ層は、それを沈積
する過程でパターンぎめしてもよいし、或いは連続的な
層として沈積し、その後フォトレジストとエツチングを
用いてパターンぎめしてもよい。フォトレジストはレー
ザを用いて露出し、この方法の終りに、正確に整合した
導体パターンを設けることが好ましい。
所望の相互接続パターンを作る為に、必要に応じて追加
の誘電体及びメタライズ層を設ける。個々の電子部品及
びその接点パッドの位置外れは、適応形レーザ製版装置
によって補償する。この製版装置４が、前に引用した米
国特許及び特許出願の内容でもある。
こうして、相互接続構造全体は〜８乃至１２時間と云う
短い内に、開始から仕」−げまで（電子部品を受取って
から）製造することが出来る。
この高密度相互接続構造は、従来達成し得るよりも一層
小さいパッケージとして、複雑な電子装置を製造して試
験することを可能にしたが、パッケージの気密封じを必
要とする場合、パッケージ全体は、気密封じされた容器
の中に別個に封入しなければならない。これが最終的な
電子装置の寸法と重量の両方を大幅に増加する。
従って、高密度相互接続構造を更に効率よく、−層こし
んまりと、−層軽量で一層先行時間の短い形で気密に封
入する技術を提供することが望ましい。
この高密度相互接続構造は多くの利点を持つ。
その中には、現在利用し得る電子装置を最も重量が軽く
、最も容積の小さいパッケージにすることが出来ること
が挙げられる。更にｆｆｆ？とも考えられるこの高密度
相互接続構造の別の利点は、この高密度相互接続を使う
と、装置の設計と製造に要する時間が短いことである。
従来の方法は、各々の半導体チップを予めパッケージし
、種々のパッケージされたチップを相互接続する為に多
層配線板を設計すること等を必要とした。多層配線板は
値段が高く、その製造にはかなりの先行時間が必要であ
る。これと対照的に、ＨＤ　Ｉ　装置で特別に製造しな
ければならない唯一のものは、その上に個々の半導体チ
ップを取付ける基板である。この基板は、杆々のチップ
及び基板の相互接続面が単一平面になる様に半導体チッ
プを配置する為の適切な空所をその中に必要とすること
以外は、標準的な材料である。ＨＤ１方法では、必要と
される空所は、既に焼成したセラミック基板内にレーザ
φフライス加工によって設けられる。このフライス加工
は簡単でかなり敏速であり、その結果、−旦基板の所望
の形が決まると、半導体チップを取付ける為の対応する
物理的な構造は、１０と云う短い期間の内に、そして典
型的には少量の場合は４時間の内に用意することが出来
、これは大量生産の前の設計に合致するかどうかの研究
又はプロトタイプ装置にとって適切である。
１個の高密度相互接続基板上にある電子装置の全てのチ
ップ及び部品を相互接続する為の相互接続パターンを設
計する過程は、Ｆ通は１週間乃至５週間を要する。−旦
その相互接続構造が決まると、基板に対する装置の組立
てを開始することが出来る。最初に、チップが基板の上
に取付けられ、−層ずつ、チップ及び基板の上にオーバ
ーレー構造が積重ねられる。典型的には、この過程全体
は１０で完了することが出来、優先度の高い急ぎ仕事の
場合は、４時間で完了することが出来る。この為、この
高密度相互接続構造は、電子装置のパッケージをずっと
軽量で更にこじんまりしたものにするだけでなく、他の
パッケージ方式の場合に必要とするよりも、−層短い時
間内に、装置のプロトタイプを製造して試験することが
出来る様にする。
従って、高密度相互接続構造及びその他の構造に対する
気密外被として、こじんまりして、軽量で信頼性がある
と云う性質を持ち、しかも気密試験条件に耐え、紙庫で
容易に製造出来る気密外被に対する要望がある。
発明の目的 従って、この発明の主な目的は、高密度相互接続構造を
気密封じする手段を提供することである。
この発明の別の目的は、全体的な容積又は重量に目立っ
て影響を与えずに、高密度相互接続構造を気密封じする
ことである。
この発明の別の目的は、気密であるが、バツテリによる
制約なしに、その中にある回路が全速で動作出来る様に
するＨＤＩパッケージを提供することである。
この発明の別の１−１的は、気密パッケージを形成して
密封する紙庫で素早い低？ＦＡ方注を提供することであ
る。
この発明の別の］目的は、電子部品又は装置に対する気
密外被の絶縁本体に導線を気密封じする低温方法を提供
することである。
発明の要約 上記の１−１的並びに以下明細書全体から明らかになる
その他の目的が、この発明の１実施例では、物体の外面
の非気密部分の上に配置されて、その物体を気密１１じ
する気密金属覆いを設けることによって達成される。密
封すべき物体が気密部分を含む場合、気密金属覆いは、
その外面の非気密部分の上、並びに、気密部分の内、物
体の外面の気密部分と共に気密封じを形成するのに十分
な部分の上にだけ伸びていればよい。この為、気密基部
を含む多層相互接続構造では、気密金属覆いは、その金
属覆いが多層相互接続構造によって支持される様に多層
相互接続構造の上、並びに気密基部の内、それと共に気
密封じを形成するのに十分な部分の上にだけ伸びていて
よい。こうすることにより、電気導線は、多層相互接続
構造の非気密部分の上に配置された気密金属層によって
短絡せずに、気密基部の中を通ることが出来る。
この連続的な金属覆いは、高密度相互接続構造内の導電
層が、多層情造内の誘電体材料の一番外側の層の上に薄
い金属の接着促進層をスパッタリングし、その後好まし
くはこの接着促進層の上に厚手の金属の密封層を電気め
っきすること等によって設けられるのと同様に設けるこ
とが好ましい。
この気密金属覆いを、２つの別々にめっきされるが、連
続的な層として設け、電気めっきされた層内の結晶粒界
が、一番外側の誘電体層から電気めっきされた層の外面
まですっかり伸びない様にすることか好ましい。もしこ
の様な連続的な結晶粒界があると、その結晶粒界が気密
１・１じに対してゆっくりした漏れによる故障を起すメ
カニズムになる心配が起る惧れがある。電気めっきされ
た金属封じ層が腐食又はその他の環境による侵食を受け
る惧れがある場合、電気めっきされた封じ層の上に不活
性化用の金属又は誘電体層を設けて、その層を腐食及び
その他の環境による侵食から保護することが好ましい。
この金属覆いは、多層相互接続構造の一番外側の誘電体
層にあるバイアを介して、多層相互接続構造内の導体に
接続することが出来る。接着促進層はクロム又はチタン
であることが好ましく、金属封じ層はクロム、クロム−
ニッケル又は銅であることが好ましい。不活性化層は、
封じ層が銅である時、クロム、チタン、ニッケル、鉛、
鉛はんだ等であることが好ましい。
この為、この発明は低温気密封じ方法を提供する。
基板に既に（ｊ在している通抜は部により、又は基板の
而のＦに配置された通抜は部を設けることによって、電
気的な気密通抜は部を用意する。基板の面の上に配置さ
れた通抜は部は、それ自体が、気密金属覆いを気密封じ
する電気絶縁性の、熱膨張係数が釣合う封じ層によって
、直接的に又は中間層を介して覆われている。
この発明の別の実施例では、連続的な金属覆いは基板と
の気密封じまでの全てにわたって伸びず、基板の境界に
沿って、一番外側の誘電体層によって基板から隔てられ
ている。この構造は厳密に云えば気密ではないが、十分
に大きい長さを持つ十分薄手の誘電体層では、実質的に
気密になる。更に小さい面積の連続的な金属層が、高密
度又はその他の相互接続又は印刷配線板構造内の回路に
対する電磁遮蔽体として役立つことが出来る。
この発明の要旨は、特許請求の範囲に具体的に且つ明確
に記載しであるが、この発明の構成、作用及びその他の
目的並びに利点は、以下図面について説明する所から、
最もよく理解されよう。
詳しい説明 第１図では、前に引用した米国特許に記載される高密度
相互接続構造１０が一部分を切欠いて断面で示した斜視
図で示されている。高密度相互接続構造１０は硝子又は
セラミックの基板１２を持ち、これはアルミナであるこ
とが好ましい。この基板が空所１３を持ち、その中に１
ｊ２数個の集積回路１５又はその他の電子部品が取付け
られる。部品１５は空所内に熱可塑性接着剤層１４によ
って固定される。この接着剤層は、ゼネラル・エレクト
リック・カンパニイからＵＬＴＥＭの商品名で人手し得
るポリエーテルイミド樹脂であることが好ましい。この
他の熱可塑性接着剤層を用いてもよい。各々の電子部品
１５の上面には接点パッド１６が設けられており、基板
１２も同じである。
カプトンの商品名で知られるポリイミド層２２で構成さ
れる第１の誘電体層２０がＵＬＴＥＭ樹脂の第２の熱可
塑性接着剤層２１により、電子部品１５及び基板Ｉ２の
上面に熱可塑的に結合される。
バイア孔１５が：ｉＡ電体層２０にレーザで穿孔され、
個々の導体３２で構成されるパターンぎめしたメタライ
ズ層３０が、誘電体層２０の」−面の上に配置される。
第２の誘電体層４０は、アリシナ州のハルスφアメリカ
社から５ＰＩ−１２９の商品名で入手し得るシロキサン
・ポリイミドの下側又は内側層４１と外側の：ＡｒＪ１
体層４２とで構成し得る。
この誘電体層は、係属中の米国特許出願番号箱４５４．
５４５号に記載されている様なポリイミドとエポキシの
共重合体混合物であることが好ましい。この誘電体層と
、誘電体層４０の−上に配置された追加のメタライズ層
５０に、バイア孔４５を穿孔することが出来る。エポキ
シ・ポリイミド共重合体混合物の誘電体層６０が、メタ
ライズ層５０の上に配置される。回路の相互接続の必要
に応じて、追加のメタライズ及び誘電体層を設けること
が出来る。
この発明では、第２図に示す様に、基板１１２に気密通
抜は部１１ｇを設け、高密度相互接続構造の一番外側の
誘電体（電気絶縁）層１６０の上面の上に配置された気
密金属層１９０を設けることにより、気密封じされた高
密度相互接続構造１００を形成することが出来る。第２
図に示す様に、この気密金属層１９０は基板１１２の上
面まで下に伸び、そこで基板と共に気密封じを形成する
。
層１９０は厚さ１，０００人乃至３．０００人の接着促
進層１９２を持つことが好ましく、これはクロム又はチ
タンであることが好ましい。この接着促進層は、誘電体
層１６０及び基板１１２の上面の上にスパッタリングす
ることが好ましい。接着促進層がクロム又はチタンであ
る場合、構造が空気に露出した時、その層の酸化を防ぐ
為に、スパッタリング室を開く前に、薄い銅層をその上
にスパッタリングすることが出来る。これより厚手の、
好ましくは電気めっきによる金属封じ層１９４が接着促
進層１９２の上に配置される。金属封じ層はクロム、ク
ロム−ニッケル、ニッケル又は銅等であることが好まし
い。この厚手の金属封じ層を含めるのは、金属の厚さを
厚くすると共に、気密を確実にする為である。この厚さ
にする為に、スパッタリングによる厚手の層を使っても
よいが、スパッタリングによって得られる層は延性を持
つと云うよりも硬く、スパッタリングによって層が出来
る速度が比較的遅い為に、これは好ましいことではない
。接着促進層は基板１１２の−Ｆ面の上に直接的に配置
してもよいし、或いは基板１１２の上面には、多層相互
接続構造の製造を開始する前に、メタライズ層を形成し
てもよい。こうして予め形成されるメタライズ層は、前
に引用した係属中の米国特許出願番号箱　　　号（出願
人控え番号ＲＤ−１９，８７８）に記載される様に、そ
の面に直結になる直結鋼であることが好ましい。
基板１１２の上面の周縁に沿ってこの様な金属層が設け
られるのと同時に、基板１１２の下面に、気密封じされ
た通抜は導体１１８と電気的に接触して、個々の導線１
１９を設けることが出来る。
通抜は導体１１ｇは、セラミック・パッケージ及び硝子
金属管対じの分野で周知の形で形成することが出来る。
金属封じ層１９４は、結晶粒界が接着促進層１９２から
直接的に、電気めっきした金属封じ層の上面まで拡がる
のを防止する為に、別々の２回の電気めっき工ｉ？に分
けて形成することが好ましい。
こう云う結晶粒界を分断するには、単に電気めっき浴か
らその部分を取出し、その後浴に再び挿入するだけで十
分であると思われる。結晶粒界の分断を史に確実にしよ
うとすれば、電気めっきした層の！　＞））の部分、及
びその上にある電気めっきした層の２番１１の部分の上
に接着促進性の別の層をスパッタリングすることが出来
る。−旦電気めっき層全体が形成されたら、密封層１９
４が銅であるか、或いは密封層にピンホール又はそれよ
り大きな孔を作る惧れがあり、その結果所望の気密封じ
の破損を招く様な腐食、溶出し又はその他の環境による
侵食を受けるこの他の環境に侵され易い金属である場合
、その上に環境保護層１９６を形成することが好ましい
。密封層が銅である場合、銅表面をはんだでめっきし、
その後熱ガス中でそのはんだの再流動を行なうことによ
り、結晶粒界の心配並びに環境に対する保護の両方を解
決することが出来る。熱ガス中でのはんだの再流動は電
子パッケージの分野で周知の技術である。再流動により
、はんだが金属封じ層の外面の上に連続的な不活性ガス
を作ると同時に、封じ層自体の中にある全ての結晶粒界
を密封する。
層１９０が１乃至５ミルの範囲の厚さを持つことが好ま
しいが、層をこれより薄手又は厚手にしてもよい。層１
９０と種々の誘電体層１２．８．　１４０．１６０の間
の熱膨張係数の差によって、層１９０が基板の上面の上
に配置される状態から誘電体層のトに配置される状態の
渡り領域の近辺で、層１９０の金属疲労による破砕が起
らない様にする為に、層１９０が延性を持つことか重要
と思われる。
一番外側の誘電体層の上に接着促進層をスパッタリング
する代りとして、この面の上にパラジウム無電気めっき
種子づけ層をこの様なパラジウム層を沈積する非常に多
数の公知の方法の任意の方法によって形成してもよい。
この中には、パラジウム等を沈積する様に、熱又は光に
よって分解されるａ機金属パラジウム化合物を使って、
本体をパラジウム種子浴内に浸漬することが含まれる。
電気めっきされた封じ層がニッケルである場合、電気め
っきはワッツ浴を用いて行なうことが好ましいことがあ
る。
気密封じされた外線を作る為、気密メタライズ層１９０
は、構造の２つの部分の間に気密結合部が確実に得られ
る様にするのに十分な幅にわたって、基板１１２又はそ
の上に設けられたメタライズ層の上面を接触して配置さ
れていなければならない。必要な幅は、使われる特定の
材料とその相ＪＥ接着力に関係する。米国特許出願第　
　　号（出願人控え番号ＲＦ−１９，８７８）に記載さ
れた強化直結用方法を使う時、１００ミル未満の距離で
十分である。
この発明による別の形の気密ＭＤＩ構造２００が第３図
に断面図で示されている。この構造は、集積回路チップ
の下に金属の熱拡散部材２１７がある点と、電気的な気
密通抜は部を設けるやり方の点で、第２図の構造と異な
っている。今度は、通抜は部が、基板２１２の上面の上
に配置された別個の金属導体２７０として設けられてい
る。金ｇ４４体２７０は、基板がアルミナ又はベリリア
である場合、直結銅であることが好ましい。硝子又はそ
の他の誘電体の封じ層２７８がこの通抜は導体の上に配
置され、それは図面のＸ方向で、この誘電体封じ層２７
８と、金属通抜は部２７０及び基板２１２の露出面の両
方との間に気密封じが得られる位にするのに十分な長さ
にする。多層相互接１ｆｔ構造が誘電体封じ層２７８の
縁から引込んでいて、気密金属覆い層２９０が、気密封
じを作るのに十分な距離にわたって、この硝子層の上に
伸びている。基板の空所に電子部品を取付ける前、そし
て多層相互接続構造の製造を開始する前に、基板を調製
する過程の一部分として、誘電体封じ層の上面の上にメ
タライズ層を設けることにより、この気密封じを形成す
ることを容易にすることが出来る。
第４図には、第２図の構造１００の変形３００が示され
ている。構造３００では、個々の集積回路チップ３１５
が基板３１２内に直接的に配置される代りに、集積回路
チップは別個の支持体３８Ｏ上に配置され、前に述べた
高密度相ｚ７−接続構造の様に、又はその他の適切な形
で、この支持体上で完全なシステムに相互接続される。
支持体を基本としたこの構造が電気的に試験されて、仕
様に合格することが判った後、基板３１２内の空所３１
３に結合される。その後、支持体３８０及び基板３１２
の構造の上に高密度多層相互接続構造を設けて、支持体
３８０１：の導体と基板３１２上の導体との間の電気接
続を施し、気密通抜は導線３１８と支持体３８０上の装
置との間の接続をする。
その後、前に述べたのと同様にして、気密金属層を基板
３１２の高密度多層相互接続構造の４二に配置し、構造
全体の上に気密封じを施す。　第２図及び第４図に示す
様に基板の中に、又は第３図に示す様に基板の上面の上
に気密通抜は導線を設ける方法は、最明に基板を製造す
る過程をかなり複雑にする。
Ｔｉ５図には、別の気密導線形式が示されており、１個
の通抜は導線４７０が示されている。導線４７０が基板
４１２の開口を通抜ける。開口の壁と導線４７０の間の
すき間は誘電体又は金属材料４７８で埋められる。この
材料はポリエーテルイミド、ポリイミド、シロキサンポ
リイミド又はその他の任意の適当な材料であってよい。
この代りに、導線は開口にプレスばめであってもよいし
、又はスウエージしてもよい。その場合、少量の柔軟な
重合体を導線の周りに配置して、金属疲労によって気密
封じが破伜しない様にするのに必要な可撓性を持たせる
。この構造では、絶縁基板が種々の導線を互いに分離す
ると共に、この完成した構造に気密封じされる気密金属
層４９０（図面に示してない）からも分離する為に、金
属の封じ層４７４を使うことが出来る。基板４１２及び
導線４７０と気密接触する様に配置された電気めっきし
た金属の「フランジ」４７６により、気密対しが設けら
れる。このフランジは、基板、封じ層４７８及び導線４
７０の−上に接着促進層４７２をスパッタリングし、そ
の後この接着促進層をパターンぎめして、各々の気密導
線４７０の周りに電気的に別々のセグメントを設けるこ
とによって形成することが出来る。この代りに、スパッ
タリングはマスクを使ってパターンぎめした形で行なう
ことが出来る。その後、全ての導線４７０を適当な形に
一緒に接続することにより、接着促進層の個々のセグメ
ント４７２の上に密封フランジの厚手の部分４７４を電
気めっきする。これは、セラミック又はその他の絶縁基
板に気密封じされた導線を作る低温方法になる。
ＨＤＩ多層構造だけによって得られるよりも一層よい封
じを必要とするが、真の気密を必要としない様な場合は
多数ある。この発明の擬似気密パッケージ５００が第６
図に断面図で示されている。
この構造は第３図の構造とよく似ているが、表面の通抜
ける線の−Ｌの硝子層が省略され、高密度多層相互接続
構造の一番外側の誘電体層５６０により、連続的な金属
覆い層５９０に対するこれらの導線の電気絶縁が施され
ている点が異なる。この層はどちらかと云えば薄手であ
ることが好ましく、表面の通抜は導線に沿ってかなりの
距離にわたって伸びる。次に連続的な金属覆い層５９０
がこの薄トの誘電体層の延長部の長さの大部分に沿って
伸びる。覆い層が、すっかり基板及び通抜は導体まで伸
びない様に制限することにより、種々の通抜は導体の電
気絶縁が保たれる。同時に、外側の３ｉｉ重体層５６０
の厚さ（大体０．３乃至５ミル又は７．５乃至１２５ミ
クロンの厚さ）が、多層構造のバルクを越えるその幅と
組合さって、汚染物があった場合、それが影響を受は易
い電子部品５１５の１つに達する為に辿らなければなら
ない通路を細くて長いものにするのに役立つ。この通路
は、汚染物の拡散は、擬似気密外被の外側に汚染物が高
い濃度で存在している様な場合でも、かなりの時間を要
する位に長くする。この構造は、第２図乃至第４図の構
造よりも、大幅に複雑さの程度が下がり、製造費も安く
なる。その為、真の気密性が必要とない場合には、これ
が好ましいと考えられる。
連続的な金属覆い層５９０は、気密性を持たせる点での
環境又は薬品に対する利点の他に、電気的な利点を持つ
。特に電子部品５１５と、これらの部品を相ｌＬ接続す
る多層相互接続構造の導体の両ノｊに対し、電気遮蔽作
用をする。場合によっては、電気遮蔽のノｊが環境に対
する遮蔽よりも一層重要であり、その結果、連続的な金
属層は図面に示す程伸びる必要がない。特に、電気遮蔽
は、連続的な金属層が、遮蔽すべき各々の電子部品まで
伸びると共にそれを横切って伸びる様にすることによっ
て施される。その為、連続的な金属層は、電気遮蔽しか
必要としない場合には、図面に示したよりもすっと小さ
くすることが出来る。遮蔽しか必要としない場合は、金
属層はＦ？Ｓ子状の形にして、格子の窓の・１法は、必
要とする遮蔽の程度並びに遮蔽を必要とする周波数によ
って決定することが出来る。
これまで説明した気密パッケージの別の変形として、気
密金属覆い層は、多層１３　Ｉｉ接続構造の導体から電
気絶縁する代りに、多層相互接続構造内の選ばれた導体
に意図的に接続してもよい。これは、覆い層１９０と多
層相互接続構造内の導体との間に電気接触を希望する場
所で、多層相互接続構造の一番外側の誘電体層にバイア
孔を穿孔することによって行なうことが出来る。−旦そ
ういうことをしたら、覆い層を沈積し、スパッタリング
した接着促進層が同形である為に、バイア孔に入込む。
チタン層が存在することが好ましいが、当業者であれば
、その代りに他の接着促進層を用いてもよいし、或いは
接着促進層を完全に省略してもよいことが理解されよう
。気密金属覆い層と多層用！Ｌ接続構造内の導体とを相
互接続することにより、覆い層は、この覆い層と多層相
互接続構造内の層との間の接続に従って、導電度の高い
接地平面として作用する。一番外側の誘電体層のバイア
孔が、覆いに４１９０がこれらのバイア孔を埋めない程
大きい場合、バイア孔の近辺にある導電層１６０の外面
と、バイア孔とに比較的薄い導電層を沈積し、その後バ
イア孔の残りを誘電体材料で埋めて、その上に気密金属
層１９０を沈積する略平面状の外面を設けることが望ま
しいと思われる。
そうした場合、気密金属層が、その導電材料が一番外側
の誘電体層の上に配置されるバイア孔の周りの区域で、
バイア孔の中に配置された導電材料と接触する。
気密金属覆い層は電気めっきしたクロム、ニッケル又は
銅として説明したが、希望に応じてこの他の金属並びに
その他の適用方法を使うことが出来ることを承知された
い。多層相互接続構造の上にｒめ形成した金属箔を形成
して位置ぎめすることが可能であるが、その「覆い」の
内側にガスが捕捉されないと云うことを保証することの
難しさの為、この手順は好ましくない。この様な「ｓｌ
い」は、その上に沈積されたメタライズ部に対するはん
だ付けによって、基板に固定することが出来る。
この代りに、覆い又は基板の封じ区域に鉛をめっきし、
はんだの再流動を使って、封じを形成することが出来る
。これは「覆い」と基板との間に気密封じが形成される
ことを確実にする筈である。
幾つかの形式の電気的な通抜は部を説明したが、この他
の通抜は方法を用いてもよいことを承知されたい。そう
いうものとしては、米国特許出願節３６７．５２５号（
１９８９年６ＪＪ１６［１出願）、同第３７５．６３６
号（１９８９年７月３日出願）及び同第３７５．６４１
号（１９８９年７月３日出願）に記載された銅ボール方
式の変形がある。
これまで説明したこの発明による各々のパッケージの形
式は、その中に気密の覆いが崩れ込む様な空気の空間が
ないから、極めて頑丈で耐久力のある密実な構造を有す
る。然し、この発明の使い方はその場合に限らない。
第７図には、ワイヤ・ボンディングを用いたチップに適
用し得る実施例の構造６１０が断面図で示されている。
構造６１０では、基板６１２が複数個の気密の通抜は導
線を持っており、これらは予め固定されていてもよいし
、或いは第５図の方式に従って通り抜ける様に密封され
ていてもよい。
裸かの半導体チップが基板６１２の上面に結合され、ｙ
１数個のワイヤ・ボンド６３２によって気密導線６１８
に接続される。ワイヤ・ボンド６３２は基板より上方に
立上っており、平らに潰れた場合は短絡するかもしれな
い。誘電体又は金属のドームがチップ６１５、ワイヤ・
ボンド６３２及び基板６１２の上に位置ぎめされ、適当
な接着剤によって基板に結合される。その後、前に述べ
た様にして、その−ヒに金属密封層６９０を形成する。
図示の場合、層６９０は接着促進層６９２、密封層６９
４及び保護層６９６で構成される。
第８図には、別の実施例の構造７１０が示されている。
物体７１０は気密基板７１２と、参照数字７８７で示し
た、その上にあるが、気密でない構造とを持っている。
この非気密構造は図示の様に密実であってもよいし中空
であってもよい。何れの場合でも、金属板７８９を構造
７８７の上に配置し、接着剤又はその他の手段によって
それに固定することが出来る。これは、物体７１０の表
面の非気密部分の・１法を、構造７８７の側壁の寸法に
縮小する。この側壁区域の上に前に述べた様にして気密
金属層７９０が形成される。この気密層は、第８図に示
す構造が得られる様にマスクすることにより、側壁区域
の近辺に制限することが出来るし、或いは電気めっきの
間、その板をマスクしないことにより、金属板７８９の
上もめっきする様にすることが出来る。
こう云う？ｆｌ）ａにいろいろな変更を加えることが出
来る。更に、この方式は、連続的な表面を持っていて、
密封する必要があるとの表面の部分に導電層を配置する
ことによってきずつくことがないどんなものでも気密封
じするのに役立つ。従って、この発明の気密封じ方法は
密実な物体、中空の物体、並びにめっきされた密封層が
表面にある全てのすき間を架橋してそれを密封する位に
気孔が十分小さい多孔質の物体に適応することが出来る
。
この発明はＨＤ［構造、セラミックの印刷配線板、又は
その他の電子構造でも、電気導線が通抜けて、気密金属
層によって短絡することなく気密封じ出来る様な気密覆
い層とは別個の気密の誘電体部分を本来持つか、或いは
持つ様に容易に変更することの出来るものに特に役立つ
。
この発明をある好ましい実施例について詳しく説明した
が、当業者であれば、種々の変更を加えることが出来よ
う。従って、特許請求の範囲は、この発明の範囲内に含
まれるこの様な変更を包括するものであることを承知さ
れたい。
【図面の簡単な説明】
第１図は関連する米国特許に記載された高密度相！ｊ接
続構造の一部分を断面で示した斜視図、第２図は高密度
相互接続基板に気密の通抜は部を設けたこの発明の気密
の高密度相互接続構造の図、 第３図は高密度相互接続基板の−Ｆ面に沿って気密の通
抜は導線を設けたこの発明の気密の高密度１１互接続構
造の内、 第４図は完全に試験の済んだ高密＆Ｆ１１互接続横接続
構造の他の構造を高密度相互接続構造の空所内に配置し
、その後高密度で相方：接続して気密封じしたこの発明
の高密度相互接続気密パッケージの変形を示す図、 第５図はこの発明の別の気密通抜は部の形式を示す図、 第６図はこの発明の別の擬似気密構造を示す図、第７図
はこの発明の気密封じされた中空の物体を示す図、 第８図は別の変形の図である。 主な符号の説明 １１２：基板 １９０：気密金属層 １９２：接着促進層 特γ［出願人

Claims (1)

  1. 【特許請求の範囲】 １、略連続的な外面と、 該外面の気密でない部分を覆う電気めっきした気密金属
    層とを有し、 前記気密層が前記外面の何れかの気密部分の上に開口を
    持つ場合、前記気密層が前記外面のその気密部分と共に
    気密封じを形成する気密封じの物体。 ２、前記気密層が前記外面の上に配置された薄い接着促
    進層と、 該接着促進層の上に配置された一層厚手の電気めっき金
    属封じ層とで構成されている請求項１記載の気密封じの
    物体。 ３、前記接着促進層が、チタン、クロム、及び無電気め
    っき触媒からなる群から選ばれる請求項２記載の気密封
    じの物体。 ４、前記金属封じ層が銅、クロム、ニッケル、クロム−
    ニッケル、鉛及び鉛はんだからなる群から選ばれる請求
    項３記載の気密封じの物体。 ５、前記気密層が、前記金属封じ層の上に設けられた、
    環境に対して安定な不活性化層で構成される請求項２記
    載の気密封じの物体。 ６、前記不活性化層がクロム、ニッケル、チタン、鉛、
    はんだ及び有機重合体からなる群から選ばれる請求項５
    記載の気密封じの物体。 ７、気密封じを形成する方法に於て、 密封しようとする連続的な面を用意し、 該面の少なくとも気密でない部分並びに前記面の内、気
    密封じを作るのに十分な気密部分の上に延性層を電気め
    っきする工程を含む方法。 ８、前記電気めっき層が少なくとも１ミルの厚さを持つ
    請求項７記載の方法。 ９、前記電気めっき層が、電気めっきを容易にするのに
    十分に連続的な導電層となる接着促進層の上に形成され
    ている請求項７記載の方法。 １０、その上に複数個の電子部品を配置した基板と、 該基板及び前記電子部品の上に配置された、誘電体材料
    及び導電材料のインターリーブ形の層で構成される多層
    相互接続構造と、 該多層相互接続構造の上に配置された連続的な金属層と
    を有する電子装置。 １１、前記連続的な金属層が各々の電子部品と整合する
    様に伸びている請求項１０記載の電子装置。 １２、前記連続的な金属層が各々の電子部品を横切って
    伸びている請求項１１記載の電子装置。 １３、前記連続的な金属層が前記多層相互接続構造の外
    面の略全体にわたって伸びている請求項１２記載の電子
    装置。 １４、前記多層相互接続構造が基板の縁から引込んでお
    り、 前記連続的な金属層がその全ての側で多層相互接続構造
    を越えて伸びている請求項１３記載の電子装置。 １５、前記基板が液体及びガスを透過せず、前記連続的
    な金属層が前記基板に気密封じされることにより、電子
    部品及び多層相互接続構造が、前記基板及び連続的な金
    属層によって形成された気密外被の中に気密封じされる
    請求項１４記載の電子装置。 １６、前記連続的な金属層が、前記多層相互接続構造の
    全ての側で前記基板と接触する様に配置されている請求
    項１５記載の電子装置。 １７、前記基板が、気密封じされた外被の内部と該外被
    の外側の領域と間で電気信号を通す為の気密封じされた
    電気的な通抜け部を含む請求項１６記載の電子装置。 １８、電子装置が、何れも気密外被の中からその外側ま
    で伸びる複数個の通抜け電気導線を含み、少なくとも１
    つの通抜け導線が基板の上面の上に配置され、 電気絶縁封じ材料が前記少なくとも１つの通抜け導線に
    重なってそれを気密封じし、 前記連続的な金属層が前記電気絶縁封じ材料の上に配置
    されてそれを気密封じしている請求項１５記載の電子装
    置。 １９、前記基板がその表面に配置された密封導体を有し
    、該密封導体が前記多層相互接続構造を包み込み、 前記多層相互接続構造は少なくとも前記密封導体の一部
    分から引込んでおり、 前記連続的な金属層が前記密封導体と接触する様に配置
    されている請求項１５記載の電子装置。 ２０、前記連続的な金属層が、クロム、銅、ニッケル及
    びチタンからなる群から選ばれた１種類又は更に多くの
    金属を含む請求項１０記載の電子装置。 ２１、前記連続的な金属層が前記多層相互接続構造の金
    属層の一部分と電気的に接触する様に配置されている請
    求項１０記載の電子装置。 ２２、前記多層相互接続構造が一番外側の誘電体層を含
    み、 該一番外側の誘電体層は、前記多層相互接続構造の導電
    層の一部分と整合する通抜けの少なくとも１つのバイア
    を有し、 前記連続的な金属層は該バイアに入込んで、前記導電層
    の内、該バイアと整合して配置された部分と電気的に接
    触する請求項２１記載の電子装置。 ２３、前記多層相互接続構造が基板の縁から引込んでお
    り、 前記連続的な金属層がその全ての側で前記多層相互接続
    構造を越えて伸びている請求項２２記載の電子装置。 ２４、前記基板が液体及びガスを透過させず、前記連続
    的な金属層が前記基板に気密封じされることにより、電
    子部品及び多層相互接続構造が、前記基板及び連続的な
    金属層によって形成された気密外被の中に気密封じされ
    る請求項２３記載の電子装置。 ２５、前記連続的な金属層が多層相互接続構造の全ての
    側で前記基板と接触する様に配置されている請求項２４
    記載の電子装置。 ２６、前記基板が、気密封じされた外線の中部と該外被
    の外側の領域の間で電気信号を通す為の気密封じされた
    電気的な通抜け部を含む請求項２５記載の電子装置。 ２７、電子装置が、何れも気密外被の中からその外側へ
    伸びる複数個の通抜け電気導線を含み、少なくとも１つ
    の通抜け導線が基板の上面の上に配置され、 電気絶縁封じ材料が前記少なくとも１つの通抜け導線に
    重なって、それを気密封じし、 前記連続的な金属層が前記電気絶縁封じ材料の上に配置
    されて、それを気密封じしている請求項２４記載の電子
    装置。 ２８、前記多層相互接続構造が一番外側の誘電体層を含
    み、 該一番外側の誘電体層は、前記多層相互接続構造の導電
    層の一部分と整合して通り抜ける少なくとも１つのバイ
    アを持ち、 導電材料が前記バイアの近辺で前記一番外側の誘電体層
    の上に配置されて、該バイアに入込むと共に、前記導電
    層の内、該バイアと整合して配置された部分と電気的に
    接触し、 誘電体材料が前記導電材料の上で前記バイア内に配置さ
    れることにより、該誘電体材料、前記導電材料の内、前
    記バイアの外側で一番外側の誘電体層の上に配置された
    部分、及び前記導電材料の近辺にある一番外側の誘電体
    層が併せて略平面状の面を形成し、該平面状の面の上に
    前記連続的な金属層が配置され、該連続的な金属層は前
    記バイアの近辺で前記導電材料と電気的に接触する様に
    配置されている請求項２１記載の電子装置。 ２９、前記多層相互接続構造が基板の縁から引込んでお
    り、 前記連続的な金属層がその全ての側で前記多層相互接続
    構造を越えて伸びている請求項２８記載の電子装置。 ３０、前記基板が液体及びガスを透過させず、前記連続
    的な金属層が前記基板に気密封じされることにより、電
    子部品及び多層相互接続構造が、基板及び連続的な金属
    層によって形成された気密外被の中に気密封じされる請
    求項２９記載の電子装置。 ３１、前記連続的な金属層が多層相互接続構造の全ての
    側で、前記基板と接触する様に配置されている請求項３
    ０記載の電子装置。 ３２、前記基板が、気密封じされた外被の内部と該外被
    の外側の領域の間で電気信号を通す為の気密封じされた
    電気的な通抜け部を含む請求項３１記載の電子装置。 ３３、電子装置が、何れも気密外被の中からその外側へ
    伸びる複数個の通抜け電気導線を含み、少なくとも１つ
    の通抜け導線が基板の上面の上に配置され、 電気絶縁封じ材料が前記少なくとも１つの通抜け導線に
    重なって、それを気密封じし、 前記連続的な金属層が前記電気絶縁封じ材料の上に配置
    されて、それを気密封じしている請求項３０記載の電子
    装置。 ３４、複数個の電子部品をその上に配置した基板と、 誘電体材料及び導電材料のインターリーブ形の層で構成
    されていて、前記基板及び電子部品の上に配置された多
    層相互接続構造と、 該多層相互接続構造の一番外側の面の上に配置された連
    続的な金属の覆いとを有する電子装置。 ３５、前記連続的な金属の覆いが各々の電子部品と整合
    してそれを横切る様に伸びている請求項３４記載の電子
    装置。 ３６、前記連続的な金属の覆いが多層相互接続構造の外
    面の略全体を横切って伸びる請求項３５記載の電子装置
    。 ３７、前記多層相互接続構造が基板の縁から引込んでお
    り、 前記連続的な金属の覆いが、その全ての側で多層相互接
    続構造を越えて伸びている請求項３６記載の電子装置。 ３８、前記基板が液体及びガスを透過させず、前記連続
    的な金属の覆いが基板に気密封じされることにより、電
    子部品及び多層相互接続構造が、基板及び連続的な金属
    の覆いによって形成された気密外被の中に気密封じされ
    る請求項３７記載の電子装置。 ３９、前記連続的な金属の覆いが、多層相互接続構造の
    全ての側で、前記基板と接触する様に配置されている請
    求項３８記載の電子装置。 ４０、前記基板が、気密封じされた外被の内部と該外被
    の外側の領域の間で電気信号を通す為の気密封じされた
    電気的な通抜け部を含む請求項３９記載の電子装置。 ４１、電子装置が、何れも気密外被の中からその外側へ
    伸びる複数個の通抜け出口導線を含み、少なくとも１つ
    の通抜け導線が基板の上面の上に配置され、 電気絶縁封じ材料が前記少なくとも１つの通抜け導線に
    重なってそれを気密封じし、 前記連続的な金属層が前記電気絶縁封じ材料の上に配置
    されて、それに気密封じされている請求項３８記載の電
    子装置。 ４２、複数個の電子部品をその上に配置した基板、該基
    板及び電子部品の上に積層されていて、その中に複数個
    のバイアを有する誘電体材料の層、該誘電体層の上に配
    置されていて、前記バイアの中に入込んで、電子部品の
    上に配置された接触パッドと電気的に接触する導電材料
    のパターンぎめ層、及び該導電材料のパターンぎめ層の
    上に配置された誘電体材料の第２の層を有する形式の高
    密度相互接続電子構造を持つ電子装置に於て、該高密度
    相互接続構造の上に連続的な金属層を配置した電子装置
    。 ４３、前記連続的な金属層が各々の電子部品と整合して
    、それを横切る様に伸びている請求項４２記載の電子装
    置。 ４４、前記連続的な金属層が多層相互接続構造の外面の
    略全体を横切って伸びる請求項４３記載の電子装置。 ４５、前記多層相互接続構造が基板の縁から引込んでお
    り、 前記連続的な金属層がその全ての側で前記多層相互接続
    構造を越えて伸びている請求項４３記載の電子装置。 ４６、基板が液体及びガスを透過させず、 前記連続的な金属層が基板に気密封じされることにより
    、電子部品及び多層相互接続構造が、基板及び連続的な
    金属層によって形成された気密外被の中に気密封じされ
    る請求項４５記載の電子装置。 ４７、前記連続的な金属層が、多層相互接続構造の全て
    の側で基板と接触する様に配置されている請求項４６記
    載の電子装置。 ４８、基板が、気密封じされた外被の内部と該外被の外
    側の領域の間で電気信号を通す為の気密封じされた電気
    的な通抜け部を含む請求項４７記載の電子装置。 ４９、電子装置が、いずれも気密外被の中からその外側
    へ伸びる複数個の通抜け電気導線を有し、少なくとも１
    つの通抜け導線が基板の上面の上に配置され、 電気絶縁封じ材料が前記少なくとも１つの通抜け導線に
    重なって、それを気密封じし、 前記連続的な金属層が前記電気絶縁封じ材料の上に配置
    されて、それに気密封じされている請求項４６記載の電
    子装置。 ５０、開口を有する電気絶縁基板と、 前記開口を通抜ける導電導線と、 該導線から基板まで伸びて、該導線及び基板の間に気密
    封じを作る電気めっき金属封じ層とを有する集成体。 ５１、前記開口の中で導線と基板の間にすき間があれば
    、そのすき間が絶縁材料で埋められている請求項５０記
    載の集成体。 ５２、絶縁材料が重合体である請求項５１記載の集成体
    。
JP2314472A 1989-12-21 1990-11-21 気密封じの物体 Pending JPH03211757A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US45454689A 1989-12-21 1989-12-21
US454,546 1989-12-21

Publications (1)

Publication Number Publication Date
JPH03211757A true JPH03211757A (ja) 1991-09-17

Family

ID=23805051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2314472A Pending JPH03211757A (ja) 1989-12-21 1990-11-21 気密封じの物体

Country Status (3)

Country Link
US (1) US5359496A (ja)
EP (1) EP0435530A3 (ja)
JP (1) JPH03211757A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000500928A (ja) * 1996-09-20 2000-01-25 モトローラ・インコーポレイテッド 液密封止を有する電子制御モジュール

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4115043A1 (de) * 1991-05-08 1997-07-17 Gen Electric Dichtgepackte Verbindungsstruktur, die eine Kammer enthält
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
DE4222474A1 (de) * 1992-07-09 1994-01-13 Bosch Gmbh Robert Montageeinheit für Mehrlagenhybrid mit Leistungsbauelementen
US5336928A (en) * 1992-09-18 1994-08-09 General Electric Company Hermetically sealed packaged electronic system
EP0607656A1 (en) * 1992-10-26 1994-07-27 Texas Instruments Incorporated Device having thin film overlay for interconnecting bond pads of a semiconductor device to a lead frame or flex circuit and method of making same
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5492586A (en) * 1993-10-29 1996-02-20 Martin Marietta Corporation Method for fabricating encased molded multi-chip module substrate
US5535097A (en) * 1993-11-23 1996-07-09 Medtronic, Inc. Implantable medical device including a first enclosure portion having a feedthrough in a second interior surface
TW272311B (ja) * 1994-01-12 1996-03-11 At & T Corp
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
US5525759A (en) * 1994-04-19 1996-06-11 Salzman; Phil M. Pin-shaped feedthrough
US5449427A (en) * 1994-05-23 1995-09-12 General Electric Company Processing low dielectric constant materials for high speed electronics
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
DE69500696T2 (de) * 1995-03-22 1998-02-12 Hitachi Ltd Kompaktleiterplatte
WO1997001437A1 (en) * 1995-06-28 1997-01-16 Fraivillig Materials Company Circuit board laminates and method of making
DE19642488A1 (de) * 1996-10-15 1998-04-16 Bernd Klose Verfahren zur Kontaktierung von Mikrochips und zur Herstellung von Mehrlagen-Dünnschichtleiterplatten, insbesondere für superflache Multichip-Modul- und Chipcard-Anwendungen
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
FR2772516B1 (fr) * 1997-12-12 2003-07-04 Ela Medical Sa Circuit electronique, notamment pour un dispositif medical implantable actif tel qu'un stimulateur ou defibrillateur cardiaque, et son procede de realisation
US5987732A (en) * 1998-08-20 1999-11-23 Trw Inc. Method of making compact integrated microwave assembly system
JP3214470B2 (ja) * 1998-11-16 2001-10-02 日本電気株式会社 マルチチップモジュール及びその製造方法
US6429386B2 (en) * 1998-12-30 2002-08-06 Ncr Corporation Imbedded die-scale interconnect for ultra-high speed digital communications
US6239482B1 (en) 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
DE10002852A1 (de) * 2000-01-24 2001-08-02 Infineon Technologies Ag Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
US6956182B2 (en) * 2000-05-26 2005-10-18 Sts Atl Corporation Method of forming an opening or cavity in a substrate for receiving an electronic component
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6432752B1 (en) * 2000-08-17 2002-08-13 Micron Technology, Inc. Stereolithographic methods for fabricating hermetic semiconductor device packages and semiconductor devices including stereolithographically fabricated hermetic packages
US6284982B1 (en) * 2000-08-18 2001-09-04 Ga-Tek Inc. Method and component for forming an embedded resistor in a multi-layer printed circuit
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US7288739B2 (en) * 2001-02-26 2007-10-30 Sts Atl Corporation Method of forming an opening or cavity in a substrate for receiving an electronic component
US20020185712A1 (en) * 2001-06-08 2002-12-12 Brian Stark Circuit encapsulation technique utilizing electroplating
US6706624B1 (en) * 2001-10-31 2004-03-16 Lockheed Martin Corporation Method for making multichip module substrates by encapsulating electrical conductors
US6720561B2 (en) * 2001-12-06 2004-04-13 General Electric Company Direct CsI scintillator coating for improved digital X-ray detector assembly longevity
US7053381B2 (en) 2001-12-06 2006-05-30 General Electric Company Dual para-xylylene layers for an X-ray detector
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
AU2003265440A1 (en) * 2002-08-14 2004-03-03 Honeywell International, Inc. Method and apparatus for reducing electromagnetic emissions from electronic circuits
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
AU2003901146A0 (en) * 2003-03-12 2003-03-27 Cochlear Limited Feedthrough assembly
TWI376756B (en) * 2003-07-30 2012-11-11 Taiwan Semiconductor Mfg Ground arch for wirebond ball grid arrays
JP4311243B2 (ja) * 2004-03-15 2009-08-12 株式会社デンソー 電子機器
WO2005101501A1 (de) * 2004-04-19 2005-10-27 Siemens Aktiengesellschaft Mit einer metallschicht gebildetes gehäuse
US20060099733A1 (en) * 2004-11-09 2006-05-11 Geefay Frank S Semiconductor package and fabrication method
DE102004057494A1 (de) * 2004-11-29 2006-06-08 Siemens Ag Metallisierte Folie zur flächigen Kontaktierung
TWI273466B (en) * 2005-08-03 2007-02-11 Tyan Computer Corp Main board using selective displacement for input/output connection interface
FR2894385B1 (fr) * 2005-12-02 2008-02-29 Thales Sa Procede de reparation de module microelectronique
US8004860B2 (en) * 2006-08-29 2011-08-23 Texas Instruments Incorporated Radiofrequency and electromagnetic interference shielding
DE102006053982B4 (de) * 2006-11-10 2009-10-29 Infineon Technologies Ag Dreidimensionale Trägerstruktur für elektrische oder optoelektronische Bauteile mit einer elektromagnetischen Schirmungsstruktur, elektronische oder optoelektronische Baugruppe mit einer dreidimensionalen Trägerstruktur, Verfahren zur Herstellung einer dreidimensionalen Trägerstruktur für elektrische oder optoelektronische Bauteile mit einer elektromagnetischen Schirmungsstruktur
WO2009020467A1 (en) 2007-08-07 2009-02-12 Skyworks Solutions, Inc. Near chip scale package integration process
US8799845B2 (en) * 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US20150001713A1 (en) * 2013-06-29 2015-01-01 Edmund Goetz Multiple level redistribution layer for multiple chip integration
US9040316B1 (en) 2014-06-12 2015-05-26 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging with dynamic via clipping
US9536805B2 (en) * 2014-07-03 2017-01-03 Qualcomm Incorporated Power management integrated circuit (PMIC) integration into a processor package
US9245870B1 (en) * 2014-10-17 2016-01-26 Qualcomm Incorporated Systems and methods for providing data channels at a die-to-die interface
US10092396B2 (en) * 2015-12-14 2018-10-09 Novartis Ag Flexible, hermetic electrical interconnect for electronic and optoelectronic devices for in vivo use
KR20170123747A (ko) * 2016-04-29 2017-11-09 삼성전자주식회사 차폐 부재 및 그를 포함하는 전자 장치
US10157803B2 (en) 2016-09-19 2018-12-18 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
US10573601B2 (en) 2016-09-19 2020-02-25 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
US10056310B2 (en) 2016-09-26 2018-08-21 International Business Machines Corporation Electrolytic seal
US10424921B2 (en) 2017-02-16 2019-09-24 Qualcomm Incorporated Die-to-die interface configuration and methods of use thereof
DE102018130578A1 (de) * 2018-11-30 2020-06-04 Osram Opto Semiconductors Gmbh Laservorrichtung und verfahren zur herstellung einer laservorrichtung
WO2020079118A1 (de) 2018-10-17 2020-04-23 Osram Opto Semiconductors Gmbh Laservorrichtung und verfahren zur herstellung einer laser-vorrichtung
US11324944B1 (en) * 2019-07-23 2022-05-10 Verily Life Sciences Llc Flexible cable assembly for medical implantation
US11887862B2 (en) 2021-09-14 2024-01-30 Deca Technologies Usa, Inc. Method for redistribution layer (RDL) repair by mitigating at least one defect with a custom RDL
US11810895B2 (en) * 2021-10-14 2023-11-07 Honeywell Federal Manufacturing & Technologies, Llc Electrical interconnect structure using metal bridges to interconnect die
US12362322B2 (en) 2023-06-22 2025-07-15 Deca Technologies Usa, Inc. Method of making a fan-out semiconductor assembly with an intermediate carrier

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3506880A (en) * 1963-06-28 1970-04-14 Ibm Semiconductor device
GB1251456A (ja) * 1969-06-12 1971-10-27
US3660726A (en) * 1970-10-12 1972-05-02 Elfab Corp Multi-layer printed circuit board and method of manufacture
US4364078A (en) * 1978-08-15 1982-12-14 Synertek Edge barrier of polysilicon and metal for integrated circuit chips
US4827377A (en) * 1982-08-30 1989-05-02 Olin Corporation Multi-layer circuitry
US4633573A (en) * 1982-10-12 1987-01-06 Aegis, Inc. Microcircuit package and sealing method
US4567545A (en) * 1983-05-18 1986-01-28 Mettler Rollin W Jun Integrated circuit module and method of making same
JPS617657A (ja) * 1984-06-22 1986-01-14 Toshiba Corp マルチチツプパツケ−ジ
JPS617656A (ja) * 1984-06-22 1986-01-14 Toshiba Corp マルチチップパッケ−ジ
US4866501A (en) * 1985-12-16 1989-09-12 American Telephone And Telegraph Company At&T Bell Laboratories Wafer scale integration
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US4814943A (en) * 1986-06-04 1989-03-21 Oki Electric Industry Co., Ltd. Printed circuit devices using thermoplastic resin cover plate
EP0257119B1 (en) * 1986-08-22 1991-02-20 Ibm Deutschland Gmbh Integrated wiring system for vlsi
DE3788134T2 (de) * 1986-09-19 1994-03-10 Komatsu Mfg Co Ltd Dünnfilmanordnung.
JPS6379365A (ja) * 1986-09-24 1988-04-09 Hitachi Vlsi Eng Corp 半導体装置
US4788382A (en) * 1987-05-18 1988-11-29 Isotronics, Inc. Duplex glass preforms for hermetic glass-to-metal compression sealing
US4952286A (en) * 1987-07-10 1990-08-28 Shipley Company Inc. Electroplating process
US4880684A (en) * 1988-03-11 1989-11-14 International Business Machines Corporation Sealing and stress relief layers and use thereof
JPH01302842A (ja) * 1988-05-31 1989-12-06 Nec Corp 多層配線構造の半導体装置
US5023205A (en) * 1989-04-27 1991-06-11 Polycon Method of fabricating hybrid circuit structures
US5068708A (en) * 1989-10-02 1991-11-26 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
US5200810A (en) * 1990-04-05 1993-04-06 General Electric Company High density interconnect structure with top mounted components
US5144747A (en) * 1991-03-27 1992-09-08 Integrated System Assemblies Corporation Apparatus and method for positioning an integrated circuit chip within a multichip module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000500928A (ja) * 1996-09-20 2000-01-25 モトローラ・インコーポレイテッド 液密封止を有する電子制御モジュール

Also Published As

Publication number Publication date
EP0435530A3 (en) 1991-09-11
US5359496A (en) 1994-10-25
EP0435530A2 (en) 1991-07-03

Similar Documents

Publication Publication Date Title
JPH03211757A (ja) 気密封じの物体
US5336928A (en) Hermetically sealed packaged electronic system
US6256875B1 (en) Method for manufacturing semiconductor device
US5315486A (en) Hermetically packaged HDI electronic system
US5232548A (en) Discrete fabrication of multi-layer thin film, wiring structures
CN101515554B (zh) 半导体器件的制造方法、半导体器件以及配线基板
US5227583A (en) Ceramic package and method for making same
US8143530B1 (en) Liquid crystal polymer layer for encapsulation and improved hermiticity of circuitized substrates
JP4830120B2 (ja) 電子パッケージ及びその製造方法
US6449168B1 (en) Circuit board and a method for manufacturing the same
JPH03502986A (ja) マイクロ波およびミリメータ波砒化ガリウム集積回路用の低温度共焼成セラミックパッケージ
US20020050407A1 (en) Ground via structures in semiconductor packages
WO1997036325A1 (en) Packaging and interconnect system for integrated circuits
CA2289079A1 (en) Improved solder ball joint
US6124553A (en) Multilayer wiring board having vent holes and method of making
WO2000022899A1 (en) Deposited thin build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates
JP6840310B2 (ja) 密封電子モジュールのウェーハスケール製造のための工程
CA2017340C (en) Hybrid module electronics package
JPH1056101A (ja) スルーホールおよびバイアの相互接続をもたないボール・グリッド・アレイ・パッケージ
USRE34291E (en) Hybrid module electronics package
US20110061917A1 (en) Laminated substrate for an integrated circuit bga package and printed circuit boards
JPH1092968A (ja) 半導体ベアチップ実装基板
JPH09266266A (ja) 半導体装置およびその製造方法並びに半導体装置のキャップ
KR100244090B1 (ko) 패키지형 집적회로장치와 그 제조방법
JP3894935B2 (ja) 半導体装置およびその製造方法