JPH03212017A - 定電流駆動回路 - Google Patents
定電流駆動回路Info
- Publication number
- JPH03212017A JPH03212017A JP2009065A JP906590A JPH03212017A JP H03212017 A JPH03212017 A JP H03212017A JP 2009065 A JP2009065 A JP 2009065A JP 906590 A JP906590 A JP 906590A JP H03212017 A JPH03212017 A JP H03212017A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- constant current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば、パワートランジスタ等の電流駆動型
素子を定電流駆動する定電流駆動回路に関するものであ
る。
素子を定電流駆動する定電流駆動回路に関するものであ
る。
例えば、従来より、パワートランジスタ等の電流駆動型
素子を定電流駆動する定電流駆動回路は、第３図に示す
ように、出力段に、出力トランジスタ１１・１２および
電流制御トランジスタ１３が設けられている。
素子を定電流駆動する定電流駆動回路は、第３図に示す
ように、出力段に、出力トランジスタ１１・１２および
電流制御トランジスタ１３が設けられている。
出力トランジスタ１１は、コレクタが電源電圧ＶＣＣに
接続され、エミッタが出力端子０１．に接続されている
。この出力トランジスタ１１は、後述するパワートラン
ジスタ１４に駆動電流■８４．を供給するトランジスタ
である。また、出力トランジスタ１１のベースと電源電
圧ＶＣＣとの間に定電流回路１５が接続されている。
接続され、エミッタが出力端子０１．に接続されている
。この出力トランジスタ１１は、後述するパワートラン
ジスタ１４に駆動電流■８４．を供給するトランジスタ
である。また、出力トランジスタ１１のベースと電源電
圧ＶＣＣとの間に定電流回路１５が接続されている。
電流制御トランジスタ１３は、コレクタが出力トランジ
スタ１１のベースに接続され、ベースが出力トランジス
タ１１のエミッタに接続されるとともに、エミッタが出
力端子０．２に接続されている。この電流制御トランジ
スタ１３は、出力トランジスタ１１を定電流動作させる
ように、そのベース電流を制御するトランジスタである
。
スタ１１のベースに接続され、ベースが出力トランジス
タ１１のエミッタに接続されるとともに、エミッタが出
力端子０．２に接続されている。この電流制御トランジ
スタ１３は、出力トランジスタ１１を定電流動作させる
ように、そのベース電流を制御するトランジスタである
。
８カトランジスタ１２は、コレクタが出力端子０．２に
接続されるとともに、エミッタが接地されている。この
出力トランジスタ１２は、出力トランジスタ１１のオフ
時にオンして、パワートランジスタ１４の蓄積電荷を放
出させるトランジスタである。また、出力トランジスタ
１２のベースと電＃電圧ＶＣＣとの間に定電流回路】６
が接続されている。
接続されるとともに、エミッタが接地されている。この
出力トランジスタ１２は、出力トランジスタ１１のオフ
時にオンして、パワートランジスタ１４の蓄積電荷を放
出させるトランジスタである。また、出力トランジスタ
１２のベースと電＃電圧ＶＣＣとの間に定電流回路】６
が接続されている。
上記の定電流駆動回路によりパワートランジスタ１４を
駆動する場合、第４図に示すように、パワートランジス
タ１４のベースが、電流制限抵抗１７を介して出力端子
０１１に接続されるとともに、直接出力端子０１□に接
続されている。そして、出力トランジスタ１１がオンす
るとともに、出力トランジスタ１２がオフすることによ
り、出力トランジスタ１１からの駆動電流Ｉ Ｅｌｌ
が電流制限抵抗エフを通してパワートランジスタＩ４の
へ一スに供給され、パワートランジスタ１４がオンする
。このとき、電流制御トランジスタ１３は、出力トラン
ジスタ１１のベース電流を制御し、出力トランジスタ１
１ムこ、次式で示すような一定の駆動電流１１１１１を
流させるように動作している。
駆動する場合、第４図に示すように、パワートランジス
タ１４のベースが、電流制限抵抗１７を介して出力端子
０１１に接続されるとともに、直接出力端子０１□に接
続されている。そして、出力トランジスタ１１がオンす
るとともに、出力トランジスタ１２がオフすることによ
り、出力トランジスタ１１からの駆動電流Ｉ Ｅｌｌ
が電流制限抵抗エフを通してパワートランジスタＩ４の
へ一スに供給され、パワートランジスタ１４がオンする
。このとき、電流制御トランジスタ１３は、出力トラン
ジスタ１１のベース電流を制御し、出力トランジスタ１
１ムこ、次式で示すような一定の駆動電流１１１１１を
流させるように動作している。
ただし、上式において、■、２．は電流制御トランジス
タ１３のベース−エミッタ間電圧であり、ＲＩ７は電流
制限抵抗１７の抵抗値である。
タ１３のベース−エミッタ間電圧であり、ＲＩ７は電流
制限抵抗１７の抵抗値である。
また、出力トランジスタ１１がオフするとともに、出力
トランジスタ１２がオンすることにより、パワートラン
ジスタ１４がオフし、パワートランジスタ１４に蓄積さ
れた電荷が出力トランジスタ１２を通じて速やかに放出
される。
トランジスタ１２がオンすることにより、パワートラン
ジスタ１４がオフし、パワートランジスタ１４に蓄積さ
れた電荷が出力トランジスタ１２を通じて速やかに放出
される。
ところが、上記従来の定電流駆動回路では、パワートラ
ンジスタ１４の定電流駆動時、出力端子０．２に現れる
出力電圧を、次式により近似しうる最大出力電圧■。１
．いａｘ１以上に高くすることができないために、定電
流駆動の可能な範囲が制限されることになる。
ンジスタ１４の定電流駆動時、出力端子０．２に現れる
出力電圧を、次式により近似しうる最大出力電圧■。１
．いａｘ１以上に高くすることができないために、定電
流駆動の可能な範囲が制限されることになる。
Ｖ Ｏ１＋ ＋ｍａｘ） ’ｉ ｖｃｃ ＶＡＩＳ
ＶＢＥＩＩ ＶＢＥＩ３ただし、上式において、Ｖ
ＡＩＳは定電流回路１５による電圧降下であり、Ｖ １
ｌＥＩ １は出力トランジスタ１１のベース−エミッタ
間電圧である。ここで、例えば、ＶｃＣ＝６Ｖにおける
定電流駆動時に、ＶＡ、Ｓ ＃０．３ Ｖ、Ｖ ＢＥｌ
ｌ ’；、０．７ Ｖ、ＶＩＩＥＩ３ζ０゜７■である
場合、Ｖ ｏ＋ ＋ ！ｎ１ｘ） ”ｉ ４．３ Ｖと
なる。従って、従来の定電流駆動回路は、４．３■以上
の負荷に対して定電流駆動を行うことができなくなると
いう問題を有していた。
ＶＢＥＩＩ ＶＢＥＩ３ただし、上式において、Ｖ
ＡＩＳは定電流回路１５による電圧降下であり、Ｖ １
ｌＥＩ １は出力トランジスタ１１のベース−エミッタ
間電圧である。ここで、例えば、ＶｃＣ＝６Ｖにおける
定電流駆動時に、ＶＡ、Ｓ ＃０．３ Ｖ、Ｖ ＢＥｌ
ｌ ’；、０．７ Ｖ、ＶＩＩＥＩ３ζ０゜７■である
場合、Ｖ ｏ＋ ＋ ！ｎ１ｘ） ”ｉ ４．３ Ｖと
なる。従って、従来の定電流駆動回路は、４．３■以上
の負荷に対して定電流駆動を行うことができなくなると
いう問題を有していた。
［課題を解決するための手段〕
本発明に係る定電流駆動回路は、上記の課題を解決する
ために、電流駆動型素子に駆動電流を供給する電流供給
トランジスタと、電流供給トランジスタを定電流動作さ
せるようにそのベース電流を制御する電流制御トランジ
スタとを備えた定電ｉ駆動回路において、以下に示すよ
うに構成されていることを特徴としている。
ために、電流駆動型素子に駆動電流を供給する電流供給
トランジスタと、電流供給トランジスタを定電流動作さ
せるようにそのベース電流を制御する電流制御トランジ
スタとを備えた定電ｉ駆動回路において、以下に示すよ
うに構成されていることを特徴としている。
すなわち、上記定電流駆動回路は、電流制御トランジス
タのベースとコレクタとの間およびベースとエミッタと
の間にそれぞれ抵抗が接続されて電流制御トランジスタ
にバイアス電圧を与えるバイアス回路が形成されており
、上記のベースとエミッタとの間に接続されている抵抗
が、他方の抵抗より高い抵抗値を有している。
タのベースとコレクタとの間およびベースとエミッタと
の間にそれぞれ抵抗が接続されて電流制御トランジスタ
にバイアス電圧を与えるバイアス回路が形成されており
、上記のベースとエミッタとの間に接続されている抵抗
が、他方の抵抗より高い抵抗値を有している。
上記のように構成される定電流駆動回路の出力電圧は、
電源電圧から主として電流供給トランジスタおよび電流
制御トランジスタのベース−エミッタ間電圧を減じたも
のである。そこで、上記の構成では、バイアス回路にお
ける電流制御トランジスタのベースとエミッタとの間に
接続されている抵抗が、他方の抵抗より高い抵抗値を有
しているので、上記２つの抵抗が有する抵抗値の比によ
り、電流制御トランジスタのベースーエミソタ間電圧に
よる低下分を小さくして、出力電圧を高くすることがで
きる。それゆえ、電流駆動型素子を、従来に比べて高い
出力電圧で定電流駆動することが可能になる。
電源電圧から主として電流供給トランジスタおよび電流
制御トランジスタのベース−エミッタ間電圧を減じたも
のである。そこで、上記の構成では、バイアス回路にお
ける電流制御トランジスタのベースとエミッタとの間に
接続されている抵抗が、他方の抵抗より高い抵抗値を有
しているので、上記２つの抵抗が有する抵抗値の比によ
り、電流制御トランジスタのベースーエミソタ間電圧に
よる低下分を小さくして、出力電圧を高くすることがで
きる。それゆえ、電流駆動型素子を、従来に比べて高い
出力電圧で定電流駆動することが可能になる。
［実施例］
本発明の一実施例を第１図および第２図に基づいて説明
すれば、以下の通りである。
すれば、以下の通りである。
本実施例に係る定電流駆動回路は、第１図に示すように
、出力段に、出力トランジスタト２および電流制御トラ
ンジスタ３が設けられている。
、出力段に、出力トランジスタト２および電流制御トラ
ンジスタ３が設けられている。
電流供給トランジスタとしての出力トランジスタ１は、
コレクタが電源電圧■。、に接続され、エミッタが出力
端子０１に接続されている。この出力トランジスタ・ｌ
は、後述する電流駆動型素子としてのパワートランジス
タ４に駆動電流Ｌ＋を供給するトランジスタである。ま
た、出力トランジスタ２のベースと電源電圧ＶＣＣとの
間に定電流回路５が接続されている。
コレクタが電源電圧■。、に接続され、エミッタが出力
端子０１に接続されている。この出力トランジスタ・ｌ
は、後述する電流駆動型素子としてのパワートランジス
タ４に駆動電流Ｌ＋を供給するトランジスタである。ま
た、出力トランジスタ２のベースと電源電圧ＶＣＣとの
間に定電流回路５が接続されている。
電流制御トランジスタ３は、コレクタが出力トランジス
タ１のベースに接続され、エミッタが出力端子０□に接
続されている。また、電力制御トランジスタ３は、エミ
ッタとベースとの間に抵抗６が接続されるとともに、コ
レクタとベースとの間に抵抗７が接続されている。上記
電流制御トランジスタ３は、出力トランジスタｌが一定
の駆動電流Ｉ□を流すように、そのベース電流を制御す
るトランジスタである。一方、上記抵抗６・７により電
流制御トランジスタ３にバイアス電圧を与えるバイアス
回路８が形成されている。そして、抵抗７は、その抵抗
値Ｒ１が抵抗６の抵抗値Ｒ６より大きい値のものが用い
られる。
タ１のベースに接続され、エミッタが出力端子０□に接
続されている。また、電力制御トランジスタ３は、エミ
ッタとベースとの間に抵抗６が接続されるとともに、コ
レクタとベースとの間に抵抗７が接続されている。上記
電流制御トランジスタ３は、出力トランジスタｌが一定
の駆動電流Ｉ□を流すように、そのベース電流を制御す
るトランジスタである。一方、上記抵抗６・７により電
流制御トランジスタ３にバイアス電圧を与えるバイアス
回路８が形成されている。そして、抵抗７は、その抵抗
値Ｒ１が抵抗６の抵抗値Ｒ６より大きい値のものが用い
られる。
出力トランジスタ２は、コレクタが出力端子０２に接続
されエミッタが接地されている。この出力トランジスタ
２は、出力トランジスタ１のオフ時にオンして、パワー
トランジスタ４に蓄積された電荷を放出させるトランジ
スタであり、その動作が、出力トランジスタＩのオン・
オフと逆になるように制御されている。また、出力トラ
ンジスタ２のベースと電源電圧ＶＣＣとの間に定電流回
路９が接続されている。
されエミッタが接地されている。この出力トランジスタ
２は、出力トランジスタ１のオフ時にオンして、パワー
トランジスタ４に蓄積された電荷を放出させるトランジ
スタであり、その動作が、出力トランジスタＩのオン・
オフと逆になるように制御されている。また、出力トラ
ンジスタ２のベースと電源電圧ＶＣＣとの間に定電流回
路９が接続されている。
そして、上記のように構成されている定電流駆動回路に
よりパワートランジスタ４の駆動を行う場合、第２図に
示すように、パワートランジスタ４のベースが、電流制
限抵抗ｌＯを介して出力端子Ｏ１に接続されるとともに
、直接出力端子０□に接続される。
よりパワートランジスタ４の駆動を行う場合、第２図に
示すように、パワートランジスタ４のベースが、電流制
限抵抗ｌＯを介して出力端子Ｏ１に接続されるとともに
、直接出力端子０□に接続される。
上記の構成において、パワートランジスタ４は、出力ト
ランジスタ１をオンするとともに、出力トランジスタ２
をオフすることにより、出力端子０、から電流制限抵抗
１０を通してベースに駆動電流Ｉｌ＋が供給されてオン
する。このとき、電流制御トランジスタ３は、駆動電流
１１１１が一定の電流になるように出力トランジスタｌ
のベース電流を制御しており、その結果、駆動電流Ｉｌ
＋は次式で示される値に安定する。
ランジスタ１をオンするとともに、出力トランジスタ２
をオフすることにより、出力端子０、から電流制限抵抗
１０を通してベースに駆動電流Ｉｌ＋が供給されてオン
する。このとき、電流制御トランジスタ３は、駆動電流
１１１１が一定の電流になるように出力トランジスタｌ
のベース電流を制御しており、その結果、駆動電流Ｉｌ
＋は次式で示される値に安定する。
ただし、上式において、Ｒ６・Ｒ１はそれぞれ抵抗６・
７の抵抗値であり、Ｒ１゜は電流制限抵抗１０の抵抗値
であり、さらに、■□３のベースエミッタ間電圧である
。
７の抵抗値であり、Ｒ１゜は電流制限抵抗１０の抵抗値
であり、さらに、■□３のベースエミッタ間電圧である
。
また、パワートランジスタ４は、出力トランジスタ１を
オフすることにより、出力トランジスタｌからの駆動電
流■□の供給が断たれてオフするとともに、同時に出力
トランジスタ２をオンすることにより、この出力トラン
ジスタ２を通じて蓄積された電荷が速やかに放出される
。
オフすることにより、出力トランジスタｌからの駆動電
流■□の供給が断たれてオフするとともに、同時に出力
トランジスタ２をオンすることにより、この出力トラン
ジスタ２を通じて蓄積された電荷が速やかに放出される
。
ところで、パワートランジスタ４がオンしているときの
出力端子０．に現れる最大出力電圧■。Ｉ（□８）は、
次式により近似することができる。
出力端子０．に現れる最大出力電圧■。Ｉ（□８）は、
次式により近似することができる。
ただし、上式において、ＶＡＳは定電流回路５による電
圧降下であり、ＶＩＥＩ は出力トランジスタ１のベー
ス−エミッタ間電圧である。ここで、例えば、Ｖ ｃｃ
＝６ Ｖにおける定電流駆動時に、ＶＡＳ＃ ０．３
Ｖ、ＶＩＥＩ Ｌ＝、０．７ Ｖ、Ｖ ＩＥ３ζ０．
７■、Ｒ６／Ｒ，＝３／７である場合、Ｖ ｏ＋ ｃ−
ｘ＞ ’＝ ４．７ Ｖとなる。それゆえ、最大出力
電圧Ｖ。Ｉ （ｎａｘｌ を従来に比べ０．４■高く
することができる。
圧降下であり、ＶＩＥＩ は出力トランジスタ１のベー
ス−エミッタ間電圧である。ここで、例えば、Ｖ ｃｃ
＝６ Ｖにおける定電流駆動時に、ＶＡＳ＃ ０．３
Ｖ、ＶＩＥＩ Ｌ＝、０．７ Ｖ、Ｖ ＩＥ３ζ０．
７■、Ｒ６／Ｒ，＝３／７である場合、Ｖ ｏ＋ ｃ−
ｘ＞ ’＝ ４．７ Ｖとなる。それゆえ、最大出力
電圧Ｖ。Ｉ （ｎａｘｌ を従来に比べ０．４■高く
することができる。
このように、本実施例においては、バイアス回路８にお
ける抵抗７の抵抗値Ｒ１を抵抗６の抵抗値Ｒ６より大き
くすることにより、最大出力電圧Ｖ（Ｂいａｘ） の電
流制御トランジスタ３のベース−エミッタ間電圧■１．
による低下分を小さくすることができる。
ける抵抗７の抵抗値Ｒ１を抵抗６の抵抗値Ｒ６より大き
くすることにより、最大出力電圧Ｖ（Ｂいａｘ） の電
流制御トランジスタ３のベース−エミッタ間電圧■１．
による低下分を小さくすることができる。
本発明に係る定電流駆動回路は、以上のように、電流制
御トランジスタのベースとコレクタとの間およびベース
とエミッタとの間にそれぞれ抵抗が接続されて電流制御
トランジスタにバイアス電圧を与えるバイアス回路が形
成されており、上記のベースとエミッタとの間に接続さ
れている抵抗が、他方の抵抗より高い抵抗値を有してい
る。
御トランジスタのベースとコレクタとの間およびベース
とエミッタとの間にそれぞれ抵抗が接続されて電流制御
トランジスタにバイアス電圧を与えるバイアス回路が形
成されており、上記のベースとエミッタとの間に接続さ
れている抵抗が、他方の抵抗より高い抵抗値を有してい
る。
これにより、バイアス回路における電流制御トランジス
タのベースとエミ・ンタとの間に接続されている抵抗が
、他方の抵抗より高い抵抗値を有しているので、上記２
つの抵抗が有する抵抗値の比によす電流制御トランジス
タのベース−エミッタ間電圧による低下分を小さくして
、出力電圧を高くすることができる。それゆえ、本発明
によれば、電流駆動型素子を、従来に比べて高い出力電
圧で定電流駆動することができ、定電流駆動回路の汎用
性を容易に高めることができるという効果を奏する。
タのベースとエミ・ンタとの間に接続されている抵抗が
、他方の抵抗より高い抵抗値を有しているので、上記２
つの抵抗が有する抵抗値の比によす電流制御トランジス
タのベース−エミッタ間電圧による低下分を小さくして
、出力電圧を高くすることができる。それゆえ、本発明
によれば、電流駆動型素子を、従来に比べて高い出力電
圧で定電流駆動することができ、定電流駆動回路の汎用
性を容易に高めることができるという効果を奏する。
第１図および第２図は本発明の一実施例を示すものであ
る。 第１図は定電流駆動回路の出力段の構成を示す回路図で
ある。 第２図は定電流駆動回路によりパワートランジスタを駆
動する場合の接続例を示す回路図である。 第３図および第４図は従来例を示すものである。 第３図は定電流駆動回路の出力段の構成を示す回路図で
ある。 第４図は定電流駆動回路によりパワートランジスタを駆
動する場合の接続例を示す回路図である。 １は出力トランジスタ（電流供給トランジスタ）、３は
電流制御トランジスタ、４はパワートランジスタ（電流
駆動型素子）、６・７は抵抗、８はバイアス回路である
。 第 図 第 図 第 図 第４ 図
る。 第１図は定電流駆動回路の出力段の構成を示す回路図で
ある。 第２図は定電流駆動回路によりパワートランジスタを駆
動する場合の接続例を示す回路図である。 第３図および第４図は従来例を示すものである。 第３図は定電流駆動回路の出力段の構成を示す回路図で
ある。 第４図は定電流駆動回路によりパワートランジスタを駆
動する場合の接続例を示す回路図である。 １は出力トランジスタ（電流供給トランジスタ）、３は
電流制御トランジスタ、４はパワートランジスタ（電流
駆動型素子）、６・７は抵抗、８はバイアス回路である
。 第 図 第 図 第 図 第４ 図
Claims (1)
- 【特許請求の範囲】 １、電流駆動型素子に駆動電流を供給する電流供給トラ
ンジスタと、電流供給トランジスタを定電流動作させる
ようにそのベース電流を制御する電流制御トランジスタ
とを備えた定電流駆動回路において、 上記電流制御トランジスタのベースとコレクタとの間お
よびベースとエミッタとの間にそれぞれ抵抗が接続され
て電流制御トランジスタにバイアス電圧を与えるバイア
ス回路が形成されており、上記のベースとエミッタとの
間に接続されている抵抗が、他方の抵抗より高い抵抗値
を有していることを特徴とする定電流駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009065A JPH03212017A (ja) | 1990-01-17 | 1990-01-17 | 定電流駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009065A JPH03212017A (ja) | 1990-01-17 | 1990-01-17 | 定電流駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03212017A true JPH03212017A (ja) | 1991-09-17 |
Family
ID=11710212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009065A Pending JPH03212017A (ja) | 1990-01-17 | 1990-01-17 | 定電流駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03212017A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012182327A (ja) * | 2011-03-01 | 2012-09-20 | Institute Of National Colleges Of Technology Japan | 硫化物薄膜デバイス及びその製造方法 |
-
1990
- 1990-01-17 JP JP2009065A patent/JPH03212017A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012182327A (ja) * | 2011-03-01 | 2012-09-20 | Institute Of National Colleges Of Technology Japan | 硫化物薄膜デバイス及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0449287B2 (ja) | ||
| JPH03212017A (ja) | 定電流駆動回路 | |
| JPS58164007U (ja) | ドツトプリントマグネツトの定電流駆動回路 | |
| US4451747A (en) | High speed clamp circuit | |
| JPH0138656Y2 (ja) | ||
| JPH0326435B2 (ja) | ||
| JPH0789609B2 (ja) | 熱しや断回路 | |
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JPH0720728Y2 (ja) | リップル除去回路 | |
| JPS5918863Y2 (ja) | スイッチング電源 | |
| JP2605181B2 (ja) | パワーｍｏｓｆｅｔドライバー回路 | |
| JPH055840Y2 (ja) | ||
| JP2749159B2 (ja) | 定電圧回路 | |
| JPS63231514A (ja) | 半導体集積回路 | |
| JP2702271B2 (ja) | 電源回路 | |
| JPH0542490Y2 (ja) | ||
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JPS635430Y2 (ja) | ||
| JPH0124646Y2 (ja) | ||
| JPH01124011A (ja) | Ｌｅｄ駆動回路 | |
| JPH0510553Y2 (ja) | ||
| JPH0561654B2 (ja) | ||
| JPS626656Y2 (ja) | ||
| JPH05328599A (ja) | 突入電流防止回路 | |
| JP2591805Y2 (ja) | 電源電圧監視回路 |