JPH0542490Y2 - - Google Patents
Info
- Publication number
- JPH0542490Y2 JPH0542490Y2 JP1987152969U JP15296987U JPH0542490Y2 JP H0542490 Y2 JPH0542490 Y2 JP H0542490Y2 JP 1987152969 U JP1987152969 U JP 1987152969U JP 15296987 U JP15296987 U JP 15296987U JP H0542490 Y2 JPH0542490 Y2 JP H0542490Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- fet
- resistor
- output
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【考案の詳細な説明】
［考案の目的］
（産業上の利用分野）
本考案は、FETのゲート電圧・ドレイン電流
特性を利用した直流定電圧回路の温度補償回路に
関する。
特性を利用した直流定電圧回路の温度補償回路に
関する。
（従来の技術）
FETを利用した直流定電圧回路は、比較的良
好な動作性能をきわめて簡単な構成で得られるた
め、小形の電子機器に広く用いられている。第２
図には、この種の直流定電圧回路の最も簡単な構
成例を示す。即ち、第２図において、１及び２は
一対の入力端子、３及び４は同じく一対の出力端
子で、この場合、入力端子２及び出力端子４が
夫々グランドレベルとなるように接続されてい
る。５は例えばデプレツシヨン形のMOSFET
で、そのドレイン・ソース間が入力端子１及び出
力端子３間に介在されている。６は出力端子３，
４間の出力電圧Voutを分圧するように接続され
た可変抵抗で、その摺動端子６ａからの分圧電圧
Vd（出力端子３及び摺動端子６ａ間の分圧電圧）
をFET５のゲートにフイードバツクするように
構成されている。
好な動作性能をきわめて簡単な構成で得られるた
め、小形の電子機器に広く用いられている。第２
図には、この種の直流定電圧回路の最も簡単な構
成例を示す。即ち、第２図において、１及び２は
一対の入力端子、３及び４は同じく一対の出力端
子で、この場合、入力端子２及び出力端子４が
夫々グランドレベルとなるように接続されてい
る。５は例えばデプレツシヨン形のMOSFET
で、そのドレイン・ソース間が入力端子１及び出
力端子３間に介在されている。６は出力端子３，
４間の出力電圧Voutを分圧するように接続され
た可変抵抗で、その摺動端子６ａからの分圧電圧
Vd（出力端子３及び摺動端子６ａ間の分圧電圧）
をFET５のゲートにフイードバツクするように
構成されている。
ここで、第３図には、一般的なデプレツシヨン
形FETのゲート・ソース間電圧VGSとドレイン
電流IDとの関係が、周囲温度Ta（＝15℃，25℃，
60℃）をパラメータとして示されている。このよ
うなFETの特性から明らかなように、第２図の
回路構成では、入力電圧Vinの変動によつて出力
電圧Voutが上昇したときには、可変抵抗６での
分圧電圧Vdが上昇してFET５のゲート・ソース
間電圧VGSが大きくなるため、そのドレイン電流
IDが減少して出力電圧Voutが低下されるように
なる。また、入力電圧Vinの変動によつて出力電
圧Voutが低下したときには、分圧電圧Vdが低下
してFET５のゲート・ソース間電圧VGSが小さく
なるため、そのドレイン電流IDが増加して出力電
圧Voutが上昇されるようになる。従つて、以上
のような動作が繰返されることにより、出力電圧
Voutが可変抵抗６の摺動子６ａの位置に応じた
一定電圧となるように制御される。
形FETのゲート・ソース間電圧VGSとドレイン
電流IDとの関係が、周囲温度Ta（＝15℃，25℃，
60℃）をパラメータとして示されている。このよ
うなFETの特性から明らかなように、第２図の
回路構成では、入力電圧Vinの変動によつて出力
電圧Voutが上昇したときには、可変抵抗６での
分圧電圧Vdが上昇してFET５のゲート・ソース
間電圧VGSが大きくなるため、そのドレイン電流
IDが減少して出力電圧Voutが低下されるように
なる。また、入力電圧Vinの変動によつて出力電
圧Voutが低下したときには、分圧電圧Vdが低下
してFET５のゲート・ソース間電圧VGSが小さく
なるため、そのドレイン電流IDが増加して出力電
圧Voutが上昇されるようになる。従つて、以上
のような動作が繰返されることにより、出力電圧
Voutが可変抵抗６の摺動子６ａの位置に応じた
一定電圧となるように制御される。
（考案が解決しようとする問題点）
FET５のゲート電圧・ドレイン電流特性には、
第３図に示すように温度ドリフトが存在する。こ
のため、上記第２図の直流定電圧回路において、
FET５のドレイン電流IDが第３図に示すIz以下と
なるように設定した場合、つまりドレイン電流ID
の温度係数が正となるような範囲に設定した場合
には、周囲温度の上昇に応じて出力電流（ドレイ
ン電流ID）が増加するため、出力電圧Voutが可
変抵抗６による当初の設定値から上昇することに
なる。従つて、このように、入力端子及び出力端
子間に電圧調整のために介在されたデプレツシヨ
ン形のFETを、そのドレイン電流が正の温度係
数を示す範囲で使用する構成の直流定電圧回路を
電源とした電子機器において、その電源電圧をさ
らに安定化することが望ましい場合には、何らか
の温度補償回路を設ける必要がある。しかしなが
ら、従来では、簡単な構造で、しかも温度補償の
度合を簡便に調整できるような温度補償回路は存
在せず、この点が未解決の課題となつていた。
第３図に示すように温度ドリフトが存在する。こ
のため、上記第２図の直流定電圧回路において、
FET５のドレイン電流IDが第３図に示すIz以下と
なるように設定した場合、つまりドレイン電流ID
の温度係数が正となるような範囲に設定した場合
には、周囲温度の上昇に応じて出力電流（ドレイ
ン電流ID）が増加するため、出力電圧Voutが可
変抵抗６による当初の設定値から上昇することに
なる。従つて、このように、入力端子及び出力端
子間に電圧調整のために介在されたデプレツシヨ
ン形のFETを、そのドレイン電流が正の温度係
数を示す範囲で使用する構成の直流定電圧回路を
電源とした電子機器において、その電源電圧をさ
らに安定化することが望ましい場合には、何らか
の温度補償回路を設ける必要がある。しかしなが
ら、従来では、簡単な構造で、しかも温度補償の
度合を簡便に調整できるような温度補償回路は存
在せず、この点が未解決の課題となつていた。
本考案は上記事情に鑑みてなされたものであ
り、その目的は、少数の部品を追加するだけのき
わめて簡単な構造にて出力電圧の温度補償を行な
うことができると共に、温度補償の度合を容易に
調整できる等の効果を奏する直流定電圧回路の温
度補償回路を提供するにある。
り、その目的は、少数の部品を追加するだけのき
わめて簡単な構造にて出力電圧の温度補償を行な
うことができると共に、温度補償の度合を容易に
調整できる等の効果を奏する直流定電圧回路の温
度補償回路を提供するにある。
［考案の構成］
（問題点を解決するための手段）
本考案は、デプレツシヨン形のFETのゲート
電圧・ドレイン電流特性を利用した直流定電圧回
路、特には、出力電圧を分圧手段により分圧した
電圧を上記FETのゲートにフイードバツクする
ことにより出力電圧を安定化するように構成する
と共に、前記FETのドレイン電流が正の温度係
数を示す範囲で使用するようにした直流定電圧回
路の温度補償回路を対象としたものであり、前記
分圧手段による分圧電圧をベースバイアス電圧と
して受けるバイポーラトランジスタを設けて、第
１の抵抗及び前記バイポーラトランジスタのコレ
クタ・エミツタ間並びに第２の抵抗の直列回路を
前記分圧手段と並列に接続し、前記第１の抵抗の
両端電圧を前記FETのゲートにフイードバツク
するように構成した点に特徴を有する。
電圧・ドレイン電流特性を利用した直流定電圧回
路、特には、出力電圧を分圧手段により分圧した
電圧を上記FETのゲートにフイードバツクする
ことにより出力電圧を安定化するように構成する
と共に、前記FETのドレイン電流が正の温度係
数を示す範囲で使用するようにした直流定電圧回
路の温度補償回路を対象としたものであり、前記
分圧手段による分圧電圧をベースバイアス電圧と
して受けるバイポーラトランジスタを設けて、第
１の抵抗及び前記バイポーラトランジスタのコレ
クタ・エミツタ間並びに第２の抵抗の直列回路を
前記分圧手段と並列に接続し、前記第１の抵抗の
両端電圧を前記FETのゲートにフイードバツク
するように構成した点に特徴を有する。
（作用）
入力端子及び出力端子間に介在された状態のデ
プレツシヨン形のFETは、そのドレイン電流が
正の温度係数を示す範囲で使用されるから、直流
定電圧回路の出力電圧は周囲温度の上昇に応じて
高くなる方向へ変動するようになる。一方、バイ
ポーラトランジスタのベース・エミツタ間電圧は
負の温度係数を有する。このため、周囲温度が上
昇するのに伴い上記出力電圧ひいては分圧手段に
よる分圧電圧が上昇したときには、バイポーラト
ランジスタのベース・エミツタ間電圧が低下し
て、第１の抵抗及び第２の抵抗により分担される
電圧が変化するようになる。このとき、第１の抵
抗で分担する電圧が、周囲温度の上昇に応じた前
記ベース・エミツタ間電圧の変化により増加する
ように設定しておけば、周囲温度の上昇に応じた
FETの温度ドリフトが上記のような第１の抵抗
の分担電圧変化により補償されるようになり、直
流定電圧回路の出力電圧が周囲温度の変化に対し
て安定するようになる。また、上記のような温度
補償の度合は、第１及び第２の抵抗の抵抗値を適
宜に選択することによつて、きわめて容易に調整
することができる。
プレツシヨン形のFETは、そのドレイン電流が
正の温度係数を示す範囲で使用されるから、直流
定電圧回路の出力電圧は周囲温度の上昇に応じて
高くなる方向へ変動するようになる。一方、バイ
ポーラトランジスタのベース・エミツタ間電圧は
負の温度係数を有する。このため、周囲温度が上
昇するのに伴い上記出力電圧ひいては分圧手段に
よる分圧電圧が上昇したときには、バイポーラト
ランジスタのベース・エミツタ間電圧が低下し
て、第１の抵抗及び第２の抵抗により分担される
電圧が変化するようになる。このとき、第１の抵
抗で分担する電圧が、周囲温度の上昇に応じた前
記ベース・エミツタ間電圧の変化により増加する
ように設定しておけば、周囲温度の上昇に応じた
FETの温度ドリフトが上記のような第１の抵抗
の分担電圧変化により補償されるようになり、直
流定電圧回路の出力電圧が周囲温度の変化に対し
て安定するようになる。また、上記のような温度
補償の度合は、第１及び第２の抵抗の抵抗値を適
宜に選択することによつて、きわめて容易に調整
することができる。
（実施例）
以下、本考案の一実施例について第１図を参照
しながら説明する。即ち、１１及び１２は図示し
ない直流電源の出力が与えられる一対の入力端
子、１３及び１４は図示しない負荷が接続される
一対の出力端子で、この場合、入力端子１２及び
出力端子１４が夫々グランドレベルとなるように
接続されている。１５はデプレツシヨン形のｎチ
ヤネルMOSFETで、そのドレイン・ソース間が
入力端子１１及び出力端子１３間に介在されてい
る。１６は出力端子１３，１４間の出力電圧
Voutを分圧するように接続された分圧手段たる
可変抵抗で、その摺動端子１６ａがNPN形のバ
イポーラトランジスタ１７のベースに接続されて
いる。また、上記可変抵抗１６には、これと並列
に第１の抵抗１８及び前記バイポーラトランジス
タ１７のコレクタ・エミツタ間並びに第２の抵抗
１９の直列回路が接続されており、従つてバイポ
ーラトランジスタ１７には、可変抵抗１６の摺動
端子１６ａ及びグランド端子間の分圧電圧VDが
ベースバイアス電圧として与えられる。また、バ
イポーラトランジスタ１７のコレクタは、FET
１５のゲートに接続されており、これにより第１
の抵抗１８の両端電圧V1が上記FET１５のゲー
トにフイードバツクされるようになつている。
尚、この場合、FET１５のドレイン電流IDは、そ
の温度係数が正の範囲となるような状態（前記第
３図に示すIz以下の状態）に設定される。
しながら説明する。即ち、１１及び１２は図示し
ない直流電源の出力が与えられる一対の入力端
子、１３及び１４は図示しない負荷が接続される
一対の出力端子で、この場合、入力端子１２及び
出力端子１４が夫々グランドレベルとなるように
接続されている。１５はデプレツシヨン形のｎチ
ヤネルMOSFETで、そのドレイン・ソース間が
入力端子１１及び出力端子１３間に介在されてい
る。１６は出力端子１３，１４間の出力電圧
Voutを分圧するように接続された分圧手段たる
可変抵抗で、その摺動端子１６ａがNPN形のバ
イポーラトランジスタ１７のベースに接続されて
いる。また、上記可変抵抗１６には、これと並列
に第１の抵抗１８及び前記バイポーラトランジス
タ１７のコレクタ・エミツタ間並びに第２の抵抗
１９の直列回路が接続されており、従つてバイポ
ーラトランジスタ１７には、可変抵抗１６の摺動
端子１６ａ及びグランド端子間の分圧電圧VDが
ベースバイアス電圧として与えられる。また、バ
イポーラトランジスタ１７のコレクタは、FET
１５のゲートに接続されており、これにより第１
の抵抗１８の両端電圧V1が上記FET１５のゲー
トにフイードバツクされるようになつている。
尚、この場合、FET１５のドレイン電流IDは、そ
の温度係数が正の範囲となるような状態（前記第
３図に示すIz以下の状態）に設定される。
上記構成において、入力電圧Vinの変動により
出力電圧Voutが上昇したときには、可変抵抗１
６による分圧電圧VDが上昇してバイポーラトラ
ンジスタ１７のベースバイアス状態が深くなるた
め、そのコレクタ電流Icが増加し、第１の抵抗１
８の両端電圧V1ひいてはFET１５のゲートに与
えられる電圧が高くなる。このとき、FET１５
は前記第３図に示すようなVGS−ID特性を有する
から、上記のようにFET１５のゲート電圧が高
くなるのに応じて、そのドレイン電流IDが減少す
るようになり、以て出力電圧Voutが低下される
ようになる。また、入力電圧Vinの変動により出
力電圧Voutが低下したときには、分圧電圧VDが
低下してバイポーラトランジスタ１７のベースバ
イアス状態が浅くなるため、そのコレクタ電流Ic
が減少してFET１５のゲートに与えられる電圧
が低くなり、これに応じてドレイン電流IDが減少
して出力電圧Voutが上昇されるようになる。従
つて、以上のような動作が繰返されることによ
り、出力電圧Voutが可変抵抗１６の摺動子１６
ａの位置に応じた一定電圧となるように制御され
る。
出力電圧Voutが上昇したときには、可変抵抗１
６による分圧電圧VDが上昇してバイポーラトラ
ンジスタ１７のベースバイアス状態が深くなるた
め、そのコレクタ電流Icが増加し、第１の抵抗１
８の両端電圧V1ひいてはFET１５のゲートに与
えられる電圧が高くなる。このとき、FET１５
は前記第３図に示すようなVGS−ID特性を有する
から、上記のようにFET１５のゲート電圧が高
くなるのに応じて、そのドレイン電流IDが減少す
るようになり、以て出力電圧Voutが低下される
ようになる。また、入力電圧Vinの変動により出
力電圧Voutが低下したときには、分圧電圧VDが
低下してバイポーラトランジスタ１７のベースバ
イアス状態が浅くなるため、そのコレクタ電流Ic
が減少してFET１５のゲートに与えられる電圧
が低くなり、これに応じてドレイン電流IDが減少
して出力電圧Voutが上昇されるようになる。従
つて、以上のような動作が繰返されることによ
り、出力電圧Voutが可変抵抗１６の摺動子１６
ａの位置に応じた一定電圧となるように制御され
る。
さて、今、出力端子１１，１２間の出力電圧
Voutが一定レベルとすると、可変抵抗１６の摺
動端子１６ａからは、その位置に応じた一定レベ
ルの分圧電圧VDが出力される。従つて、第２の
抵抗１９の両端電圧V2は、バイポーラトランジ
スタ１７のベース・エミツタ間電圧をVBEとした
場合、次式で表わされる。
Voutが一定レベルとすると、可変抵抗１６の摺
動端子１６ａからは、その位置に応じた一定レベ
ルの分圧電圧VDが出力される。従つて、第２の
抵抗１９の両端電圧V2は、バイポーラトランジ
スタ１７のベース・エミツタ間電圧をVBEとした
場合、次式で表わされる。
V2＝VD−VBE
このとき、バイポーラトランジスタ１７のベー
ス・エミツタ電圧VBEは、負の温度係数を有する
から、上記両端電圧V2は周囲温度が上昇するの
に応じて高くなる。このため、バイポーラトラン
ジスタ１７のエミツタ電流IEが、第２の抵抗１９
の両端電圧V2の上昇量に見合つた分だけ増える
ようになり、そのエミツタ電流IEと略等しいコレ
クタ電流ICも増えるようになる。この結果、第１
の抵抗１８の両端電圧V1は、バイポーラトラン
ジスタ１７のベース・エミツタ間電圧VBE並びに
両抵抗１８，１９の抵抗比に依存して変化するよ
うになり（実際には可変抵抗１６の摺動子１６ａ
の位置等も関係する）、周囲温度が高くなるのに
応じて増加する。この場合、上記第１の抵抗１８
の両端電圧V1は、FET１５のゲート電圧として
与えられており、従つて、第３図から理解される
ように、周囲温度の上昇に応じたFET１５の温
度ドリフトが、上記のような両端電圧V1の変化
によつて補償されるようになり、以て出力電圧
Voutがさらに安定するようになる。また、この
ときにおける温度補償の度合を決定する第１の抵
抗１８の両端電圧V1の変化度合は、第１及び第
２の抵抗１８及び１９の抵抗比に依存したもので
あるから、上記温度補償の度合は、第１及び第２
の抵抗１８及び１９の抵抗値を適宜に選択するこ
とによつて、きわめて容易に調整することができ
る。勿論、このような温度補償のための部品とし
てバイポーラトランジスタ１７及び抵抗１８，１
９を設けるだけで済むから、構造の複雑化を極力
防止できるものである。
ス・エミツタ電圧VBEは、負の温度係数を有する
から、上記両端電圧V2は周囲温度が上昇するの
に応じて高くなる。このため、バイポーラトラン
ジスタ１７のエミツタ電流IEが、第２の抵抗１９
の両端電圧V2の上昇量に見合つた分だけ増える
ようになり、そのエミツタ電流IEと略等しいコレ
クタ電流ICも増えるようになる。この結果、第１
の抵抗１８の両端電圧V1は、バイポーラトラン
ジスタ１７のベース・エミツタ間電圧VBE並びに
両抵抗１８，１９の抵抗比に依存して変化するよ
うになり（実際には可変抵抗１６の摺動子１６ａ
の位置等も関係する）、周囲温度が高くなるのに
応じて増加する。この場合、上記第１の抵抗１８
の両端電圧V1は、FET１５のゲート電圧として
与えられており、従つて、第３図から理解される
ように、周囲温度の上昇に応じたFET１５の温
度ドリフトが、上記のような両端電圧V1の変化
によつて補償されるようになり、以て出力電圧
Voutがさらに安定するようになる。また、この
ときにおける温度補償の度合を決定する第１の抵
抗１８の両端電圧V1の変化度合は、第１及び第
２の抵抗１８及び１９の抵抗比に依存したもので
あるから、上記温度補償の度合は、第１及び第２
の抵抗１８及び１９の抵抗値を適宜に選択するこ
とによつて、きわめて容易に調整することができ
る。勿論、このような温度補償のための部品とし
てバイポーラトランジスタ１７及び抵抗１８，１
９を設けるだけで済むから、構造の複雑化を極力
防止できるものである。
尚、上記実施例ではバイポーラトランジスタと
してNPN形のものを用いたが、PNP形のバイポ
ーラトランジスタを利用することも可能である。
してNPN形のものを用いたが、PNP形のバイポ
ーラトランジスタを利用することも可能である。
［考案の効果］
本考案によれば以上の説明によつて明らかなよ
うに、デプレツシヨン形のFETのゲート電圧・
ドレイン電流特性を利用した直流定電圧回路の温
度補償回路において、バイポーラトランジスタ及
び第１、第２の抵抗を追加するだけのきわめて簡
単な構造にて出力電圧の温度補償を行なうことが
できると共に、温度補償の度合を容易に調整でき
るという実用的な効果を奏するものである。
うに、デプレツシヨン形のFETのゲート電圧・
ドレイン電流特性を利用した直流定電圧回路の温
度補償回路において、バイポーラトランジスタ及
び第１、第２の抵抗を追加するだけのきわめて簡
単な構造にて出力電圧の温度補償を行なうことが
できると共に、温度補償の度合を容易に調整でき
るという実用的な効果を奏するものである。
第１図は本考案の一実施例を示す回路構成図で
ある。また、第２図は従来例を示す第１図相当
図、第３図はデプレツシヨン形FETのゲート電
圧とドレイン電流との関係を示す特性図である。 図中、１１，１２は入力端子、１３，１４は出
力端子、１５はFET、１６は可変抵抗（分圧手
段）、１７はバイポーラトランジスタ、１８は第
１の抵抗、１９は第２の抵抗を示す。
ある。また、第２図は従来例を示す第１図相当
図、第３図はデプレツシヨン形FETのゲート電
圧とドレイン電流との関係を示す特性図である。 図中、１１，１２は入力端子、１３，１４は出
力端子、１５はFET、１６は可変抵抗（分圧手
段）、１７はバイポーラトランジスタ、１８は第
１の抵抗、１９は第２の抵抗を示す。
Claims (1)
- 入力端子をデプレツシヨン形のFETのドレイ
ン端子に接続すると共に、当該FETのソース端
子を出力端子に接続し、その出力端子からの出力
電圧を分圧手段により分圧した電圧を前記FET
のゲートにフイードバツクすることにより上記出
力電圧を安定化するように構成され、前記FET
のドレイン電流が正の温度係数を示す範囲で使用
される直流定電圧回路において、前記分圧電圧を
ベースバイアス電圧として受けるバイポーラトラ
ンジスタを設けると共に、第１の抵抗及び前記バ
イポーラトランジスタのコレクタ・エミツタ間並
びに第２の抵抗の直列回路を前記分圧手段と並列
に接続し、前記第１の抵抗の両端電圧を前記
FETのゲートにフイードバツクするように構成
したことを特徴とする直流定電圧回路の温度補償
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987152969U JPH0542490Y2 (ja) | 1987-10-05 | 1987-10-05 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987152969U JPH0542490Y2 (ja) | 1987-10-05 | 1987-10-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6457509U JPS6457509U (ja) | 1989-04-10 |
| JPH0542490Y2 true JPH0542490Y2 (ja) | 1993-10-26 |
Family
ID=31428381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987152969U Expired - Lifetime JPH0542490Y2 (ja) | 1987-10-05 | 1987-10-05 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0542490Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2751202B2 (ja) * | 1988-04-19 | 1998-05-18 | ソニー株式会社 | 電流供給装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59106013A (ja) * | 1982-12-10 | 1984-06-19 | Fujitsu Ltd | 電圧安定器 |
| US4622476A (en) * | 1985-03-29 | 1986-11-11 | Advanced Micro Devices, Inc. | Temperature compensated active resistor |
-
1987
- 1987-10-05 JP JP1987152969U patent/JPH0542490Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6457509U (ja) | 1989-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI408525B (zh) | 線性調節器及其方法 | |
| US10082812B2 (en) | Low dropout voltage regulator | |
| US10739801B2 (en) | Band-gap reference circuit | |
| US7227343B2 (en) | Linear voltage regulator with selectable output voltage | |
| TWI738416B (zh) | 功率mosfet導通電阻補償裝置 | |
| US10915124B2 (en) | Voltage regulator having a phase compensation circuit | |
| US4356453A (en) | Reduced noise-improved gain transistor circuit | |
| CN116301170B (zh) | 一种降低亚阈值摆幅的低压差线性稳压器及其实现方法 | |
| EP0492374B1 (en) | Unitary-gain final stage particularly for monolithically integratable power amplifiers | |
| CN112462835B (zh) | 低压线性稳压器 | |
| JPH05143181A (ja) | 定電圧回路 | |
| US4175250A (en) | Transistor bias circuit | |
| US20230161364A1 (en) | Linear regulator | |
| US20250147528A1 (en) | Electronic device | |
| SU408294A1 (ru) | Компенсационный стабилизатор напряжения постоянного тока | |
| SU1418681A1 (ru) | Параметрический стабилизатор напр жени | |
| WO1998028840A2 (en) | Amplifier with improved output voltage swing | |
| SU694853A2 (ru) | Стабилизированный источник посто нного тока | |
| SU601684A2 (ru) | Стабилизатор тока | |
| SU650066A1 (ru) | Стабилизатор напр жени посто нного тока | |
| SU682887A2 (ru) | Стабилизатор напр жени посто нного тока | |
| SU1008720A1 (ru) | Низковольтный стабилизатор напр жени | |
| SU436337A1 (ru) | Стабилизатор напряжения постоянного тока | |
| JP2748478B2 (ja) | 定電圧発生回路 | |
| JPS5914812Y2 (ja) | 定電流回路 |