JPH03213009A - filter device - Google Patents
filter deviceInfo
- Publication number
- JPH03213009A JPH03213009A JP2008620A JP862090A JPH03213009A JP H03213009 A JPH03213009 A JP H03213009A JP 2008620 A JP2008620 A JP 2008620A JP 862090 A JP862090 A JP 862090A JP H03213009 A JPH03213009 A JP H03213009A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- filter
- terminal
- capacitor
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Filters And Equalizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビ信号等を受信する高周波ユニットを構
成するフィルタに関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a filter constituting a high frequency unit that receives television signals and the like.
従来の技術
従来のフィルタ装置は第４図に示すような構成であった
。第４図においてｌは入力端子、２は出力端子、３．４
はバンド切り換え用端子、０１Ｃ２は直流カット用コン
デンサ、Ｃ３〜Ｃｏｏはフィルタｍ成用コンデンサ、Ｌ
１〜Ｌ４はフィルタ構成用コイル、Ｄ１〜Ｄ４はバンド
切り換え用ダイオード、Ｒ１−Ｒ８はバイアス用抵抗で
ある。以下、ダイオードＤＩ、Ｄ２に接続されるフィル
タをフィルタＦＩ＋ ダイオードＤ３．０４ に接続
されるフィルタをフィルタＦ２する。Prior Art A conventional filter device has a configuration as shown in FIG. In Figure 4, l is an input terminal, 2 is an output terminal, 3.4
is a terminal for band switching, 01C2 is a capacitor for DC cut, C3~Coo is a capacitor for filter m formation, L
1 to L4 are filter configuration coils, D1 to D4 are band switching diodes, and R1 to R8 are bias resistors. Hereinafter, the filter connected to the diodes DI and D2 will be referred to as filter FI+, and the filter connected to diode D3.04 will be referred to as filter F2.
以上のように構成されたフィルタ装置について以下その
動作を説明する。まず、端子３に正の適当な直流電圧を
加えた場合について説明する。この時、端子４には直流
電圧は加えない。端子３より電流が抵抗Ｒ３−ダイオー
ドＤ＋−抵抗Ｒ１に流れ、ダイオードＤ＋はオンする。The operation of the filter device configured as described above will be explained below. First, the case where a suitable positive DC voltage is applied to the terminal 3 will be explained. At this time, no DC voltage is applied to terminal 4. Current flows from terminal 3 through resistor R3, diode D+, and resistor R1, and diode D+ is turned on.
同様に、抵抗Ｒ４−ダイオードＤ２−抵抗Ｒ２にも電流
が流れ、ダイオードＤ２はオンする。ダイオードＤ３．
Ｄ４には逆バイアスがかかるため、ダイオードＤ３．Ｄ
４はオフする。よって、入力端子１から入力された信号
群は、ダイオードＤ１−フィルタＦｌ−ダイオードＤ２
を通り、出力端子２より出力される。Similarly, current flows through the resistor R4, the diode D2, and the resistor R2, turning on the diode D2. Diode D3.
Since D4 is reverse biased, diodes D3. D
4 is off. Therefore, the signal group input from input terminal 1 is divided into diode D1-filter Fl-diode D2.
It passes through and is output from output terminal 2.
次に、端子４に正の適当な直流電圧が加えられ、端子３
がオープン状態である場合について説明する。端子３に
正の適当な直流電圧が加えられた場合と同様に、今度は
ダイオードＤ３．Ｄ４がオンし、ダイオードＤｌ、Ｄ２
はオフする。よって信号群はダイオードＤ３−フィルタ
Ｆ２−ダイオードＤ４を流れ、出力端子２より出力され
る。Next, a suitable positive DC voltage is applied to terminal 4, and terminal 3
The case where is in the open state will be explained. As in the case where a suitable positive DC voltage is applied to terminal 3, now diode D3. D4 turns on, diodes Dl and D2
is turned off. Therefore, the signal group flows through diode D3, filter F2, and diode D4, and is output from output terminal 2.
このように、端子３または端子４に正の適当な直流電圧
を加えダイオードＤｈＤ４オン、オフさせることにより
、信号群は、オン状態にあるダイオードＤｌ、Ｄ２また
はＤ３．Ｄ４に接続されたフィルタＦ１またはフィルタ
Ｆ２を流れ、必要な信号群のみを通過させることができ
る。In this way, by applying a suitable positive DC voltage to terminal 3 or terminal 4 to turn diode DhD4 on or off, the signal group is transmitted to the diodes Dl, D2 or D3 . The signal flows through filter F1 or filter F2 connected to D4, allowing only necessary signal groups to pass.
発明が解決しようとする課題
第５図に、第４図においてダイオードＤＩ、Ｄ２がオフ
、ダイオードＤ３．Ｄ４がオン時の等価回路を示す。第
５図において、Ｖ Ｄ ３はダイオードＤ３の順方向電
圧、Ｖ Ｄ ４はダイオードＤ４の順方向電圧、ＲＤ、
はダイオードＤ、の逆バイアス時の抵抗、ＣＤｌはダイ
オードＤ１の逆バイアス時の容量、ＲＤ２はダイオード
Ｄ２の逆バイアス時の抵抗、ＣＤ２はダイオードＤ２の
逆バイアス時の容量である。Problems to be Solved by the Invention FIG. 5 shows that in FIG. 4, diodes DI and D2 are off, and diodes D3 . The equivalent circuit when D4 is on is shown. In FIG. 5, V D 3 is the forward voltage of diode D3, V D 4 is the forward voltage of diode D4, RD,
is the resistance of the diode D at the time of reverse bias, CDl is the capacitance of the diode D1 at the time of reverse bias, RD2 is the resistance of the diode D2 at the time of reverse bias, and CD2 is the capacitance of the diode D2 at the time of reverse bias.
ダイオードＤＩ、Ｄ２に接続されたフィルタＦ１は、ダ
イオードＤ＋ の逆バイアス時の容量ＣＤダイオードＤ
２の逆バイアス時の容量ＣＤ２を介在し、ダイオードＤ
３．Ｄ４のカソード側と接続されている。ダイオードＤ
３．Ｄ４はオンであり、高周波的にはフィルタＦ２に直
接接続されていると考えてよい。ダイオードＤ、の逆バ
イアス時の容量ＣＤ １． コイルＬｌ、 Ｌ２、
コンデンサＣ３〜Ｃ５はトラップを構成する。ここで、
フィルタＦｌ は低域通過フィルタであり、その減衰極
（コイルＬ２゜コンデンサＣ４で構成）の周波数はその
通過周波数より高い方に設定される。更にダイオードＤ
１の逆バイアス時の容量ＣＤ、はＩ ＣＰ Ｆ ） 以
下ノ小容量であり、よって、トラップの共振周波数は、
このダイオードＤ＋の逆バイアス時の容量ＣＤ＋、
コイルＬｌｌ Ｌ１２でほぼ決定される。このため、
このトラップの共振周波数はフィルタＦ１より高い周波
数を通過させるフィルタＦ２の通過帯域内に存在してし
まう。The filter F1 connected to the diodes DI and D2 has a capacitance CD when the diode D+ is reverse biased.
2 through the reverse bias capacitance CD2, and the diode D
3. Connected to the cathode side of D4. Diode D
3. D4 is on and can be considered to be directly connected to filter F2 in terms of high frequency. Capacitance CD of diode D when reverse biased 1. Coil Ll, L2,
Capacitors C3-C5 constitute a trap. here,
Filter Fl is a low-pass filter, and the frequency of its attenuation pole (consisting of coil L2° and capacitor C4) is set higher than its pass frequency. Furthermore, diode D
The capacitance CD at the time of reverse bias of 1 is a small capacitance below ICPF), and therefore, the resonant frequency of the trap is:
The capacitance CD+ of this diode D+ when reverse biased,
It is almost determined by the coil Lll L12. For this reason,
The resonant frequency of this trap exists within the passband of filter F2, which passes frequencies higher than filter F1.
本発明は、このような問題点を解決するもので、通過帯
域内でトラップのないフィルタを設計することを目的と
するものである。The present invention solves these problems and aims to design a filter without traps within the passband.
課題を解決するための手段
この目的を達成するために本発明は、並列接続された第
１．第２のフィルタのうち減衰極を有するフィルタの前
段及び後段のダイオードのうちの一つにコンデンサまた
はコンデンサとダイオードの直列接続体を並列に接続し
たものである。Means for Solving the Problem To achieve this object, the present invention provides first . A capacitor or a series connection body of a capacitor and a diode is connected in parallel to one of the diodes in the front and rear stages of the second filter having an attenuation pole.
作用
この構成においてダイオードに並列にコンデンサを接続
することにより、見かけ上のダイオードの逆バイアス時
の容量が前記コンデンサの容量分だけ増加し、トラップ
の共振周波数は低い方へ移動する。コンデンサの定数を
適切にとることにより受信バンドの通過帯域内ではトラ
ップは存在しなくなり、通過帯域において平坦な周波数
特性をもつフィルタを設計できる。Effect: By connecting a capacitor in parallel to the diode in this configuration, the apparent capacitance of the diode during reverse bias increases by the capacitance of the capacitor, and the resonant frequency of the trap shifts to a lower side. By appropriately setting the constant of the capacitor, traps no longer exist within the passband of the receiving band, making it possible to design a filter with flat frequency characteristics in the passband.
実施例
以下、本発明の一実施例について図面を参照しながら説
明する。第１図は本発明の一実施例による回路図であり
、第１図において１は入力端子、２は出力端子、３．４
はバンド切り換え用端子、ＣＤはトラップの共振周波数
移動用コンデンサである。第１図において第４図と同符
号のものは同一である。以上のように構成されたフィル
タについて以下その動作を説明する。EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram according to an embodiment of the present invention, in which 1 is an input terminal, 2 is an output terminal, 3.4
is a terminal for band switching, and CD is a capacitor for moving the resonance frequency of the trap. In FIG. 1, the same reference numerals as in FIG. 4 are the same. The operation of the filter configured as above will be explained below.
端子４に１２Ｖを加えると抵抗Ｒ６−ダイオードＤ３−
抵抗Ｒ１と電流が流れダイオードＤ３はオンする。同様
にダイオードＤ４もオンする。この時、端子３には直流
電圧を加えないため、ダイオードＤＩ、Ｄ２には電流が
流れない。従ってダイオードＤｌ、Ｄ２はオフである。When 12V is applied to terminal 4, resistance R6 - diode D3 -
A current flows through the resistor R1 and the diode D3 is turned on. Similarly, diode D4 is also turned on. At this time, since no DC voltage is applied to terminal 3, no current flows through diodes DI and D2. Therefore, diodes Dl and D2 are off.
よって入力端子１から入力された信号群はダイオードＤ
３＋ Ｄ４側を流れ、ダイオードＤ３．Ｄ４に接続され
たフィルタＦ２の通過特性を満足する信号群だけが端子
２より出力される。第２図に、第１図においてダイオー
ドＤ、、Ｄ２がオフ、ダイオードＤ３．Ｄ４がオンの等
価回路図を示している。第２図において、Ｖ Ｄ ３は
ダイオードＤ３の順方向電圧、ＶＤ４はダイオードＤ４
の順方向電圧、ＲＤｌはダイオードＤＩの逆バイアス時
の抵抗、ＣＤ１はダイオードＤ１の逆バイアス時の容量
、ＲＤ２はダイオードＤ２の逆バイアス時の抵抗、ＣＤ
２はダイオードＤ２の逆バイアス時の容量である。コイ
ルＬｌ＋ コンデンサＣ３がダイオードＤ１の逆バイ
アス時の容量ＣＤＩを介在し、ダイオードＤ３に接続さ
れている。Therefore, the signal group input from input terminal 1 is connected to diode D.
3+ flows through the D4 side and passes through the diode D3. Only the signal group that satisfies the pass characteristics of filter F2 connected to D4 is output from terminal 2. In FIG. 2, diodes D, , D2 are off in FIG. 1, diodes D3 . An equivalent circuit diagram with D4 on is shown. In FIG. 2, V D 3 is the forward voltage of diode D3, and VD4 is the forward voltage of diode D4.
, RDl is the resistance of diode DI during reverse bias, CD1 is the capacitance of diode D1 during reverse bias, RD2 is the resistance of diode D2 during reverse bias, CD
2 is the capacitance of the diode D2 when it is reverse biased. Coil Ll+ Capacitor C3 is connected to diode D3 via capacitance CDI during reverse bias of diode D1.
トラップがダイオードＤ１の逆バイアス時の容量ＣＤ
Ｉ、 コイルＬｌ、 コンデンサＣ３で形成される。The trap is the capacitance CD when the diode D1 is reverse biased.
It is formed by I, coil Ll, and capacitor C3.
ダイオードＤ１の逆バイアス時の容量ＣＤＩは１ （Ｐ
Ｆ）以下であり、コンデンサＣ３に比べ相当小さいため
、トラップの共振周波数はほぼダイオードＤ１の逆バイ
アス時の容量ＣＤＩとコイルＬ１ とより決定される。The capacitance CDI of diode D1 when reverse biased is 1 (P
F) or less and is considerably smaller than the capacitor C3, so the resonant frequency of the trap is determined approximately by the reverse bias capacitance CDI of the diode D1 and the coil L1.
従って、第２図に示すように、３ ［ＰＦ］程度の小容
量のコンデンサＣＤをダイオードＤ。Therefore, as shown in Figure 2, a capacitor CD with a small capacity of about 3 [PF] is replaced by a diode D.
に並列に接続することにより簡単にトラップの共振周波
数を移動させ、ダイオードＤ３．Ｄ４に接続されたフィ
ルタＦ２の通過帯域内からトラップをとりのぞくことが
できる。The resonant frequency of the trap can be easily shifted by connecting the diodes D3. The trap can be removed from within the passband of filter F2 connected to D4.
第３図は本発明の第２の実施例による回路図である。第
３図において、１は入力端子、２は出力端子、３．４は
バンド切り換え用端子、ＲＤはバイアス用抵抗、ＣＤは
トラップの共振周波数移動用コンデンサ、ＤＤはトラッ
プの共振周波数移動用ダイオードである。第３図におい
て第１図と同符号のものは同一である。端子４に直流電
圧が加えられるとダイオードＤＤはオンになり、見かけ
上ダイオードＤ１に並列にコンデンサＣＤが接続された
ことになり、第１の実施例と同様にトラップはフィルタ
Ｆ２の通過帯域外に移動される。端子４に直流電圧が加
えられない時はダイオードＤＤはオフであり、ダイオー
ドＤＩ には何も接続されていないのと等価になり、バ
ンド間のアイソレーションを確保できる。FIG. 3 is a circuit diagram according to a second embodiment of the present invention. In Figure 3, 1 is an input terminal, 2 is an output terminal, 3.4 is a band switching terminal, RD is a bias resistor, CD is a capacitor for moving the trap's resonance frequency, and DD is a diode for moving the trap's resonance frequency. be. In FIG. 3, the same reference numerals as in FIG. 1 are the same. When a DC voltage is applied to terminal 4, diode DD is turned on, and capacitor CD is apparently connected in parallel to diode D1, and the trap is placed outside the passband of filter F2, as in the first embodiment. will be moved. When no DC voltage is applied to the terminal 4, the diode DD is off, which is equivalent to the diode DI not being connected to anything, and isolation between bands can be ensured.
発明の効果
以上のように本発明によれば、複数のテレビ信号等の信
号群の中から特定の複数の信号を同時に通過させる減衰
極を有するフィルタを並列に接続した回路ブロックにお
いて、前記減衰極を有するフィルタの前段及び後段にダ
イオードを直列に接続し、且つ、少なくとも前記ダイオ
ードのうちの一つにコンデンサまたはコンデンサとダイ
オードの直列接続体を並列に接続することにより、通過
帯域内でトラップのないフィルタを設計することができ
る。Effects of the Invention As described above, according to the present invention, in a circuit block in which filters having attenuation poles that simultaneously pass a plurality of specific signals from a group of signals such as a plurality of television signals are connected in parallel, the attenuation pole By connecting diodes in series in the front and rear stages of a filter having a Filters can be designed.
第１図は本発明の一実施例によるフィルタ装置を示す回
路図、第２図は第１図においてダイオードＤｌ、Ｄ２オ
フ、ダイオードＤ３．Ｄ４オン時における等価回路図、
第３図は本発明の第２の実施例によるフィルタを示す回
路図、第４図は従来の実施例によるフィルタを示す回路
図、第５図は第４図においてダイオードＤＩ、Ｄ２オフ
、ダイオードＤ：］、Ｄ４オン時における等価回路図で
ある。
１・・・・・・入力端子、２・・・・・・出力端子、３
．４・・・・・・バンド切り換え用端子１、ＲＤ・・・
・・・バイアス用抵抗、ＣＤ・・・・・・トラップの共
振周波数移動用コンデンサ、ＤＤ・・・・・・トラップ
の共振周波数移動用ダイオード。FIG. 1 is a circuit diagram showing a filter device according to an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a filter device according to an embodiment of the present invention. Equivalent circuit diagram when D4 is on,
3 is a circuit diagram showing a filter according to a second embodiment of the present invention, FIG. 4 is a circuit diagram showing a filter according to a conventional embodiment, and FIG. 5 is a circuit diagram showing a filter according to a conventional embodiment. : ], is an equivalent circuit diagram when D4 is on. 1...Input terminal, 2...Output terminal, 3
．． 4...Band switching terminal 1, RD...
...Bias resistor, CD...Capacitor for shifting the trap's resonant frequency, DD...Diode for shifting the trap's resonant frequency.
Claims (1)
号を通過させる第１，第２のフィルタを並列に接続する
とともに、前記第１，第２のフィルタの前段及び後段に
ダイオードを直列に接続し、かつ前記第１，第２のフィ
ルタのうち減衰極を有する側のフィルタの前記ダイオー
ドのうちの一つにコンデンサまたはコンデンサとダイオ
ードの直列接続体を並列に接続したことを特徴とするフ
ィルタ装置。First and second filters that pass a plurality of specific signals from a group of signals such as a plurality of television signals are connected in parallel, and diodes are connected in series before and after the first and second filters. and a capacitor or a series connection body of a capacitor and a diode is connected in parallel to one of the diodes of the filter on the side having an attenuation pole among the first and second filters. Device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP862090A JP2924039B2 (en) | 1990-01-18 | 1990-01-18 | Filter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP862090A JP2924039B2 (en) | 1990-01-18 | 1990-01-18 | Filter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03213009A true JPH03213009A (en) | 1991-09-18 |
| JP2924039B2 JP2924039B2 (en) | 1999-07-26 |
Family
ID=11697988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP862090A Expired - Fee Related JP2924039B2 (en) | 1990-01-18 | 1990-01-18 | Filter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2924039B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998031066A1 (en) * | 1997-01-07 | 1998-07-16 | Matsushita Electric Industrial Co., Ltd. | Multilayer filter |
| KR20020080260A (en) * | 2001-04-11 | 2002-10-23 | 이엔아이 테크놀로지, 인코포레이티드 | Dual directional harmonics dissipation system |
| US6587018B1 (en) * | 2001-05-25 | 2003-07-01 | Tropian, Inc. | Notch filter and method |
-
1990
- 1990-01-18 JP JP862090A patent/JP2924039B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998031066A1 (en) * | 1997-01-07 | 1998-07-16 | Matsushita Electric Industrial Co., Ltd. | Multilayer filter |
| US6177853B1 (en) | 1997-01-07 | 2001-01-23 | Matsushita Electric Industrial Co., Ltd. | Multilayer filter with electrode patterns connected on different side surfaces to side electrodes and input/output electrodes |
| US6359531B1 (en) | 1997-01-07 | 2002-03-19 | Matsushita Electric Industrial Co., Ltd. | Multilayer filter with electrode patterns connected on different side surfaces to side electrodes and input/output electrodes |
| US6445266B1 (en) | 1997-01-07 | 2002-09-03 | Matsushita Electric Industrial Co., Ltd. | Multilayer filter having varied dielectric constant regions |
| KR20020080260A (en) * | 2001-04-11 | 2002-10-23 | 이엔아이 테크놀로지, 인코포레이티드 | Dual directional harmonics dissipation system |
| US6587019B2 (en) * | 2001-04-11 | 2003-07-01 | Eni Technology, Inc. | Dual directional harmonics dissipation system |
| US6587018B1 (en) * | 2001-05-25 | 2003-07-01 | Tropian, Inc. | Notch filter and method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2924039B2 (en) | 1999-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5019794A (en) | Bandpass filter having an adjustable bandwidth | |
| US6084486A (en) | Controllable filter and high frequency apparatus using the same | |
| JPH03213009A (en) | filter device | |
| US5157362A (en) | Narrow band notch filter with extended passband | |
| JP3171052B2 (en) | CATV converter | |
| JPS60249436A (en) | Input switching device of receiver | |
| EP0650645A1 (en) | Integrated resonant circuit with temperature compensated quality factor | |
| RU2199817C1 (en) | Piezoelectric filter | |
| JPS6113409B2 (en) | ||
| JPS61227414A (en) | Band variable filter | |
| JP3839123B2 (en) | Tunable frequency variable filter | |
| USRE40292E1 (en) | Bandpass filter | |
| JPH08186481A (en) | Crosstalk elimination circuit for analog switch | |
| JP2535202B2 (en) | Filter switching circuit | |
| KR950000773Y1 (en) | Pass band switching circuit of tunner | |
| JPS58141637U (en) | RF switch circuit | |
| JPS5961284A (en) | Band switching type video intermediate frequency wave circuit | |
| JP2001094377A (en) | High frequency device | |
| JPH0139002Y2 (en) | ||
| JP2808626B2 (en) | AC line filter | |
| JPS595714A (en) | Band-pass filter | |
| JPH04186910A (en) | equalization filter | |
| JPH08148958A (en) | Filter circuit | |
| JPH0543545Y2 (en) | ||
| JPH0635543Y2 (en) | Equalizer circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |