JPH03213031A - データ通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、一対の通信局間でシリアルデータ又はパラレ
ルデータを相互に伝送する方式に関し、特にコンテンシ
ョン方式の伝送制御を採用したデータ通信方式に関する
ものである。

（従来の技術） 一対の情報機器（例えばコンピュータシステム）間で相
互にデータ通信を行なう場合、双方の機器から送信要求
が発せられることによるコンテンツ、ンを回避オスため
一デークｆＰ逆信すべ去士届＾データを受信する従局を
決定する必要がある。又、主局と従局が決定した後は、
データを確実に送受信するために、主局と従局で互いに
同期をとる必要がある。

第２３図及び第２４図は一般にＧＰ−ｒＢと呼ばれる従
来のデータ通信方式を示している。

該通信方式に於いては、主局と従局を決定するためのコ
マンドを作成するコントローラが装備され、第２３図に
示す如くコントローラから従局（受信側）への制御信号
ＡＴＮ及びＤＡＹ、従局から主局（送信側）への制御信
号ＮＲＦＤ及びＮＤＡＣによる所定のシーケンスを経て
、コントローラがコマンドデータＤＩＯＩ〜８を従局（
受信側）へ送出し、従局がこれを認識した後、初めてデ
ータの送受信が開始される。

送受信に於いては第２４図に示す如く、主局から従局へ
送られる制御信号ＡＴＮ、従局から主局へ送られる制御
信号ＮＲＦＤ及びＮＤＡＣによる３線ハンドシエイクに
−よって同期がとられつつ、主局から従局ヘデータＤＩ
ＯＩ〜８が伝送される。

（解決しようとする課題） しかし、従来のデータ通信方式に於いては、第２３図に
示す如く主局と従局を決定するためのシーケンスが複雑
で、その実行に時間がかかるばかりでなく、データ伝送
に於いては、第２４図に示す様に各制御信号の立下り及
び立上りの一対を一つの状態変化と捉える所謂４工ツジ
式のハンドシェイクが行なわれ、データ伝送周期は、制
御信号の状態値変化の周期（立下りから立上りまでの期
間）の２倍となっていたから、データ伝送に時間がかか
り、コンピュータの高速処理に応じた高速の通信を行な
うことが出来ない問題があった。

本発明の目的は、何れか一方の局が主局を宣言した後、
他方の局が従局を承諾して、これを主局が認識するまで
の一連のシーケンスが極めて単純で、そのシーケンスの
実行時間が極めて短いデータ通信方式を提供することで
ある。

又、本発明の他の目的は、データ伝送の際に、制御信号
の立下り、立上りを夫々−つの状態変化として捉える所
謂２工ツジ式のハンドシェイクを採用することによって
、制御信号の状態変化周期（立下りから立上りまでの期
間）とデータの伝送周期を同一として、高速のデータ伝
送を行なうことが出来るデータ通信方式を提供すること
である。

（課題を解決する為の手段） 本発明に係るデータ通信方式は、少なくとも４本の信号
線で相互に接続された一対の通信機器間で、任意の一方
の機器が送信側の主局、他方の機器が受信側の従局とな
って、双方向のデータ通信を行なう方式である。前記４
本の信号線中、２本の信号線は主局から従局への第１制
御信号ＣＬ　Ｋ　ＯＵＴ及び第２制御信号ＳＴＳＯＵＴ
の送信用に使用すると共に、残りの２本の信号線は従局
から主局への第３制御信号ＣＬＫＩＮ及び第４制御信号
ＳＴＳＩＮの受信用に使用する。

主局と従局を決定するための同期フェーズを経た後、主
局から従局へのデータ伝送を開始する。

同期フェーズは、第１乃至第４制御信号が同一の状態値
に設定された初期状態から、第１及び第２制御信号をと
もに状態変化させる第１ステップと、第１ステップの実
現を前提として第３及び第４制御信号の何れか一方又は
双方を状態変化させる第１ステップと、第１ステップの
実現を前提として第１及び第２制御信号の何れか一方を
もとの状態変化させる第２ステップと、第２ステップの
実現を前提として第３及び第４制御信号をもとの状態に
戻す第３ステップとから構成され、第３ステップが実現
されたときにのみ伝送フェーズへ遷移する。

又、４本の制御信号線とデータバスで相互に接続された
一対の通信機器間でパラレルデータの双方向通信を行な
う場合、伝送フェーズにおいては、前記同期フェーズの
第４ステップ完了時の第１乃至第４制御信号の状態を初
期状態としてデータ伝送を開始すると共に、第１制御信
号ＣＬＫＯＵＴを一定周期で状態変化させつつ、該第１
制御信号の状態変化を前提として第３制御信号ＣＬＫＩ
Ｎを状態変化せしめ、該第３制御信号の状態変化と同期
してデータ伝送を継続する。

更に又、４本の信号線で相互に接続された一対の通信機
器間でシリアルデータの双方向通信を行なう場合、伝送
フェーズでは、前記第２制御信号ＳＴＳＯＵＴの信号線
をシリアルデータの伝送に使用して、前記同期フェーズ
の第４ステップ完了時の第１乃至第４制御信号の状態を
初期状態としてデータ伝送を開始すると共に、第１制御
信号ＣＬＫＯＵＴを一定周期で状態変化させつつ、該第
１制御信号の状態変化を前提として第３制御信号ＣＬＫ
ＩＮを状態変化せしめ、該第３制御信号の状態変化と同
期してデータ伝送を継続する。

（作　用） 同期フェーズにおいて、一方の通信局（主局）がデータ
を送出せんとする場合、第１ステップが実行され、これ
によって主局から従局へ主局宣言コマンドが送られるこ
とになる。従局がこのコマンドを承諾すると、第１ステ
ップが実行され、これによって主局は従局の承諾状態を
検知する。次に第２ステップが実行され、主局から従局
へ送信開始要求コマンドが送られることになる。従局が
このコマンドを承諾すると、第３ステップが実行され、
これによって主局は従局の受信準備完了状態を検知する
。

コンテンションが発生した場合、或いは第１ステップか
ら第３ステップの実行の過程で同期不良が発生した場合
は、各制御信号が初期状態へ戻って、再度同期フェーズ
が実行され、コンテンションを解消する。

同期フェーズから伝送フェーズへ遷移する際は、同期フ
ェーズの完了時における各制御信号の状態をそのまま伝
送フェーズにおける初期状態とし、伝送フェーズへの遷
移と同時にシリアルデータ又はパラレルデータの伝送が
開始される。

伝送フェーズにおいては、第１制御信号ＣＬＫＯＵＴと
第３制御信号ＣＬＫＩＮとの２エツジノλンドシエイク
が行なわれ、第１制御信号の状態値変化と同一周期でデ
ータ伝送が行なわれる。

また、伝送フェーズにおいては、第２制御信号ＳＴＳＯ
ＵＴ及び第４制御信号ＳＴＳＩＮの双方が同一状態値に
維持されるから、同期フェーズの４つのステップで形成
される制御信号パターンが伝送フェーズで出現すること
はなく、従って確実なデータ伝送が保証される。

（発明の効果） 本発明に係るデータ通信方式によれば、同期フェーズが
極めて単純な４つのステップで構成されているから、そ
の実行時間が短く、迅速な伝送フェーズへの移行が可能
である。

また、伝送フェーズで−は、第１制御信号の状態変化と
同一周期でデータ伝送が行なわれるから、従来の４エツ
ジハンドシエイクを用いたデータ伝送に比べて伝送速度
が高速化される。

（実施例） 以下、パラレルデータを伝送する第１実施例とシリアル
データを伝送する第２実施例につき、図面に沿って詳述
する。

尚、実施例は本発明を説明するためのものであって、特
許請求の範囲に記載の発明を限定し、或は範囲を減縮す
る様に解すべきではない。

〔第１実施例〕 第１図は、本発明に係るデータ通信方式によって一対の
コンピュータシステム（１）（２）を結合した例を示し
ており、各コンピュータシステムは夫々、ＣＰＵ（３）
及びメモリ（４）からなるコンピュータ本体と所定の通
信プロトコルを実行する通信制御回路（５）とから構成
される。

両コンピュータシステム（１）（２）の通信制御回路（
５）（５）は４本の制御線と８ビツトのデータバスＤＴ
ＰＯＲＴを介して互いに連結されている。４本の制御線
が接続される端子は、主局宣言を表わす制御信号ＣＬＫ
ＯＵＴ及びＳＴＳＯＵＴを出力すべき２つの出力端子と
、従局承諾を表わす制御信号ＣＬＫＩＮ及びＳＴＳＩＮ
が入力されるべき２つの入力端子から構成される。

通信制御回路（５）は１チツプＬＳＩから形成され、第
２図に示す如くデータバスバッファ（６）、リード／ラ
イトロジック（７）、コントロールロジック（８）及び
データボート（９）の４つのブロックから構成される。

データバスバッファ（６）は前記ＣＰＵ（３）とのイン
ターフェースを司どるもので、リード／ライトロジック
（７）からのデータ方向制御信号及びＥＮＡＢＬＥ信号
により、ＣＰＵと内部バスとの間のデータ交換、データ
保持を行なうものであり、これによって通信制御回路（
５）とＣＰ　Ｕ　（３）の非同期な動作を可能としてい
る。リード／ライトロジック（７）は、ＣＰＵ（３）に
よる制御の下でＣＰＵからのデータＤＯ〜Ｄ７をデータ
ボート（９）を経てデータバスＤＴＰＯＲＴへ送出し、
或いは逆に取り込むことを目的として、データバスバッ
ファ（６）及びデータボート（９）を制御するものであ
る。データボート（９）は内部バスと外部機器とのデー
タ交換、データ保持を行なうものであり、必要に応じて
信号のレベル変換等を行なう。

コントロールロジック（８）は、後述のアイドル、同期
及び伝送の３つのフェーズを管理制御するものであって
、第３図に示す様にフェーズコントロールユニット（１
０）、カウンターユニット（１１）及びバスコントロー
ルユニット（１２）の３つのブロックから構成される。

バスコントロールユニット（１２）は信号のレベル変換
、４本の制御信号線の制御及びサンプリングを行なうも
のである。フェーズコントロールユニット（１０）は前
記各フェーズにおける通信制御、フェーズ間の移行制御
のための一連の手続（第１２図乃至第１６図参照）を実
行するもので、必要に応じてバスコントロールユニット
（１２）の制御、カウンターユニット（１１）の起動を
行なう。カウンターユニット（１１）は前記各フェーズ
のタイムアウト検知のための時間監視を行なうものであ
る。

伝送制御に際して形成される通信プロトコルは第４図（
ａ　）（ｂ　）に示す如く、アイドルフェーズ、同期フ
ェーズ、及び伝送フェーズの３つの基本フェーズで構成
される。アイドルフェーズは、自局の送信要求がない場
合に相手局からの受信要求を監視する状態である。同期
フェーズは、主局（送信側）と従局（受信側）の決定を
すると共に、その後の伝送フェーズにてデータを確実に
通信するための主局、従局間のタイミング調整を行なう
状態であり、両局ともアイドルフェーズにある状態から
主局が従局に受信依頼を通知することによって開始する
。伝送フェーズは２局間で取り決めた個数のデータフレ
ームを送受信するための状態で、同期フェーズにて前記
タイミング調整か完了（以下、同期確立という）した後
に開始する。

第５図は、主局から従局へのデータ伝送（送信）、従局
から主局へのデータ伝送（受信）を行なう場合のフェー
ズ遷移を示している。アイドルフェーズにて受信要求が
出されると受信同期フェーズへ遷移し、送信要求が出さ
れると送信同期フェーズへ遷移する。受信或いは送信同
期フェーズにて同期不良が発生するとアイドルフェーズ
へ戻る。受信同期フェーズ或いは送信同期フェーズで同
期が確立すると、受信伝送フェーズ或いは送信伝送フェ
ーズへ遷移する。受信或いは送信伝送フェーズにて伝送
が終了し、又はタイムアウトが発生するとアイドルフェ
ーズへ戻る。これらのフェーズ遷移を実現するための手
続については後述する。

以下、アイドルフェーズ、同期フェーズ及び伝送フェー
ズにおける各制御信号の変化について説明する。

アイドルフェーズ 第６図（ａ）中の１６の印で示す如く、自局は送信の意
志かない場合は制御信号ＣＬＫＯＵＴ及び５ＴＳＯｔＪ
Ｔをともに１に設定し、その状態で外部からの基準クロ
ックに同期したタイミングで相手局からの制御信号ＣＬ
ＫＩＮ及びＳＴＳＩＮの状態を調査し、両方ともＯでな
ければ相手局からの受信要求もないと判断し、アイドル
フェーズを継続する。図中の２．の印で示す如（ＣＬＫ
ＩＮ及びＳＴＳ　Ｉ　Ｎがともに０となったときは、相
手局からの受信要求の可能性があるため、受信同期フェ
ーズに遷移する。尚、第６図（ａ）にて括弧書きの制御
信号は相手局にとっての制御信号の種類を表わしており
、以下の説明及び他の図においても同様とする。

又、自局からの送信要求がある場合は、第６図（ｂ）中
の２の印で示す如＜　、ＣＬＫＩＮ及びＳＴＳＩＮがと
もに１であることを前提に、ＣＬＫＯＵＴ及びＳＴＳＯ
ＵＴをともに０に設定する。但し、ＣＬＫ　Ｉ　Ｎ及び
ＳＴＳＩＮがともに１でない場合には、ＳＴＳＯＵＴは
ノ１イインピーダンス状態を維持しく図示省略）、デー
タボート上での信号衝突を回避する。

互班ユ王ニス 第７図中の１．０印で示す如く、従局（受信側）は受信
状態で制御信号（ＣＬＫＩＮ）及び（ＳＴＳＩＮ）がと
もに０となるのを待って、その確認応答として制御信号
（ＣＬＫＯＵＴ）を１、（ＳＴＳＯＵＴ）を０とする。

図中の２の印で示す如く、主局（送信側）は、ＣＬＫＩ
Ｎが１であって且つＳＴＳＩＮがＯに移行したとき、受
信側が伝送開始シーケンスを認識したとみなして、ＣＬ
ＫＯＵＴを１．ＳＴＳＯＵＴを０に設定する。一定時間
内にＣＬＫＩＮが１．ＳＴＳＩＮがＯにならない場合は
アイドルフェーズに遷移する。更に図中の３．の印で示
すように、受信側は、（ＣＬＫＩＮ）が１、（ＳＴＳＩ
Ｎ）が０となるのを待って、伝送フェーズ移行準備完了
通知の意味で（ＣＬＫＯＵＴ）及び（ＳＴＳＯＵＴ）を
ともに１に設定する。

一定時間内に上記の状態にならず、或いは他の状態を検
出した場合はアイドルフェーズへ遷移する。

尚、両局が同時に送信を開始せんとしてコンテンション
が発生し、タイムアウトとしてアイドルフェーズへ移行
した場合は、両局が同相同周期の基準クロックを使用す
るわけではないので、再度同期フェーズを実行すること
によってコンテンションは解消される。

上記同期フェーズは、４つの制御信号ＣＬＫＯＵＴ。

ＳＴＳＯＵＴ、　ＣＬＫＩＮ及びＳＴＳＩＮの状態変化
によるパターンマツチングとして捉えることが出来、所
定のパターンマツチングが得られたとき、同期が確立す
ることになる。

又、４つの信号線のパターンには特別な意味が付与され
ている。即ち、第１０図（ａ）（ｂ）に示す様に■の時
点（アイドルフェーズ）から■の時点（同期フェーズ）
への移行（第１ステップ）において、ＣＬＫＯＵＴ及び
ＳＴＳＯＵＴを１からＯに変化させることによって、主
局宣言コマンドか形成され、一方の局が主局宣言を為し
たことが表わされる。次に、Ｈの時点から■の時点への
移行（第１ステップ）において、（ＣＬＫＯＵＴ）を１
に維持したまま、（ＳＴＳＯＵＴ）を１からＯへ変化さ
せることによって、従局承諾ステータスが形成され、従
局の承諾を表わす。更に■の時点から■の時点への移行
（第２ステップ）において、ＳＴＳＯＵＴをＯに維持し
たまま、ＣＬＫＯＵＴをＯから１へ変化させることによ
って、送信開始要求コマンドが形成され、主局が送信開
始を要求したことが表わされる。更に又、■の時点から
■の時点への移行（第３ステップ）において、（ＣＬＫ
ＯＵＴ）を１に維持したまま、（ＳＴＳＯＵＴ）をＯか
ら１に変化させることによって、従局準備完了ステータ
スが形成され、従局の受信準備完了（同期確立）を表わ
すのである。

前記コマンド及びステータスは、夫々２つの制御信号か
ら形成されているから、制御線の電気特性によってスレ
ッショルドレベルに達するまでの時間に差が生じた場合
にも、誤認による事故は効果的に防止される。

又、主局宣言コマンド及び従局承諾ステータスのみらな
らず、送信開始要求コマンド及び受信準備完了ステータ
スの形成によって同期確立が達成されているから、コン
テンションが発生した場合にも誤認によるデータ伝送は
確実に防止されることになる。

尚、同期フェーズにおける４つの制御信号の同期パター
ンとしては、第１０図（ａ’）（ｂ）に示すものを含め
て原理的には３６種類あり得るが、初期条件値及び終了
条件値を考慮し、更に後述の伝送フェーズにおいて出現
する可能性のないパターンを選定する必要がある。この
条件を満たすパターンとしては、第１０図（ａ　）（ｂ
　）に示すもの以外に、第１１図（ａ　）（ｂ　）に示
すパターンが採用可能である。

伝夫しスミ二二× データの伝送は第８図に示す如く主局（送信側）が送出
する制御信号ＣＬＫＯＵＴと従局（受信側）が送出する
制御信号ＣＩＪＩＮのハンドシェイクに同期して行なわ
れる。

同期フェーズを正常に通過して、制御信号ＣＬＫＩＮ及
びＳＴＳＩＮかともに１となって伝送開始条件が整うと
、図中の１．に示す様に、送信側はＣＬＫＯＵＴをＯに
設定すると共に、ＤＴＰＯＲＴに該当ビットを出力する
。受信側は同図の２に示す様に（ＣＬＫＩＮ）がＯとな
るのを待って、（ＤＴＰＯＲＴ）から該当ビットを取り
出し、（ＣＬＫＯＵＴ）を０に設定する。送信側は、３
に示す様にＣＬＫＩＮがＯとなるのを待って、ＣＬＫＯ
ＵＴを１に設定すると共に、ＤＴＰＯＲＴに該当ビ・ノ
ドを出力する。受信側は、４．に示す様に（ＣＬＫＩＮ
）が１となるのを待って、（ＤＴＰＯＲＴ）から該当ビ
ットを取り出し、（ＣＬＫＯＵＴ）を１に設定する。以
上のシーケンスを繰返すことによって次々とデータが伝
送されるのである。この過程で、送信側は、５．に示す
様にＳＴＳＩＮがＯに変化したとき、送信アポートとす
る。

受信側は、６゜に示す様に（ＳＴＳＩＮ）が１になった
とき、相手の送信完了とみなす。

第９図は、上記のアイドルフェーズから同期フェーズを
経て、主局から従局への伝送フェーズへ遷移し、更に同
期フェーズを経て従局から主局への伝送フェーズへ至る
一連のシーケンスを示している。図示の如く、制御信号
の状態変化の僅か２周期で同期が確立し、その後の伝送
フェーズへ９移行は淀みなく行なわれ、然も伝送フェー
ズにおけるデータ伝送は制御信号の状態変化周期と同一
の周期で行なわれており、極めて高速のデータ伝送が実
現がされている。

以下、第１３図乃至第１７図のフローチャートに沿って
第３図のフエーズコントロールユニット（１０）に登録
されている手続について説明する。

第１２図に示す様にアイドルフェーズでは、ＣＰＵから
の信号が送信要求か否か判断（１５）　Ｌ、ＹＥＳであ
れば送信同期フェーズへ遷移し、Ｎｏの場合は、ＣＬＫ
ＯＵＴ及びＳＴＳＯＵＴがともにＯか否か判断（１６）
する。Ｎｏの場合は前記判断（１５）に戻り、ＹＥＳの
場合は受信同期フェーズへ遷移する。

送信同期フェーズにおいては、第１３図に示す様にステ
ート監視タイマーをスタートした後、該タイマーのタイ
ムアツプを監視しつつ、ＣＬＫＩＮ及びＳＴＳＩＮがと
もに１であるか否かを判断（１７）　Ｌ、ＹＥＳの場合
は、ＣＬＫＯＵＴ及びＳＴＳＯＵＴをともにＯに設定す
る。その後、ステート監視タイマーによるタイムアツプ
を監視しつつ、ＣＬＫＩＮか１でＳＴＳＩＮが０である
か否かを判断（１８）　Ｌ、ＹＥＳの場合はＣＬＫＯＵ
Ｔを１．ＳＴＳＯＵＴをＯに設定する。更にステート監
視タイマーによるタイムアツプを監視しつつ、ＣＬＫＩ
Ｎ、　ＳＴＳＩＮともに１か否かを判断（１９）　Ｌ、
ＹＥＳの場合は送信伝送フェーズへ移行する。

一方、受信同期フェーズに於いては、第１４図に示す如
くステート監視タイマーによるタイムアツプを監視しつ
つ、（ＣＬＫＩＮ）、（ＳＴＳＩＮ）ともにＯか否かを
判断（２０）　Ｌ、ＹＥＳの場合は（ＣＬＫＯＵＴ）を
１、（ＳＴＳＯＵＴ）をＯとする。次にステート監視タ
イマーによるタイムアツプを監視しつつ、（ＣＬＫＩＮ
）か１で（ＳＴＳＩＮ）がＯか否かを判断（２１）Ｌ、
ＹＥＳの場合は（ＣＬＫＯＵＴ）、（ＳＴＳＯＵＴ）を
ともに１とした後、受信伝送フェーズへ遷移する。

第１５図の如く送信伝送フェーズ１では、ステート監視
タイマーによるタイムアツプを監視しつつ、ＣＬＫＩＮ
、　ＳＴＳＩＮがともに１であるか否かを判断（２２）
　Ｌ、ＹＥＳの場合はデータ送出後、ＣＬＫＯＵＴ。

ＳＴＳＯＵＴをＯに設定する。その後、送信伝送フェー
ズ２では、タイムアツプ監視の下、ＣＬＫＩＮが０．Ｓ
ＴＳＩＮが１か否かを判断（２３）Ｌ、ＹＥＳの場合は
データ送出後、ＣＬＫＯＵＴを１．ＳＴＳＯＵＴをＯに
設定した後、タイムアツプ監視の下における前記判断（
２２）に戻る。

一方、受信伝送フェーズ１では第１６図の如く、タイム
アツプ監視の下、（ＣＬＫＩＮ）、（ＳＴＳＩＮ）かと
もに０であるか否かを判断（２４）Ｌ、Ｙ　Ｅ　Ｓの場
合はデータ取込み後、（ＣＬＫＯＵＴ）をＯ，（ＳＴＳ
ＯＵＴ）を１に設定する。その後、受信伝送フェーズ２
では、タイムアツプ監視の下、（ＣＬＫＩＮ）が１、（
ＳＴＳＩＮ）がＯか否かを判断（２５）　Ｌ、ＹＥＳの
場合はデータ取込み後、（ＣＬＫＯＵＴ）、（ＳＴＳＯ
ＵＴ）をともに１に設定した後、タイムアツプ監視の下
における前記判断（２４）に戻る。

以上の手続によって第５図に示すフェーズ遷移及び各フ
ェーズにおける動作が実現されることになる。

〔第２実施例〕 本実施例は、第１７図に示す如く一対の通信制御回路（
５０）　（５０）を連結する４本の制御信号線ＣＬＫＯ
ＵＴ、　ＣＬＫＩＮＳＳＴＳＯＵＴ及びＳＴＳＩＮによ
る同期確立の後、１本の信号線ＳＴＳＯＵＴ　（ＳＴＳ
ＩＮ）をデータ線として利用して、１６ビツトを１フレ
ームとするシリアルデータの伝送を行なうものである。

尚、本実施例では、前記第１実施例とは信号状態値”１
”と”０”の論理関係が逆に設定されている。

ハードウェアの構成は第１実施例と路間−であるが、シ
リアル伝送であるから、第２図に示すデータポート（９
）は不要である。

アイドルフェーズ及び同期フェーズは、論理関係が逆で
あることを除いて前記第１実施例における第６図（ａ　
）（ｂ　）及び第７図に示すシーケンスと全く同一のシ
ーケンスが実行される。

例えば同期フェーズでは第１８図に示す如く、送信側が
ＣＬＫＯＵＴ及びＳＴＳＯＵＴを０に設定した後、図中
の１．に示す様にＣＫＬＩＮ及びＳＴＳＩＮがともに０
であるこを確認して、ＣＬＫＯＵＴ及びＳＴＳＯＵＴを
ともに１に設定する。次に受信側は（ＣＬＫＩＮ）及び
（ＳＴＳＩＮ）がともに１となるのを待って、図中２の
様に確認応答として（ＣＬＫＯＵＴ）及び（ＳＴＳＯＵ
Ｔ）を１に設定する。その後、送信側は、ＣＬＫＩＮ及
びＳＴＳＩＮがとも１に移行したとき、受信側が伝送開
始シーケンスを認識したとみなし、ＣＬＫＯＵＴ及びＳ
ＴＳＯＵＴを１に設定する。

一定時間経過しても変化がなければ回線断とみなす。又
、ＣＬＫＩＮ及びＳＴＳ　Ｉ　Ｎがともに１とならず、
他の状態となった場合はプロトコルエラーであると判断
して、アイドルフェーズに移行する。更に、受信側は、
（ＣＬＫＩＮ）がＯ，（ＳＴＳＩＮ）が１となるのを待
って、伝送フェーズ移行準備完了通知の意味で（ＣＬＫ
ＯＵＴ）、（ＳＴＳＯＵＴ）をともにＯに設定するので
ある。

データ伝送フェーズでは第１実施例とは異なるシーケン
スが実行される。ビット伝送は、第１９図に示す如く送
信側が送出するＣＬＫＯＵＴと受信側が送出するＣＬＫ
ＩＮのハンドシェイクに同期して行なわれ、偶数ビット
はＣＬＫＯＵＴの立上りに、奇数ビットは立下りに同期
して転送される。

ＣＬＫＩＮ、　ＳＴＳＩＮがともにＯとなって伝送開始
条件が整うと、送信側は、ＣＬＫＴＮがＯとなるのを待
って、ＣＬＫＯＵＴを１に設定すると共に、ＳＴＳＯＵ
Ｔに該当ビットを出力する。受信側は（ＣＬＫＩＮ）が
１となるのを待って、（ＳＴＳＩＮ）から該当ビットを
取り出し、（ＣＬＫＯＵＴ）を１に設定する。次に送信
側はＣＬＫｒＮが１となるのを待って、ＣＬＫＯＬＩＴ
を０に設定すると共に、ＳＴＳＯＵＴに該当ビットを出
力する。更に受信側は、（ＣＬＫＩＮ）がＯとなるのを
待って、（ＳＴＳＩＮ）から該当ビットを取り出し、（
ＣＬＫＯＵＴ）をＯに設定する。

受信側の信号（ＳＴＳＯＵＴ）は１フレームの受信開始
時点で１に設定し、受信終了で０に設定する。

第２０図は、上記のシーケンスに従ってアイドルフェー
ズから同期フェーズを経て伝送フェーズへ至り、更に同
期フェーズへ遷移している信号例を示している。前記第
１実施例と同様に、制御信号の僅か２周期で同期が確立
し、その後の伝送フェーズへの移行は淀みなく行なわれ
、然も伝送フェーズにおけるデータ伝送は、制御信号の
状態変化周期と同一の周期で行なわれ、極めて高速（例
えば６０　Ｋｂｐｓ）のデータ伝送が実現がされている
。

本実施例において前記フェーズコントロールユニット（
１０）に登録されている手続は、同期フェーズでは第１
３図及び第１４図の示すものと同じである。以下、第２
１図及び第２２図に沿って伝送フェーズにおける手続に
ついて説明する。

第２１図に示す様に送信伝送フェーズ１では、ステート
監視タイマーによるタイムアツプを監視しつつ、ＣＬＫ
ＩＮ、　ＳＴＳＩＮがともに１であるか否かを判断（２
６）　Ｌ、ＹＥＳの場合はＳＴＳＯＵＴにデータ送出後
、ＣＬＫＯＵＴを０に設定する。その後、送信伝送フェ
ーズ２では、タイムアツプ監視の下、ＣＬＫＩＮが０．
ＳＴＳＩＮが１か否かを判断（２７）　Ｌ、ＹＥＳの場
合はＳＴＳＯＵＴにデータを送出し、ＣＬＫＯＵＴを１
０に設定した後、タイムアツプ監視の下における前記判
断（２６）に戻る。

一方、受信伝送フェーズ１では第２２図の如く、タイム
アツプ監視の下、（ＣＬＫｒＮ）が０であるか否かを判
断（２８）　Ｌ、ＹＥＳの場合は（ＳＴＳＯＵＴ）から
データを取り込んだ後、（ＣＬＫＯＵＴ）をＯに設定す
る。

その後、受信伝送フェーズ２では、タイムアツプ監視の
下、（ＣＬＫＩＮ）が１か否かを判断（２９）Ｌ、ＹＥ
Ｓの場合は（ＳＴＳＯＵＴ）からデータを取り込み、（
ＣＬＫＯＵＴ）を１に設定した後、タイムアツプ監視の
下における前記判断（２８）に戻る。

以上の手続の実行によって第５図に示すフェーズ遷移、
前述の各フェーズにおけるデータ通信か実現されるので
ある。尚、第１実施例と同様に同期フェーズの信号パタ
ーンは伝送フェーズにおいて発生することはなく、従っ
てデータ伝送中に誤動作を起こすことはない。

上記データ通信方式に於いては、主局宣言から従局承諾
、主局の送信開始要求を経て従局の受信準備完了に至る
までの一連のシーケンスが極めて単純であるから、その
シーケンスの実行時間が従来に比べて大きく短縮される
ばかりでなく、シーケンスの実行を論理回路で実現する
場合、回路構成が簡易となる。

又、データ伝送の際に２エツジハンドシエイクを採用す
ることによって、制御信号の周期とデータの伝送周期を
同一としているから、高速のデータ伝送が可能である。

上記実施例の説明は、本発明を説明するためのものであ
って、特許請求の範囲に記載の発明を限定し、或は範囲
を減縮する様に解すべきではない。

又、本発明の各部構成は上記実施例に限らず、特許請求
の範囲に記載の技術的範囲内で種々の変形が可能である
ことは勿論である。

例えば第１２図乃至第１６図、第２１図及び第２２図に
示す手続はソフトウェアで実現しているが、これをハー
ドウェアで実現することも可能である。

【図面の簡単な説明】

第１図乃至第１６図は本発明をパラレル伝送に実施した
例を示し、第１図は全体の機器構成を示すブロック図、
第２図は通信制御回路の構成を示すブロック図、第３図
はコントロールロジックの回路構成を示すブロック図、
第４図はフェーズの移行を示すタイムチャート、第５図
は各フェーズ間の遷移図、第６図（ａ）及び（ｂ）はア
イドルフェーズにおける信号の変化を示すタイムチャー
ト、第７図は同期フェーズにおける信号の変化を示すタ
イムチャート、第８図は伝送フェーズにおける信号の変
化を示すタイムチャート、第９図はアイドルフェーズか
ら伝送フェーズへ至る信号の変化を示すタイムチャート
、第１０図（ａ）は同期フェーズにおける信号の状態値
の変化を示すタイムチャート、第１０図（ｂ）は同上の
変化を表わす図表、第１１図（ａ）は第１０図（ａ）に
対応する他の状態値変化例を示すタイムチャート、第１
１図（ｂ）は同上の変化例を表わす図表、第１２図乃至
第１６図は各フェーズにおける動作を表わすフローチャ
ート、第１７図乃至第２２図は本発明をシリアル伝送に
実施した例を示し、第１７図は信号線の構成を説明する
ブロック図、第１８図は同期フェーズにおける信号の変
化を示すタイムチャート、第１９図は伝送フェーズにお
ける信号の変化を示すタイムチャート、第２０図はアイ
ドルフェーズから伝送フェーズへ至る信号の変化を示す
タイムチャート、第２１図及び第２２図は伝送フェーズ
における動作を示すフローチャート、第２３図及び第２
４図は従来方式における信号の変化を示すタイムチャー
トである。 （１）（２）・・・コンピュータシステム（５）（５０
）・・・通信制御回路 ＣＬＫＯＵＴ、　ＣＬＫＩＮＳＳＴＳＯＵＴ、　ＳＴＳ
ＩＮ・・・制御信号箒２ 図 Ｔ（ＣＬＫＩＩ＋） ゴ（ＳＴＳＩＩ；） （ＣＩＪＯＩＩＴ） （ｉｓ（ｉＵＴ） 箒７図 フェーズ同期フェーズ　　　　　　伝送フェーズ　　　
　　　　同期フェーズ　　伝送フェーズ□（損−ば）□
＝（ば−町） 第９■ 第１７図

Claims (3)

【特許請求の範囲】
1. （１）少なくとも４本の信号線で相互に接続された一対
   の通信機器間で、任意の一方の機器が送信側の主局、他
   方の機器が受信側の従局となって、双方向のデータ通信
   を行なう方式であって、前記４本の信号線中、２本の信
   号線は主局から従局への第１制御信号ＣＬＫＯＵＴ及び
   第２制御信号ＳＴＳＯＵＴの送信用に使用すると共に、
   残りの２本の信号線は従局から主局への第３制御信号Ｃ
   ＬＫＩＮ及び第４制御信号ＳＴＳＩＮの受信用に使用し
   、主局と従局を決定するための同期フェーズを経た後、
   主局から従局へのデータ伝送を開始し、同期フェーズは
   、第１乃至第４制御信号が同一の状態値に設定された初
   期状態から、第１及び第２制御信号をともに状態変化さ
   せる第１ステップと、第１ステップの実現を前提として
   第３及び第４制御信号の何れか一方又は双方を状態変化
   させる第２ステップと、第２ステップの実現を前提とし
   て第１及び第２制御信号の何れか一方をもとの状態に戻
   す第３ステップと、第３ステップの実現を前提として第
   ３及び第４制御信号をもとの状態に戻す第４ステップと
   から構成され、第４ステップが実現されたときにのみ伝
   送フェーズへ遷移することを特徴とするデータ通信方式
   。
2. （２）４本の制御信号線とデータバスで相互に接続され
   た一対の通信機器間で、任意の一方の機器が送信側の主
   局、他方の機器が受信側の従局となって、パラレルデー
   タの双方向通信を行なう方式であって、前記４本の制御
   信号線中、２本の信号線は主局から従局への第１制御信
   号ＣＬＫＯＵＴ及び第２制御信号ＳＴＳＯＵＴの送信用
   に使用すると共に、残りの２本の信号線は従局から主局
   への第３制御信号ＣＬＫＩＮ及び第４制御信号ＳＴＳＩ
   Ｎの受信用に使用し、主局と従局を決定するための同期
   フェーズを経た後、主局から従局へデータを伝送する伝
   送フェーズへ遷移し、同期フェーズは、第１乃至第４制
   御信号が同一の状態値に設定された初期状態から、第１
   及び第２制御信号をともに状態変化させる第１ステップ
   と、第１ステップの実現を前提として第３及び第４制御
   信号の何れか一方又は双方を状態変化させる第２ステッ
   プと、第２ステップの実現を前提として第１及び第２制
   御信号の何れか一方をもとの状態に戻す第３ステップと
   、第３ステップの実現を前提として第３及び第４制御信
   号をもとの状態に戻す第４ステップとから構成され、第
   ４ステップが実現されたときにのみ伝送フェーズへ遷移
   し、伝送フェーズにおいては、前記同期フェーズの第４
   ステップ完了時の第１乃至第４制御信号の状態を初期状
   態としてデータ伝送を開始すると共に、第１制御信号Ｃ
   ＬＫＯＵＴを一定周期で状態変化させつつ、該第１制御
   信号の状態変化を前提として第３制御信号ＣＬＫＩＮを
   状態変化せしめ、該第３制御信号の状態変化と同期して
   データ伝送を継続することを特徴とするデータ通信方式
   。
3. （３）４本の信号線で相互に接続された一対の通信機器
   間で、任意の一方の機器が送信側の主局、他方の機器が
   受信側の従局となって、シリアルデータの双方向通信を
   行なう方式であって、主局と従局を決定するための同期
   フェーズを経た後、主局から従局へデータを伝送する伝
   送フェーズへ遷移し、同期フェーズでは、前記４本の信
   号線中、２本の信号線は主局から従局への第１制御信号
   ＣＬＫＯＵＴ及び第２制御信号ＳＴＳＯＵＴの送信用に
   使用すると共に、残りの２本の信号線は従局から主局へ
   の第３制御信号ＣＬＫＩＮ及び第４制御信号ＳＴＳＩＮ
   の受信用に使用し、伝送フェーズでは、前記第２制御信
   号ＳＴＳＯＵＴの信号線をシリアルデータの伝送に使用
   し、同期フェーズは、第１乃至第４制御信号が同一の状
   態値に設定された初期状態から、第１及び第２制御信号
   をともに状態変化させる第１ステップと、第１ステップ
   の実現を前提として第３及び第４制御信号の何れか一方
   又は双方を状態変化させる第２ステップと、第２ステッ
   プの実現を前提として第１及び第２制御信号の何れか一
   方をもとの状態に戻す第３ステップと、第３ステップの
   実現を前提として第３及び第４制御信号をもとの状態に
   戻す第４ステップとから構成され、第４ステップが実現
   されたときにのみ伝送フェーズへ遷移し、伝送フェーズ
   においては、前記同期フェーズの第４ステップ完了時の
   第１乃至第４制御信号の状態を初期状態としてデータ伝
   送を開始すると共に、第１制御信号ＣＬＫＯＵＴを一定
   周期で状態変化させつつ、該第１制御信号の状態変化を
   前提として第３制御信号ＣＬＫＩＮを状態変化せしめ、
   該第３制御信号の状態変化と同期してデータ伝送を継続
   することを特徴とするデータ通信方式。